图像显示装置及其频率调整方法

专利名称：图像显示装置及其频率调整方法
技术领域：
本发明涉及一种连接到视频信号源用于输出视频信号的图像显示 装置及其频率调整方法。
背景技术：
关于借助于视频信号显示图像的图像显示装置，已知包括像格子 一样放置的像素以及诸如此类的液晶面板。这种图像显示装置被连接 到视频信号源，诸如个人计算机(在下文中，简称为PC)或工作站服 务器，以便它能够基于从视频信号源提供的视频信号显示图像。
向图像显示装置提供视频信号，该视频信号具有比表示显示图像 的水平显示周期的水平同步信号更高的频率，并且利用包括一定频率
的时钟(在下文中，称为点时钟(dot clock))同步地改变信号电平。
图像显示装置再生具有与视频信号源使用的点时钟相同频率的点时 钟，并且通过使用所再生的点时钟基于从视频信号源提供的视频信号 显示图像。在本申请中，通过该图像显示装置再生的点时钟被称为再
生点时钟。图像显示装置包括PLL (锁相环)电路，改变提供到PLL 电路的分频器的分频比，并且由此调整再生点时钟的频率以使其是从 视频信号源提供的视频信号的水平同步信号的整数倍。
在视频信号源使用的点时钟的频率(或者分频比)已知的情况下， 可以通过相应地设置PLL电路的分频比来正确地匹配再生点时钟的频 率和视频信号源使用的点时钟。
然而，在所输入的信号是模拟信号的情况下，没有关于从视频信 号源提供到图像显示装置的点时钟的信息，并且将水平同步信号和垂直同步信号提供为时序信息。在这种情况下，图像显示装置不能事先 获得有关由视频信号源使用的点时钟频率(或分频比)的信息。因此， 不能保证能够正确地设置PLL电路的分频比。除非能够正确地设置分 频比，否则再生点时钟的频率将不会匹配由视频信号源使用的点时钟 的频率。因此，在用于捕获视频信号的再生点时钟和视频信号之间发 生了偏离，以致不再能够正确地显示图像。
对于图像显示装置的用户而言，可以通过事先使用提供到图像显 示装置的调整功能调整再生点时钟的频率，同时观看显示图像。然而， 对于用户而言，这种再生点时钟的手动频率调整是非常麻烦的。
因此，有多种用于自动调整再生点时钟的频率的技术的提议。
例如，日本专利No. 3487119描述了一种点时钟再生装置，该点 时钟再生装置包括用于将从视频信号源输入的视频信号(模拟)转换 为数字信号的A/D转换器，用于产生与视频信号的水平同步信号同步 的采样时钟(再生点时钟)的PLL电路，用于检测当利用包括与视频 信号源使用的点时钟不同频率的再生点时钟执行A/D转换时所产生的 折叠频率(folded frequency)分量的频率分析装置，以及用于根据由频 率分析装置检测的折叠频率分量调整PLL电路的分频比的分频比设置 电路。
点时钟再生装置通过自动调整再生点时钟的频率使视频信号源使 用的点时钟匹配于再生点时钟以最小化折叠频率分量。因此，不必手 动频率调整。
关于另一种自动调整再生点时钟的频率的方法，已知在美国专利 No. 5767916中公开的技术。
在美国专利No. 5767916中描述的技术首先测量与模拟视频信号(RGB) —起提供的水平同步信号的频率，并且计数每帧的行数。随 后，基于该水平同步信号的频率和行数，参考事先创建的表格估计模 拟视频信号的水平分辨率和点时钟的频率，以便临时设置模拟视频信
号的水平显示宽度E和分频比n。接下来，获取实际捕获的视频信号的 水平显示宽度W。在此，如果W〈E或W〉E，则通过[n^nXE/W]获取 新的分频比n'，并且在下一帧进行相同的调整。如果W:E，则其确定 再生点时钟的频率已经被正确地调整，并且完成自动调整。
近年来，有各种视频信号，并且各种格式的视频信号被输入到图 像显示装置。关于代表它们的视频信号，有作为VESA(视频电子标准 协会)标准的XGA (扩展图形阵列)、SXGA (高级XGA)以及诸如 此类。因为数字高清图像产品的普及而引起了对宽尺寸屏幕需求的增 长，所以还有一种扩展XGA的水平宽度的WXGA (宽XGA: 1280X 768)格式的信号。
如上所述，图像显示装置提供有除了视频信号之外的水平同步信 号和垂直同步信号。因此，仅通过使用这种同步信号信息难以正确地 确定所输入的视频信号的格式。
图像显示装置包括用于存储每屏的视频信号的帧存储器。然而， 帧存储器的存储器容量由于成本以及诸如此类而受到限制。因此，很 多情况下，在通过帧存储器可捕获的水平视频数据的数量(在下文中， 称为捕获宽度)和水平显示宽度之间存在差异，其中所述水平显示宽 度是作为显示对象的水平视频数据的数量。
在水平显示宽度大于帧存储器的捕获宽度的情况下，当使用A/D 转换器转换模拟视频信号时，通过减少被采样的模拟信号的数量使水 平显示宽度正常地匹配于帧存储器的捕获宽度。在水平显示宽度小于 帧存储器的捕获宽度的情况下，当使用A/D转换器转换模拟视频信号 时，通过增加被采样的模拟信号的数量使水平显示宽度匹配于帧存储器的捕获宽度。因为通过使用从水平同步信号产生的再生点时钟执行 A/D转换，所以必须调整再生点时钟的频率，以便水平显示宽度匹配 于帧存储器的捕获宽度。
此外，结合近年来视频信号的更高分辨率，很多情况下，再生点
时钟的频率超过了在A/D转换器中以及在用于执行在显示器或诸如此
类上显示视频信号的处理的视频处理单元中可操作的最大工作频率。 在这种情况下，必须通过减少帧存储器的视频数据的捕获宽度进行调 整，以便再生点时钟的频率不超过最大工作频率。
然而，如上所述，难以正确地确定视频信号的格式。并且不能保 证根据视频信号的格式和帧存储器的捕获宽度能够正确地设置用于产
生再生点时钟的PLL电路的分频比。由于此原因，用于捕获视频信号 的再生点时钟的频率偏离视频信号的频率，以致不再能正确地显示图 像。

发明内容
因此，本发明的示例性目的在于提供一种能够基于视频信号的格 式产生包括最佳频率的再生点时钟并正确地显示图像的图像显示装置 及其频率调整方法。
为了达到该目的，本发明的示例性方面提供了一种图像显示装置， 包括PLL单元，该PLL单元用于倍增水平同步信号并且产生用于显 示输入视频信号的再生点时钟；同步检测单元，该同步检测单元用于 从水平同步信号和从垂直同步信号检测垂直行的总数，所述垂直行的 总数是每帧视频信号的总行数；视频检测单元，该视频检测单元用于 通过使用由PLL单元产生的再生点时钟测量水平显示宽度，所述水平 显示宽度是作为包括在视频信号中的显示对象的水平视频信号数据的 数量；帧存储器，该帧存储器用于以帧为单位保持视频信号；以及CPU 单元，该CPU单元用于基于垂直行的总数估计所输入视频信号的格式；
8将PLL单元的分频比临时设置为对应于所估计格式的预定值；计算分 频比，以便由视频检测单元测量的水平显示宽度的测量值匹配于作为 可由帧存储器捕获的水平显示宽度的捕获宽度；将所计算的分频比转 换成4的倍数；通过使用由PLL单元产生的再生点时钟，基于所转换 的分频比，对视频信号执行再生点时钟的相位调整；通过使用在完成 相位调整后的再生点时钟，重新计算分频比，以便由视频检测单元测 量的水平显示宽度的测量值匹配于捕获宽度；并且将所计算的分频比 重新设置到PLL单元。
本发明的示例性方面提供了一种利用图像显示装置调整对应于视 频信号的再生点时钟的频率的频率调整方法，所述图像显示装置包括
PLL单元，该PLL单元用于倍增水平同步信号并且产生用于显示 所输入视频信号的再生点时钟；
同步检测单元，该同步检测单元用于从水平同步信号和从垂直同 步信号检测垂直行的总数，所述垂直行的总数是每帧视频信号的总行 数；
视频检测单元，该视频检测单元用于通过使用由PLL单元产生的 再生点时钟测量水平显示宽度，所述水平显示宽度是作为包括在视频 信号中的显示对象的水平视频信号数据的数量；以及
帧存储器，该帧存储器用于以帧为单位保持视频信号，其中方法
为
基于垂直行的总数估计所输入视频信号的格式；
将PLL单元的分频比临时设置为对应于所估计格式的预定值；
计算分频比，以便由视频检测单元测量的水平显示宽度的测量值
匹配于作为可由帧存储器捕获的水平显示宽度的捕获宽度，并且将所
计算的分频比转换成4的倍数；
通过使用由PLL单元产生的再生点时钟，基于所转换的分频比，
对视频信号执行再生点时钟的相位调整；
通过使用在完成相位调整后的再生点时钟，重新计算分频比，以
便由视频检测单元测量的水平显示宽度的测量值匹配于捕获宽度；以及
将所计算的分频比重新设置到PLL单元。


图1是显示示例性实施例的图像显示装置的配置实例的框图； 图2是显示图1所示的CPU单元的配置实例的框图； 图3是显示图1所示的PLL单元的配置实例的框图；以及 图4是显示图1所示的图像显示装置的步骤的流程图。
具体实施例方式
接下来，将参考附图描述示例性实施例。
图1是显示示例性实施例的图像显示装置的配置实例的框图，并 且图2是显示图1所示的CPU单元的配置实例的框图。图3是显示图 1所示的PLL单元的配置实例的框图。在从PC或诸如此类输入的视频 信号是复合信号或者是绿同步信号的情况下，图1所示的图像显示装 置具有在通过未示出的同步分离单元被分离成模拟视频信号和同步信 号(水平同步信号和垂直同步信号)之后输入其中的视频信号。
如图1所示，图像显示装置包括A/D转换器1，该A/D转换器1 用于通过使用再生点时钟将模拟视频信号转换成数字视频信号；PLL 单元2，该PLL单元2用于倍增水平同步信号并且产生再生点时钟， 并且该PLL单元2能够针对模拟视频信号进行再生点时钟的相位调整； 同步检测单元3，该同步检测单元3用于检测同步信号信息，诸如水平 同步频率，垂直同步频率以及来自水平同步信号和垂直同步信号的垂 直行总数；视频检测单元4，该视频检测单元4用于检测从数字视频信 号实际待显示的显示信号，并且作为视频信号信息输出水平和垂直视 频开始位置和诸如水平显示宽度的值；帧存储器7，该帧存储器7用于 以帧为单位保持数字视频信号；显示器8，该显示器8用于根据从帧存 储器7读出的数字视频信号显示图像；视频处理单元6，该视频处理单元6用于从帧存储器7读取数字视频信号，并且执行用于基于所读取
的视频信号在显示器8上的显示视频的处理；以及CPU单元5，该CPU 单元5用于获得由同步检测单元3和视频检测单元4检测的信息，并 且执行所需的算法处理。垂直行的总数指的是在垂直同步信号之间存 在的总行数，该垂直同步信号是脉冲信号。
如图2所示，CPU单元5是包括用于执行根据程序的处理的CPU ll的处理器(计算机)。CPU单元5包括CPU单元11;主存储器12， 该主存储器12用于暂时存储CPU 11的处理必需的信息；记录介质13， 其中记录了用于使CPU 11执行所需的处理的程序；数据存储装置14， 其中储存了对应于输入信号格式的PLL单元2的分频比的预置临时设 置值n和相位调整值；存储器控制接口单元15，该存储器控制接口单 元15用于控制与主存储器12、记录介质13和数据存储装置14的数据 传送；以及接口单元16，该接口单元16用于发送和接收到达和来自 PLL单元2、同步检测单元3、视频检测单元4以及视频处理单元6的 信息。CPU 11、存储器控制接口 15和接口单元16经由总线17连接。
CPU单元5通过根据存储在记录介质13中的程序利用CPU 11执 行处理实现下述CPU单元5的功能。记录介质13可以是磁盘、半导体 存储器、光盘或其他记录介质。
如图3所示，PLL单元2包括相位比较器21、电荷泵22、 VCO(电 压控制振荡器)23、分频器24、延迟调整电路25和缓冲器26。
相位比较器21比较水平同步信号和分频器24的输出信号的相位， 并且输出它们的相位差信号。电荷泵22向VCO 23提供与从相位比较 器21输出的相位差信号成比例的直流电压。VCO 23根据从电荷泵22 输出的直流电压振荡预定频率的信号。分频器24将VCO 23的输出信 号分频并且将其返回到相位比较器21。这种配置的PLL单元2从VCO 23输出频率信号，其中输入到相位比较器21的水平同步信号被乘以由分频器24设置的分频比。VC0 23的输出信号基于从CPU单元5设置 的相位调整值而被延迟调整电路25延迟，并且经由缓冲器26作为再 生点时钟被输出。
同步检测单元3、视频检测单元4和视频处理单元6可以通过包括 存储器和逻辑电路的集成电路装置或者配备有用于根据程序执行处理 的DSP、 CPU以及诸如此类的集成电路装置来实现。
本示例性实施例的图像显示装置通过CPU单元5的处理基于所输 入信号的垂直行的总数估计所输入的模拟视频信号的格式。并且它将 PLL单元2的分频比和相位调整值临时设置为对应于所估计的格式的 预定值(临时设置)。视频检测单元4基于在临时设置之后的分频比 通过使用由PLL单元2产生的再生点时钟测量水平显示宽度。在这种 情况下，PLL单元2的分频比和相位调整值不精确，并且因此所测量 的值并不总是正确的水平显示宽度。因此，CPU单元5通过计算PLL 单元2的分频比进行校正，以便水平显示宽度的测量值匹配于捕获宽 度。CPU单元5将在这种情况下计算的PLL单元2的分频比转换成4 的倍数。这是因为，由于大多数标准的视频信号的水平点总数是4的 倍数，所以考虑4的倍数是用于从水平同步信号产生再生点时钟的PLL 单元2的分频比的正确值。水平点的总数指的是在水平同步信号之间 存在的像素数据的总数量，所述水平同步信号是脉冲信号。
如果完成了 PLL单元2的分频比的设置，则基于转换成4的倍数 的分频比，通过使用由PLL单元2产生的再生点时钟，针对模拟视频 信号执行再生点时钟的相位调整。
如上所述，包括在图像显示装置中的帧存储器7由于成本以及诸 如此类而具有受限的存储容量。由于此原因，可由帧存储器7捕获的 水平显示宽度(捕获宽度)可能不同于实际视频信号的水平显示宽度。 如上所述，在视频信号的水平显示宽度大于帧存储器7的捕获宽度的情况下，当使用A/D转换器转换模拟视频信号时，通过减少被采样的 模拟信号的数量使视频信号的水平显示宽度匹配于帧存储器的捕获宽 度。如上所述，在视频信号的水平显示宽度小于帧存储器7的捕获宽
度的情况下，当使用A/D转换器转换模拟视频信号时，通过增加被采
样的模拟信号的数量使视频信号的水平显示宽度匹配于帧存储器的捕
获宽度。在这种情况下，如果PLL单元2的分频比转换成4的倍数， 则水平显示宽度的测量值有可能并不匹配于可由帧存储器7捕获的水 平显示宽度(捕获宽度)。
如上所述，很多情况下，再生点时钟超过A/D转换器1和视频处 理单元6的最大工作频率。在这种情况下，通过减小帧存储器7的捕 获宽度进行调整，以便再生点时钟不超过最大工作频率。由于此原因， 引起在实际视频信号的水平显示宽度和帧存储器7的捕获宽度之间的 差异。因为以上硬件约束，PLL单元2的分频比不能简单地设置成4 的倍数。
因此，示例性实施例的图像显示装置通过使用完成再生点时钟的 相位调整之后的再生点时钟再次测量水平显示宽度，并且重新计算PLL 电路2的分频比，以便其测量值匹配于捕获宽度。在这一阶段，并不 将重置分频比转换成4的倍数。通过重置PLL单元2的计算的分频比 完成该处理。
根据示例性实施例，通过将使用水平显示宽度的测量值计算的 PLL单元2的分频比转换成4的倍数，根据视频信号的格式可以获得 PLL单元2的更优的分频比。
在完成再生点时钟的相位调整之后，通过使用水平显示宽度的测 量值重置分频比。因此，即使帧存储器7的捕获宽度由于帧存储器7 的受限存储容量以及诸如此类而变得不同于实际视频信号的水平显示 宽度，以及通过将PLL单元2的分频比转换成4的倍数而产生了错误，分频比也被校正成正确值。
因此，可以根据视频信号的格式获得最优频率的再生点时钟，并 且可以精确地捕获在帧存储器7的显示区域中的所有视频信号。因此， 图像能够被正确地显示。
接下来，通过使用附图将描述示例性实施例的图像显示装置的步骤。
图4是显示图1所示的图像显示装置的步骤的流程图。
如图4所示，CPU单元5首先根据帧存储器7的存储容量决定可 由帧存储器7捕获的数字视频信号的水平捕获宽度E(步骤1)。例如， 捕获宽度E对应于XGA设置为1024，以适合显示器8的分辨率。捕 获宽度E不限于1024。例如，在帧存储器7具有更大的存储容量的情 况下，其可以对应于SXGA设置为1280或者更大的值。然而，在这种 情况下，显示器8的分辨率还必须可以满足SXGA和更大的值。
接下来，CPU单元5获得同步信号信息，诸如水平同步频率、垂 直同步频率以及由同步检测单元3检测的垂直行的总数量。并且CPU 单元5基于垂直行的总数量的值确定输入信号(模拟视频信号)的格 式(步骤S2)。例如，在垂直同步频率为60.004Hz (周期为16.666毫 秒)，并且水平同步频率为48.363KHz (周期为20.677微秒)的情况 下，垂直行的总数量为806 (=16.666/20.677X1000)。因此，确定输 入信号的格式是XGA。
关于XGA、 SXGA以及诸如此类，水平点的总数量和垂直行的总 数量由VESA标准决定。在XGA的情况下，水平点的总数量为1344 并且垂直行的总数量为806。 XGA具有在由1344X806配置的帧中容 纳的1024X768的视频信号。接着，CPU单元5根据在步骤S2的处理中确定的输入信号的格式， 向PLL单元2临时设置预定的分频比n和相位调整值(步骤S3)。关 于分频比的临时设置值n和相位调整值，可以参考事先创建的表格读 出对应于输入信号格式的这些值，并且将其存储在图2所示的数据存 储装置14中。例如，在输入信号的格式是XGA的情况下，水平点的 总数为1344，从而分频比的临时设置值n也可以设置为1344。
接下来，CPU单元5从由视频检测单元4检测的视频信号信息中 获得水平显示宽度的测量值W (步骤S4)。视频检测单元4具有预定 的阈值，并且将其电平大于阈值的数字视频信号确定为显示对象信号， 以便通过使用水平同步信号、水平视频开始位置和视频结束位置以及 再生点时钟测量水平显示宽度的测量值W。在此，因为很可能临时设 置给PLL单元2的相位调整值不是精确值，所以很多情况下水平显示 宽度的测量值W并不匹配于期望的水平显示宽度(捕获宽度E)。
CPU单元5计算PLL单元2的分频比以调整再生点时钟的频率， 以便水平显示宽度的测量值W和捕获宽度E相等(步骤S5)。
在这种情况下，如下获取分频比的设置值n': n，=nXE/W
此外，根据示例性实施例，所计算的n'被转换成4的倍数(步骤 S6)。
例如，在步骤S4的处理中获得的水平显示宽度的测量值W是1025 的情况下，它变为如下
n，=l344X 1024/1025=1342 (去掉小数部分)。
此外，获取下式，并且n'被转换成4的倍数n，-INT((l 342+2)/4) X 4=1344
在此INT表示用于通过去掉计算结果的小数部分提取整数的计 算。该计算等于相对于转换前的值对最接近于4的倍数的值执行"去 掉1和上舍入2"的处理。
如果决定了 PLL单元2的分频比，CPU单元5调整基于该分频比 产生的再生点时钟的相位(步骤S7) 。 CPU单元单元5随后改变PLL 单元2的相位调整值，并且从视频检测单元4读出关于每个单独的相 位调整值的视频信号信息。并且CPU单元5分析视频信号信息并且导 出最优相位调整值，以便将其设置到PLL单元2。例如，在日本专利 申请No. 2006-181437中详细描述了一种再生点时钟的相位调整方法。 该申请由本文申请人更早提交。
接下来，利用步骤S4中的处理，CPU单元5从由视频检测单元4 检测的视频信号信息获得通过使用相位调整之后的再生点时钟测量的 水平显示宽度的测量值W'(步骤S8)。由于在此完成了再生点时钟的 相位调整，所以并没有由于再生点时钟的相位偏移而造成的水平显示 宽度的测量值的偏离。然而，如上所述，在视频信号的水平显示宽度 不同于帧存储器7的捕获宽度的情况下，由于在步骤S6的处理中已经 将分频比转换成4的倍数，所以水平显示宽度的测量值W'可能并不匹 配于期望的水平显示宽度(捕获宽度E)。
CPU单元5重新计算PLL单元2的分频比，以便水平显示宽度的 测量值W和捕获宽度E相等(步骤S9)。
在这种情况下，如下获取分频比的重置值n，' n"=n， XE/W，
在此，在未将其转换成4的倍数的情况下将所计算的n"设置到PLL单元2的分频器24，并且处理结束。
如果在步骤S9的处理中重置PLL单元2的分频比， 一般认为再 生点时钟的相位需要如在步骤S7的处理中那样被再次调整。然而，通 过使用几个到几十个帧的视频信号信息，相位调整处理导出最佳相位 调整值。因此，相比于其他处理需要非常长的处理时间。由于此原因， 期望相位调整处理的次数被要求为最小。
在步骤S6和步骤S9的上述处理中设置的分频比的差在4之内， 所以再生点时钟的频率变化很小。由于此原因，即使在相位调整之后 改变了PLL单元2的分频比，再生点时钟的相位也几乎不改变。因此， 即使在步骤S9的处理之后不再执行再生点时钟的相位调整，显示视频 也几乎不受影响。
因此，根据示例性实施例，即使在相位调整之后改变了PLL单元 2的分频比，也不再执行再生点时钟的相位调整。在这种情况下，相位 调整处理仅执行一次，以便再生点时钟的相位调整和频率调整所需的 整个处理时间不太长。
在处理时间变长不是特别成问题的情况下，可以在步骤S9的处理 中重置PLL单元2的分频比之后再次执行再生点时钟的相位调整。在 这种情况下，再生点时钟的相位更精确地匹配于视频信号，以便降低 由于相移而引起的显示图像的劣化。
接下来，将描述示例性实施例的图像显示装置的实例。
(第一实例)
第一实例是其中对应于XGA的1024X768 (60Hz)的模拟视频信 号被输入到图像显示装置中的实例。在这种情况中，输入信号的垂直 同步频率是60.004Hz(周期为16.666毫秒)，水平同步频率是48.363KHz(周期为20.677微秒)，垂直行的总数为806(=16.666/20.677X1000)， 并且水平点的总数是1344。由于帧存储器7的存储容量的限制，捕获 宽度E为1024。
CPU单元5基于步骤S2中的垂直行总数(=806)确定输入信号 为XGA，并且在步骤S3中将PLL单元2的分频比临时设置为1344。
接下来，在步骤S4中，CPU单元5从视频检测单元4获得通过使 用在步骤S3的处理之后产生的再生点时钟测量的水平显示宽度的测量 值W。在此，获得W^025。在这种情况下，由于水平显示宽度的测量 值W大于帧存储器7的捕获宽度E (1024)，所以有可能并不是作为 显示对象的所有视频信号都可以由帧存储器7捕获，并且部分显示视 频可能被切损。在步骤S5中CPU单元5设置PLL单元2的分频比， 以便水平显示宽度的测量值W和捕获宽度E相等。
在这种情况下，分频比的设置值n'如下 n'=1344X 1024/1025=1342 (去掉小数部分)
此外，在步骤S6中获取下式，并且将n，转换成4的倍数。 n，=INT ( (1342+2) /4) X 4=1344
接下来，在步骤S7中，CPU单元5调整再生点时钟的相位。
在再生点时钟的相位调整之后，在步骤S8中，CPU单元5从视频 检测单元4再次获得通过使用在步骤S7中的处理之后产生的再生点时 钟测量的水平显示宽度的测量值W，。在此，完成再生点时钟的相位调 整，并且将分频比的重置值n'转换成4的倍数，以便获得测量值 W，=1024。
最后，在步骤S9中，CPU单元5重置PLL单元2的分频比，以便水平显示宽度的测量值W和捕获值E相等。
在这种情况下，分频比的重置值n"如下 n，，=1344X 1024/1024=1344
(第二实例)
第二实例是其中1280X768 (60Hz)的视频信号被输入到图像显 示装置中的实例。
在这种情况下，输入信号的垂直同步频率是59.833Hz (周期为 16.713亳秒)，水平同步频率为47.986KHz (周期为20.839微秒)， 垂直行的总数为802 (=16.713/20.839X1000)，并且水平点的总数为 1688。由于帧存储器7的存储容量的限制，水平显示宽度E为1024。
在步骤S2中，CPU单元5基于垂直行的总数(=802)确定视频 信号的格式。在此，垂直行的总数的值接近于在第一实例中示例的输 入信号的值，并且因此难以将该值与第一实施例中示例的输入信号区 分开来。由于此原因，CPU单元5确定输入信号的格式为1024X768 (XGA)，其与第一实例相同，并且在步骤S3中，将PLL单元2的 分频比临时设置为1344。
根据该示例性实施例，视频信号的格式为1280X768。因此，如果 可由帧存储器7捕获的捕获宽度E是1024，则并不是所有的视频信号 都可以由帧存储器7捕获。由于此原因，当使用A/D转换器将模拟视 频信号从1280转换到1024时，通过减小被采样的模拟信号的数量使 视频信号的水平显示宽度转换成1024。
在步骤S4中，CPU单元5从视频检测单元4获得通过使用在步骤 S3的处理之后产生的再生点时钟测量的水平显示宽度的测量值W。在 此，获得W-1019。在步骤S5中，CPU单元5设置PLL单元2的分频比，以便水平 显示宽度的测量值W与捕获宽度E相等。
在这种情况下，分频比的设置值n'如下 n，=l344X 1024/1019=1350 (去掉小数部分)
此外，在步骤S6中获取下式，并且将n'转换成4的倍数 n，=INT ( ( 1350+2) /4) X4=1352
接下来，在步骤S7中，CPU单元5调整再生点时钟的相位。
在再生点时钟的相位调整之后，在步骤S8中，CPU单元5从视频 检测单元4再次获得通过使用在步骤S7的处理之后产生的再生点时钟 测量的水平显示宽度的测量值W'。在此，完成再生点时钟的相位调整， 并且将分频比的重置值n'转换成4的倍数，以便获得测量值W=1025。
最后，在步骤S9， CPU单元5重置PLL单元2的分频比，以便水 平显示宽度的测量值W'与捕获宽度E相等。
在这种情况下，分频比的重置值n，，如下 n"=1352X 1024/1025=1350
(第三示例性实施例) 第三示例性实施例是其中对应于SXGA的1280X 1024 (60Hz)的
视频信号被输入到图像显示装置中的实例。
在这种情况下，垂直同步频率是60.020Hz (周期为16.661毫秒)， 水平同步频率为63.981KHz (周期为15.630微秒)，垂直行的总数为 1066 (=16.661/15.630X 1000)，并且水平点的总数为1688。由于帧存储器7的存储容量的限制，水平显示宽度E为1024。
在步骤S2中，CPU单元5基于输入信号的垂直行的总数(=1066) 确定视频信号的格式。在此，它确定输入信号为SXGA，并且在步骤 S3中，将PLL单元2的分频比临时设置为1350。
根据该示例性实施例，视频信号的格式为1280X1024。因此，如 果可由帧存储器7捕获的捕获宽度E是1024，则并不是所有的视频信 号搜可以由帧存储器7捕获。由于此原因，同实例2—样，当使用A/D 转换器将模拟视频信号从1280转换到1024时，通过减小被采样的模 拟信号的数量使视频信号的水平显示宽度转换成1024。由于此原因， PLL单元2的分频比是1350，其中，超过该分频比1350的是事先假设 的值以使水平显示宽度匹配于捕获宽度E (1024)。
在步骤S4中，CPU单元5从视频检测单元4获得通过使用在步骤 S3的处理之后产生的再生点时钟测量的水平显示宽度的测量值W。在 此，获得\￥=1023。
在步骤S5中，CPU单元5重置PLL单元2的分频比，以便水平 显示宽度的测量值W与捕获宽度E相等。
在这种情况下，分频比的重置值n，如下-n'=1350X 1024/1023=1351 (去掉小数部分)
此外，在步骤S6中，获取下式，并且将n，转换成4的倍数 n，=INT ( (1351+2) /4) X4=1352
接下来，在步骤S7中，CPU单元5调整再生点时钟的相位。 在再生点时钟的相位调整之后，在步骤S8中，CPU单元5从视频检测单元4再次获得通过使用在步骤S7的处理之后产生的再生点时钟 测量的水平显示宽度的测量值W'。在此，完成再生点时钟的相位调整，
并且将分频比的重置值n'转换成4的倍数，以便获得测量值W=1025。
最后，在步骤S9， CPU单元5重置PLL单元2的分频比，以便水 平显示宽度的测量值W与捕获宽度E相等。
在这种情况下，分频比的重置值n"如下 n，，=1352X 1024/1025=1350
本申请是基于并且要求于2007年2月8日提出的日本专利申请 No. 2007-029212的优先权，其公开通过引用全部合并于此。
权利要求
1.一种图像显示装置，包括PLL单元，所述PLL单元用于倍增水平同步信号并且产生用于显示输入视频信号的再生点时钟；同步检测单元，所述同步检测单元用于从所述水平同步信号和从垂直同步信号检测垂直行的总数，所述垂直行的总数是每帧所述视频信号的总行数；视频检测单元，所述视频检测单元用于通过使用由所述PLL单元产生的所述再生点时钟测量水平显示宽度，所述水平显示宽度是作为包括在所述视频信号中的显示对象的水平视频信号数据的数量；帧存储器，所述帧存储器用于以帧为单位保持所述视频信号；以及CPU单元，所述CPU单元用于基于垂直行的总数估计所述输入视频信号的格式；将所述PLL单元的分频比临时设置为对应于估计的格式的预定值；计算所述分频比，以便由所述视频检测单元测量的所述水平显示宽度的测量值与作为可由所述帧存储器捕获的所述水平显示宽度的捕获宽度匹配；将计算的分频比转换成4的倍数；通过使用由所述PLL单元产生的所述再生点时钟，基于转换的分频比，对所述视频信号执行所述再生点时钟的相位调整；通过使用完成所述相位调整后的所述再生点时钟，重新计算所述分频比，以便由所述视频检测单元测量的所述水平显示宽度的测量值与所述捕获宽度匹配；并且将计算的分频比重置到所述PLL单元。
2. 根据权利要求1所述的图像显示装置，其中所述CPU单元在重 置所述分频比之后，对所述视频信号再次进行所述再生点时钟的相位 调整。
3. —种用于利用图像显示装置对应于视频信号地调整再生点时钟 的频率的频率调整方法，其中所述图像显示装置包括PLL单元，所述PLL单元用于倍增水平同步信号并且产生用于显 示输入视频信号的再生点时钟；以及帧存储器，所述帧存储器用于以帧为单位保持所述视频信号，其中所述方法为基于垂直行的总数估计所述输入视频信号的格式，所述垂直行的 总数是每帧所述视频信号的总行数；将所述PLL单元的分频比临时设置为对应于估计的格式的预定值；计算所述分频比，以便水平显示宽度的测量值与捕获宽度匹配， 并且将计算的分频比转换成4的倍数，所述水平显示宽度的测量值是 作为显示对象的水平视频信号数据的数量，所述捕获宽度是可由所述 帧存储器捕获的水平显示宽度；通过使用由所述PLL单元产生的所述再生点时钟，基于转换的分 频比，对所述视频信号执行所述再生点时钟的相位调整；通过使用完成所述相位调整后的所述再生点时钟，重新计算所述 分频比，以便所述水平显示宽度的测量值与所述捕获宽度匹配；以及将计算的分频比重置到所述PLL单元。
4. 根据权利要求3所述的频率调整方法，其中在重置所述分频比 之后，对所述视频信号再次进行所述再生点时钟的相位调整。
5. —种用于使计算机对应于视频信号地调整再生点时钟的频率的 程序，其中所述计算机包括PLL单元，所述PLL单元用于倍增水平同步信号并且产生用于显 示输入视频信号的所述再生点时钟；以及帧存储器，所述帧存储器用于以帧为单位保持所述视频信号， 其中-所述程序使所述计算机执行以下处理基于垂直行的总数估计所述输入视频信号的格式，所述垂直行的总数是每帧所述视频信号的总行数；将所述PLL单元的分频比临时设置为对应于估计的格式的预定值；计算所述分频比，以便水平显示宽度的测量值与捕获宽度匹配， 并且将计算的分频比转换成4的倍数，所述水平显示宽度的测量值是 作为显示对象的水平视频信号数据的数量，所述捕获宽度是可由所述 帧存储器捕获的水平显示宽度；通过使用由所述PLL单元产生的所述再生点时钟，基于转换的分 频比，对所述视频信号执行所述再生点时钟的相位调整；通过使用完成所述相位调整后的所述再生点时钟，重新计算所述 分频比，以便所述水平显示宽度的测量值与所述捕获宽度匹配；以及将计算的分频比重置到所述PLL单元。
6.根据权利要求5所述的程序，用于在重置所述分频比之后，使 所述计算机执行对所述视频信号再次进行所述再生点时钟的相位调整的处理。
全文摘要
基于垂直行的总数估计输入视频信号的格式，并且将PLL单元的分频比临时设置为对应于所估计的格式的预定值。接下来，计算分频比，以便由视频检测单元测量的水平显示宽度的测量值匹配于作为可由帧存储器捕获的水平显示宽度的捕获宽度，并且将所计算的分频比转换成4的倍数。通过使用由PLL单元产生的再生点时钟，基于所转换的分频比，针对视频信号执行再生点时钟的相位调整。此外，通过使用在完成相位调整之后的再生点时钟，重新计算分频比，以便由视频检测单元测量的水平显示宽度的测量值匹配于捕获宽度，并且将所计算的分频比重置到PLL单元。
文档编号G09G5/00GK101542586SQ20088000038
公开日2009年9月23日 申请日期2008年2月8日 优先权日2007年2月8日
发明者木村辰夫 申请人:Nec显示器解决方案株式会社