显示存储器带宽的分配和有效使用的制作方法

专利名称：显示存储器带宽的分配和有效使用的制作方法
技术领域：
本申请涉及驱动或更新有源矩阵型的电光显示装置，该电光显示装置包括具有多个稳定的显示状态的显示像素。
背景技术：
电光材料至少具有两个“显示状态”，这些状态在至少一个光学性质方面不同。通 过对电光材料施加电场，这种材料可从一个状态改变到另一个状态。光学性质可以是人眼 可察觉的或人眼不可察觉的，可包括光学透射、反射或发光。例如，光学性质可以是可察觉 的颜色或灰度。电光显示器包括旋转双色构件(rotating bichromal member)、电致变色介质 (electrochromic medium)、电润湿、和基于颗粒的电泳型显示器。电泳显示器(“EPD”)装 置，有时称为“电子纸”装置，可采用几种不同类型的电光技术中的一种。基于颗粒的电泳 介质包括流体，该流体可以是液体，也可以是气体流体。不同类型的基于颗粒的EPD装置包 括那些使用封装的电泳介质、聚合物分散的电泳介质和微胞介质(microcellular media) 的EPD装置。另一种类似于EPD的电光显示器是介电泳显示器。通常，通过分别控制大量的小而独立的像元(picture element)或显示像素的显 示状态，在电光显示装置上形成图像。具有一个以上比特的数据像素限定了显示像素的特 定显示状态。一帧的数据像素限定了图像。通常，显示像素以行和列进行配置，从而形成显 示矩阵。一种示例性的电光显示像素包括一层位于公共电极和像素电极之间的电光材料。 电极中的一个(通常是公共电极)可以是透明的。公共电极和像素电极一起在每个显示像 素处形成了平行板电容器，并且当电极间存在电势差时，位于电极之间的电光材料受到所 产生的电场的作用。有源矩阵显示器对于每个显示像素至少包括一个非线性电路元件(诸如晶体 管)。一种示例性的有源矩阵显示像素包括薄膜晶体管，其漏极端子与像素电极耦合。晶体 管的栅极和源极端子分别与行选择线和列数据线耦合。为了改变显示像素的显示状态，公 共电极设置为接地或设置为某些其他合适的电压，并且行驱动电路通过在行选择线上驱动 合适的电压来导通晶体管。然后可以通过列驱动电路将与显示状态转换相对应的依赖于光 学性质的电压施加到列数据线上。电光显示装置可具有包括多种稳定显示状态的显示像素。该类显示装置能够显示 (a)多个显示状态，并且(b)显示状态可认为是稳定的。关于(a)，具有多个稳定显示状态 的显示装置包括本领域可称为“双稳态”的电光显示器。双稳态显示器的显示像素具有第 一和第二稳定显示状态。该第一和第二显示状态至少在一个光学性质方面不同，例如可察 觉的颜色或灰度。例如，在第一显示状态中，显示像素可呈现黑色，而在第二显示状态中，显 示像素可呈现白色。此外，具有多个稳定显示状态的显示装置包括具有含三个以上稳定显 示状态的显示像素的装置。多个显示状态中的每个至少在一个光学性质方面不同，例如特 定颜色的光、介质和暗度(darkshade)。作为另一个实例，具有多个稳定状态的显示装置可包括具有与4、8、16、32或64种不同灰度对应的显示状态的显示像素。关于(b)，按照一种定义，如果显示状态的持续时间相对于显示像素的驱动时 间足够大，则显示装置的多个显示状态可看作是稳定的。可通过在显示像素的列数据线 上施加驱动脉冲(通常是电压脉冲)而改变显示像素的显示状态，直到获得所需外观 (appearance)。可选地，可通过随时间以一组在时间上规则隔开的驱动脉冲来驱动数据线， 以此改变显示像素的显示状态。在任一情况下，显示像素都在驱动时间结束时呈现新的显 示状态。如果新的显示状态至少持续驱动时间的最小持续时间的几倍，则新的显示状态可 看作是稳定的。通常，在本领域中，不把LCD和CRT的显示像素的显示状态看作是稳定的。可以在包括具有多个稳定的显示状态的显示像素的电光显示装置的显示更新或 显示刷新操作中采用显示存储器。显示存储器通常具有有限量的可用存储器带宽。某些时 候，访问显示存储器的请求可能超过可用存储器带宽。因此需要分配可用存储器带宽以便 及时完成重要操作。此外，需要增加使用可用显示存储器带宽的效率。因此，需要用于分配和有效使用可用显示存储器带宽的方法和装置。

发明内容
本发明一个实施方式涉及一种方法。该方法包括在第一驱动帧周期期间从存储器 的更新缓冲器中取出第一合成像素。该方法还包括在第一驱动帧周期期间从存储器的图像 缓冲器中取出数据像素。各个数据像素的取出与对应的第一合成像素的取出同步进行。此 外，该方法包括将从图像缓冲器中取出的各个数据像素与对应的第一合成像素合成以生成 第二合成像素，并且在第一驱动帧周期期间将第二合成像素存储在更新缓冲器中。进一步， 该方法包括基于在第一驱动帧周期内不能完成第一合成像素的取出的预测来暂停第二合 成像素的存储。在一个实施方式中，该方法包括基于在第一驱动帧周期内不能完成第一合 成像素的取出的预测来暂停从存储器的图像缓冲器中取出数据像素。本发明一个实施方式涉及一种显示控制器。该显示控制器可包括存储器，并且该 存储器可包括图像缓冲器和更新缓冲器。显示控制器包括显示管线定序器和像素合成器， 显示管线定序器用于在第一驱动帧周期期间从存储器的更新缓冲器中取出第一合成像素。 像素合成器从存储器的图像缓冲器取出数据像素。各个数据像素的取出与对应的第一合成 像素的取出同步进行。此外，像素合成器将从图像缓冲器取出的各个数据像素与对应的第 一合成像素合成以生成第二合成像素，并在更新缓冲器中存储第二合成像素。显示控制器 还包括基于在驱动帧周期内不能完成第一合成像素的取出的预测来暂停从存储器的图像 缓冲器取出数据像素。在一个实施方式中，该单元基于在驱动帧周期将不能完成第一合成 像素的取出的预测来暂停在更新缓冲器中存储第二合成像素。


图1是具有显示装置、显示控制器和显示存储器的示例性显示系统的框图；图2是图1中显示装置的示意图，该显示装置具有显示矩阵；图3是图2中示例性显示矩阵的示意图，该显示矩阵具有显示像素；图4是示出了设置在形成一个以上的显示像素的以有源矩阵配置的电极之间的 电泳介质的示意图5是用来改变显示像素的显示状态的示例性波形的时序图；
图6是根据一个实施方式的图1中显示控制器和显示存储器的框图；图7是示出了根据一个实施方式的图1中显示存储器和示例性数据路径的框图；图8是示出了根据一个实施方式的像素合成操作的流程图；图9是示出了根据一个实施方式的显示输出操作的流程图；图10是示出了根据一个实施方式的用于显示输出和像素合成操作的示例性波形 的时序图；图11是根据一个实施方式的显示控制器和显示存储器的框图，该显示控制器具 有更新管线定序器、像素处理器以及分路器；图12是示出了根据一个实施方式的图11的显示存储器和示例性数据路径的框 图；图13是示出了图11中显示控制器的更新管线定序器和分路器的操作的流程图；图14是示出了图11中显示控制器的像素处理器的操作的流程图；图15是示出了根据一个实施方式的显示输出和像素合成操作的示例性波形的时 序图。
具体实施例方式在下面示例性实施方式的详细说明中，参考了构成本发明的一部分的附图。在几 个附图中，相同的参考标号标识相同的元件。详细说明和

了示例性的实施方式。在 不背离本发明所提出的主题的精神和范围的前提下，也可以利用其他实施方式，且也可做 出其他变化。因此，下面的详细说明不应理解为限制的意思，且所要求的主题的范围由所附 的权利要求来限定。图1示出了示例性的显示系统20的框图，其示出了一种可实现本发明实施方式的 情况。系统20包括主机(host) 22、具有显示矩阵26的显示装置24、显示控制器28和系统 存储器30。系统20还包括显示存储器32、波形存储器34、温度传感器36和显示功率模块 38。此外，系统20包括第一总线18、总线50、以及所示的总线互连系统组件。系统20可以 是任何数字系统或电器。在一个实施方式中，系统20是电池供电的(未示出)便携式电器， 如电子阅读器。图1仅示出系统20中被认为有助于理解公开的实施方式的方面，而省略了 许多其他方面。主机22可以是通用微处理器、数字信号处理器、控制器、计算机、或执行任何计算 机可读类型的指令从而执行操作的任何其他类型的装置、电路或逻辑。可用作主机或主处 理器的任何类型的装置都被认为在实施方式的范围内。在一个实施方式中，显示装置24可以是具有显示像素的电光显示装置，该显示像 素具有多个稳定的显示状态，其中可以通过两个以上的驱动脉冲组将各显示像素从当前显 示状态驱动为新的显示状态。在一个可选实施方式中，显示装置24可以是具有显示像素的 电光显示装置，该显示像素具有多个稳定的显示状态，其中可由单个驱动脉冲将各显示像 素从当前显示状态驱动为新的显示状态。显示装置24可以是有源矩阵显示装置。在一个 实施方式中，显示装置24可以是有源矩阵型、基于颗粒的电泳显示装置，其具有包括悬浮 在流体中的一种以上类型的带电颗粒的显示像素，其中显示像素的光学外观可以通过对显示像素施加电场引起颗粒穿过流体的运动来改变。在一个实施方式中，显示控制器28可以设置在与系统20的其他元件分离的集成 电路(“IC”)上。在可选实施方式中，显示控制器28不必在独立的IC中实施。在一个实 施方式中，显示控制器28可以集成到系统20的一个以上的其他元件中。显示控制器28将 在下面进一步说明。系统存储器30 可以是 SRAM、VRAM、SGRAM、DDRDRAM、SDRAM、DRAM、闪存、硬盘或任
何其他合适的存储器。系统存储器可存储主机22可读取并执行从而进行操作的指令。系 统存储器也可存储数据或指令。显示存储器32 可以是 SRAM、VRAM、SGRAM、DDRDRAM、SDRAM、DRAM、闪存、硬盘或任
何其他合适的存储器。显示存储器32可以是独立的存储器单元(图中以虚线示出)，如独 立的IC，或如图1所示，可以是嵌入到显示控制器28中的存储器。在一个可选实施方式中， 显示存储器32可以是独立的存储器和嵌入的存储器的组合。显示存储器32可以用来存储 一帧像素数据或一帧合成像素数据。在一个实施方式中，显示存储器也可存储数据或指令。波形存储器34可以是闪存、EPR0M、EEPR0M或任何其他合适的非易失性存储器。波 形存储器34可存储一个以上不同的驱动方案，每个驱动方案包括一个以上用来将显示像 素驱动为新的显示状态的波形。波形存储器34可包括用于一个以上的更新模式的不同的 波形组。波形存储器34可包括适于在一个以上的温度下使用的波形。波形存储器34可经 串行或并行总线与显示控制器28耦合。在一个实施方式中，波形存储器也可存储数据或指 令。将显示像素的显示状态改变为新的显示状态所需要的驱动脉冲(或更典型地，驱 动脉冲组)取决于温度和其他因素。为了确定温度，设置了温度传感器36。温度传感器36 可以是集成有SigmaDelta模数转换器的数字温度传感器或任何其他合适的数字温度传感 器。在一个实施方式中，温度传感器36包括I2C接口，并且经I2C接口与显示控制器28耦 合。温度传感器36可安装在适于获取接近显示装置24的显示像素实际温度的温度测量值 的位置。温度传感器36可与显示控制器28耦合以提供温度数据，该温度数据可用于选择 显示像素驱动方案。功率模块38与显示控制器28和显示装置24耦合。功率管理单元38可以是独立的 IC。功率模块38从显示控制器28接收控制信号并产生适当电压(或电流)的驱动脉冲从 而驱动显示装置的所选显示像素。在一个实施方式中，功率管理单元38可产生+15V、-15V 或0V电压。当不需要驱动脉冲时，功率模块38可关闭或设置为待机模式。图2示出了显示装置24的示意图。可以通过单独控制大量小并且独立的像元(“显 示像素”)40的显示状态而在显示装置24上形成图像。显示装置24包括显示像素40的显 示矩阵26。在一个实施方式中，每个显示像素40均包括有源开关元件(图2中未示出)， 如薄膜晶体管。开关元件通过行驱动器42和列驱动器44选择和驱动。在操作中，行驱动 器42可选择一个行选择线46，导通该行中所有开关元件。列驱动器44可对一个以上的所 选列数据线48提供驱动脉冲，从而将驱动脉冲提供给位于所选行线和列线交叉处的显示 像素。显示装置24可经一个以上的总线50与显示控制器28耦合，其中显示控制器使用 这些总线给显示器提供像素数据和控制信号。显示像素40的显示状态是由一个以上比特的数据限定的，其可被称为“数据像素”。图像由数据像素限定，并可称为“帧”。通常，将显 示像素以形成矩阵(“显示矩阵”)26的行和列来配置。帧的数据像素和相应显示矩阵26 的显示像素40之间有一一对应的关系。图3示出了显示像素40的示例性显示矩阵26的示意图。显示装置24包括显示 像素40的显示矩阵26，以用于显示像素数据的帧。显示矩阵26可包括任意数目行和列的 显示像素。作为一个实例，显示 矩阵包括480行和640列。显示矩阵26包括第一行Rl。显 示矩阵26可包括一个以上的子矩阵52。显示子矩阵52被用在本说明书中来表示显示矩阵 26的一个区域，该区域在部分显示更新操作中被刷新或更新。一个以上的显示子矩阵52中 的每个都包括一个以上的显示像素，这些显示像素要被刷新或更新为新的显示状态。在一 个实施方式中，显示子矩阵52定义弹出菜单。在另一个实施方式中，显示子矩阵52定义指 针。在另一个实施方式中，显示子矩阵52定义对话框。显示装置24的显示矩阵26的显示像素40可具有多个稳定状态。在一个实施方 式中，显示装置24是具有含三个以上稳定显示状态的显示像素40的显示装置，每个显示状 态在至少一个光学性质方面不同。在一个可选实施方式中，显示装置24是具有含第一和第 二稳定显示状态的显示像素40的双稳态显示装置，每个状态在至少一个光学性质方面与 另一状态不同。显示像素40的显示状态可相对于驱动时间持久不变。在一个实施方式中， 显示像素40的显示状态持续至少驱动时间的最小持续时间的两倍或三倍。此外，在一个实 施方式中，将显示像素40的显示状态从当前显示状态改变为新的显示状态所需要的驱动 脉冲强烈依赖于当前的显示状态。在一个实施方式中，显示装置24包括位于公共电极和像素电极之间的一层电光 材料。电极中的一个(通常为公共电极)可以是透明的。公共电极和像素电极一起形成平 行板电容器，并且当两个电极间有电势差时，位于这两个电极之间的电光材料受到所形成 的电场的作用。这种一般配置可以是每个显示像素处一个平行板电容器的形式，或者每个 显示像素处多于一个平行板电容器的形式。图4是示出了设置在公共电极和像素电极之间的一种电泳介质、有源矩阵的一种 非线性电路元件、以及行和列驱动电路的一个示例性配置的示意图。图4包括部分示例性 电泳显示器26的截面的简化表示、部分相关的非线性电路元件的示意图、以及行驱动电路 和列驱动电路42、44的框图。参考图4，一个以上的微囊54夹在公共电极56和像素电极 58之间。公共电极56可以是透明的。薄膜晶体管60的漏极端子与像素电极58耦合。薄 膜晶体管60的栅极端子经由行选择线46与行驱动器42耦合。各个薄膜晶体管60的源极 端子经由列数据线48与列驱动器44耦合。如图4所示，各个显示像素可与一个微囊54相 对应，或可与两个以上的微囊相对应(未示出)。各个微囊54均可包括悬浮在流体61中的 带正电的白色颗粒62和带负电的黑色颗粒64。为了改变显示像素40的显示状态，将公共电极56接地或设置为某些其他合适的 电压，且通过施加合适电压到行选择线46，行驱动电路42导通一个行中所有晶体管60。然 后列驱动电路44将驱动脉冲施加到数据像素的列数据线48上使这些数据像素改变显示状 态。随着公共电极和像素电极56、58上的电荷的积累，在与特定显示像素相关联的微囊54 的两侧建立了电场。当电场为正时，白色颗粒62向电极56移动，这导致显示像素在外观上 变得更白。另一方面，当电场为负时，黑色颗粒64向电极56移动，这导致显示像素在外观上变得更黑。微囊54a是完全白色的显示像素的简化表示，而微囊54b是完全黑色的显示 像素的简化表示。此外，微囊54c示出了具有与完全白色或完全黑色不同的灰度值(即灰 色)的显示像素。只要电荷存储在公共电极和像素电极56、58上，就有电场通过显示像素，引起颗 粒穿过流体而运动。可以理解，即使在行电路42截止晶体管60，或列驱动电路44停止在列 数据线48上施加驱动脉冲之后，电荷也可保留在公共电极和像素电极56、58上，即电场不 会立即消失。此外，颗粒62、64可具有动量。因此，在显示像素被驱动后，颗粒穿过流体的 运动可以继续一段时间。尽管通过列驱动器在列数据线48上施加和保持适当的驱动脉冲，直到以单个时 间间隔获得所需的显示状态，可以改变显示像素的显示状态，但是可选的方法也可用于改 变显示像素的显示状态。不同的可选方法可提供用于随时间施加一组驱动脉冲。在这些方 法中，显示矩阵26以两个以上的“驱动帧”组而被刷新或更新。对于该组中每个驱动帧，每 行被选择一次，使得列驱动器44将驱动脉冲施加到所选行的每个显示像素上使其显示状 态改变。每行被选择的持续时间可相等以便该组中每个驱动帧具有相同的持续时间。因此， 不是在单个时间段以单个驱动脉冲改变显示像素的显示状态，而是通过以时间上规则隔开 的一组时间段来施加一组驱动脉冲而改变显示状态。图5示出了示例性波形图66。本说明书使用的术语“波形”用于表示在时间上规 则隔开的一组时间段上发生的整组驱动脉冲，该组驱动脉冲用于使得从某个初始显示状态 转换到最终显示状态。波形可包括一个以上的“脉冲”或“驱动脉冲”，这里脉冲或驱动脉冲 通常指电压对于时间的积分，但也可指电流对于时间的积分。本说明书使用的术语“驱动方 案”指在特定环境条件下足以实现特定显示装置的显示状态之间的所有可能转换的一组波 形。波形66被提供用于总体上说明波形特征和限定术语。波形66不是为了描绘实际 波形。图5中所示的时间段不必按比例。施加单个驱动脉冲的时间段可称为“驱动脉冲周 期”。在一个实施方式中，驱动脉冲周期具有相同的持续时间。显示矩阵26所有线被寻址 一次的时间段可称为“驱动帧周期”。在一个实施方式中，每个驱动帧周期具有相同的持续 时间。与整组驱动帧周期相关联的时间可称为“波形周期”。显示像素40的“驱动时间”可 等于波形周期。显示装置24可利用多个驱动方案。例如，显示装置24可使用灰度驱动方案 (“GSDS”)，其可用来引起所有可能灰度级间的转换。此外，显示装置24可使用单色驱动方 案(“MDS”)，其可用来引起仅两个灰度级(如黑或白)之间的转换。进一步，显示装置24 可使用笔控更新模式(pen update mode，PU)，其可用来引起包括所有可能灰度级的初始状 态和黑或白的最终状态间的转换。MDS和PU驱动方案通常提供比GSDS驱动方案更快的显 示重写。可基于所需的显示状态转换的类型选择驱动方案。例如，如果显示像素采用16个 灰度级中的任一个，被更新的区域包括从10到15的显示像素转换，则必须使用GSDS驱动 方案。然而，如果被更新的区域包括从10到0、或10到15的显示像素转换，则可使用GSDS 或PU驱动方案。因为PU驱动方案比GSDS驱动方案更快，因此通常使用PU驱动方案。在 可选实施方式中，可提供任何数量的显示状态，如2、4、8、32、64、256等。图6更详细地示出了显示控制器28和显示存储器32。显示控制器28可包括一
9个以上的更新管线84、定时发生单元86和主机接口 106。此外，显示控制器28还可包括像 素处理器88和更新管线定序器90。显示存储器32可经主机接口 106与主机22耦合。此 外，显示存储器32可与像素处理器88和更新管线定序器90耦合。显示控制器28的使用允许在双稳态、电光显示装置上显示的图像被分成两个以 上的区域，且每个区域可在独立的显示更新操作中被更新。每个显示更新操作可使用不同 的驱动方案或更新模式，且该显示更新操作可在时间上重叠。即使使用第二更新模式来更 新第二区域的显示更新操作正在进行，也可开始使用第一更新模式的显示矩阵的第一区域 的更新。图7是更详细地示出了根据一个实施方式的显示存储器32，以及显示存储器32与 主机22、像素处理器88、以及更新管线定序器90之间的示例性数据路径的框图。在一个实 施方式中，显示存储器32包括图像缓冲器78和更新缓冲器80。主机22可经数据路径“A” 向图像缓冲器78写入。(虽然图7中没有示出，主机22也可从显示存储器32读取。)在 像素合成操作中，像素处理器88可经数据路径“B”从图像缓冲器78读取。此外，像素处理 器88可经数据路径“C”从更新缓冲器80读取和向其写入。在显示更新操作中，更新管线 定序器90可经数据路径“D”从更新缓冲器80读取。图像缓冲器78可用来存储一帧数据像素。更新缓冲器80可用来存储合成像素。 在一个实施方式中，“合成像素”是定义像素转换的数据结构或数据记录。合成像素可包括 定义当前显示状态和下一显示状态的数据。合成像素可额外包括分配的更新管线84的标 识符。主机22可使用数据路径A在图像缓冲器78中存储全帧的数据像素或一帧数据像 素的一部分。可选地，系统20的另一单元或显示控制器28可在图像缓冲器78中存储一个 以上数据像素。数据像素可在像素合成操作、显示输出操作、或这两者正在进行时存储。像 素处理器88可包括生成合成像素的可操作性。像素处理器88可使用数据路径B，读取存储 在图像缓冲器78中的数据像素从而获得定义显示像素40的下一显示状态的数据。在一个 实施方式中，像素处理器88可读取存储在更新缓冲器80中的合成像素，从而获得定义显示 像素40的当前显示状态的数据。像素处理器88可使用数据路径C读取合成像素。像素处 理器88可使用从图像缓冲器78获得的数据像素以及从更新缓冲器80获得的合成像素来 生成新的合成像素。像素处理器88可使用数据路径C在更新缓冲器80中存储其生成的合 成像素。像素处理器88在更新缓冲器80中存储合成像素可盖写先前存储的合成像素。更 新管线定序器90可使用数据路径D从更新缓冲器80取出合成像素。在限定图像的数据像素40被存储在图像缓冲器78中后，可执行显示更新操作。作 为发送、传输或通信到显示控制器28的显示更新命令的结果，可以进行显示更新操作。显 示更新命令可由主机22发送、由另一装置发送，或可由显示控制器28内部生成。通常，显 示更新命令引起显示矩阵26的显示像素40的显示状态被更新。响应于显示更新命令，显 示控制器28执行(a)像素合成操作；和(b)显示输出操作。图8是示出了根据一个实施方式的像素合成操作800的流程图。在一个实施方式 中，像素合成操作800可由像素处理器88执行。在操作802中，从图像缓冲器78中读取或 取出数据像素。根据一个实施方式，可以从显示矩阵26的左上角的数据像素40开始以光栅 顺序(raster order)从图像缓冲器78中读取数据像素。在操作804中，从更新缓冲器80读取或取出合成像素。根据一个实施方式，可以从与显示矩阵26的左上角的数据像素对应 的合成像素开始以光栅顺序从更新缓冲器80中读取合成像素。操作802可在操作804之 前执行，或操作804可在操作802之前执行，或操作802和804可同时执行。在操作806中，所取出的数据像素与下一像素值比较。下一像素值是从在操作804 中取出的合成像素获得的。下一像素值包括在每个合成像素的数据结构中并表示对应显示 像素的当前显示状态。操作806将数据像素与下一像素值进行比较从而判定它们是否相 等。如果值相等，即下一显示状态和当前显示状态相同，则对应的显示像素不用被标记以进 行更新。另一方面，如果值不同，即下一显示状态和当前显示状态不同，则对应的显示像素 被标记以进行更新。在操作808中，可形成或生成新的合成像素。如果在操作806中显示像素没有被 标记以进行更新，则不需要形成新的合成像素。如果显示像素被标记以进行更新，则在新的 合成像素中，将从取出的合成像素(操作804)获得的下一像素值设定为当前像素值。在新 的合成像素中，将所取出的数据像素(操作802)的值设定为下一像素值。在操作810中， 新的合成像素被写回到更新缓冲器80中。如操作812指示的那样，根据一个实施方式，对 于位于显示矩阵26中的每个像素，像素合成操作800重复操作802 810。再参考图6和图7，更新管线定序器90可包括执行显示输出操作中所需的一个功 能的可操作性。更新管线定序器90可使用数据路径D从更新缓冲器80中取出合成像素。 更新管线定序器90可以光栅顺序取出合成像素。更新管线定序器90可提供合成像素，该 合成像素被取出给更新管线84中的一个。更新管线定序器90可通过检查包括在合成像素 数据结构中的更新管线标识符来确定要由哪个更新管线84提供合成像素。在一个实施方式中，更新管线84找出与指定的更新模式和当前温度对应的存储 在波形存储器34中的驱动方案。对于波形周期中的每个驱动帧，更新管线84为当前驱动 帧的驱动方案复制所有可能的驱动脉冲，并在与更新管线相关联的查询表中存储当前驱动 帧。更新管线84使用合成像素的当前和下一显示状态而在查询表中找出驱动脉冲数据，并 在先进先出存储器(“FIFO”)中存储脉冲数据，该存储器可包括在更新管线中。设置FIFO 存储器以使得在定时发生单元86需要脉冲数据之前生成并缓冲 脉冲数据。FIFO可以设置 有一个以上指示出现在FIFO中的驱动脉冲数据量的状态标记(status flag)，例如满、半 满、空等。定时发生单元86包括与更新管线84的输出耦合的输入。定时发生单元86从更 新管线84接收波形数据。定时发生单元86根据显示装置24的定时要求将波形数据提供 给显示功率模块38和显示装置24。可由显示控制器28进行的两个操作是(a)完全显示更新，和(b)部分显示更新。 完全显示更新可引起显示矩阵26的任意显示像素40的显示状态改变。部分显示更新可引 起子矩阵52的任意显示像素40的显示状态改变。完全显示更新可引起所有显示像素40的 显示状态改变，而部分显示更新可引起子矩阵52的所有显示像素40的显示状态改变。然 而，不要求所有显示像素经历显示状态改变。对于任一类型的显示更新，在更新区域内，即 显示矩阵26或子矩阵52内，可以有显示像素的状态没有被改变的显示像素。图9是示出了根据一个实施方式的显示输出操作的流程图。在操作902中，接收 更新模式或驱动方案。在操作904中，从波形存储器34取出对应的驱动方案的一个驱动帧。可将当前驱动帧周期的驱动脉冲存储在查询表(“LUT”)中。在操作906中，从更新 缓冲器80中取出合成像素。可以以光栅顺序从更新缓冲器80中取出显示矩阵26的合成 像素。在一个实施方式中，可以以光栅顺序取出子矩阵26的合成像素。在操作908中，为 取出的合成像素确定驱动脉冲。可使用查询表确定驱动脉冲。在操作910中，可将驱动脉 冲存储在FIFO存储器中，该FIFO存储器可设置在更新管线84内。在操作912中，判定是 否当前合成像素与更新区域中的最后像素位置对应。更新区域可以是显示矩阵26或子矩 阵52。如果不是最后像素位置，则为更新区域中每个另外的合成像素重复步骤906 910。 如果当前合成像素是最后合成像素，则在操作914中增加驱动帧计数。在操作916中，判定 是否当前驱动帧是驱动方案中的最后驱动帧。如果不是最后驱动帧周期，则为驱动方案的 每个剩余的驱动帧周期重复步骤904 910。图10是示出了用于显示输出和像素合成操作的示例性波形的时序图。图10还示 出了与显示输出操作(更新缓冲器读取)和像素合成操作(图像缓冲器读取、更新缓冲器 读取、更新缓冲器回写)相关联的存储器访问。此外，图10还示出了主机存储器访问(图 像缓冲器写入)。图10示出了 8个示例性的驱动帧周期。驱动帧1期间，将第一区域的数据像素写入到图像缓冲器78并且接收更新显示命 令。可将更新管线0分配给第一区域。在驱动帧2期间，为显示像素的第一区域进行像素 合成操作。在像素合成操作期间，从图像缓冲器78读取数据像素，从更新缓冲器80读取合 成像素，且将新的合成像素回写(write back)至更新缓冲器80中。区域0的像素合成操 作在驱动帧2内完成。在驱动帧3中，使用第一区域的合成像素开始显示输出操作。在显 示输出操作期间，从更新缓冲器80读取合成像素。在驱动帧4期间，将第二区域的数据像素写入图像缓冲器78并且接收更新显示命 令。可将更新管线1分配给第二区域。在驱动帧5期间，为显示像素的第二区域进行像素 合成操作。在像素合成操作中，从图像缓冲器78读取数据像素，从更新缓冲器80读取合成 像素，且将新的合成像素回写更新缓冲器80。在该实例中，在驱动帧5内完成第二区域的像 素合成操作。在驱动帧6中，为第二区域的合成像素开始进行显示输出操作。此外，在驱动 帧6中，继续进行第一区域的显示输出操作。换句话说，在驱动帧6中使用更新管线0和1 为第一区域和第二区域进行显示输出操作。在显示输出操作期间，从更新缓冲器80读取合 成像素。驱动帧周期5示出了同时进行的像素合成和显示输出操作对可用存储器带宽(例 如，驱动帧5)有相当的要求。虽然在这个实例中，即使当显示输出操作正在进行时(驱动 帧5)像素合成也能够在单个驱动帧内完成，但这不总是可能的。在某些条件下，可能没有 足够的存储器带宽用于在单个驱动帧内完成显示输出操作，这可能是由于像素合成操作过 度使用了可用存储器带宽。因为显示输出操作必须满足为显示面板24规定的最小帧速率， 所以存储器带宽的不足成为了问题。而且，随着包括在像素合成操作中的显示像素的数目 增加，对可用存储器带宽的要求增加。进一步，难以预测任何给定驱动帧中像素合成操作将 消耗多少存储器带宽。如果驱动帧中可用的存储器带宽的量不足以完成显示输出操作，则 一个以上的显示像素将不能被驱动为正确显示状态，导致图像显示错误(corruption)。期望增加使用驱动帧内的可用存储器带宽的效率。图11示出了根据一个实施方 式的显示控制器128和显示存储器32。显示控制器128以增加使用可用存储器带宽的效率的方式而进行操作。参考图11，其示出了根据一个实施方式的显示控制器128的框图。显示控制器128可包括显示存储器32，该显示存储器包括图像缓冲器78和更新缓冲器80。在显示控制器 128中，图像缓冲器78和更新缓冲器80用作与如上所述的相对于显示控制器28相同的功 能。显示控制器128也可包括一个以上更新管线84和定时发生单元86，其用作与如上所述 的相对于显示控制器28相同的功能。此外，显示控制器128可包括更新管线定序器110，其 用作与如上所述相同的功能。显示控制器128与显示控制器28不同在于，其包括分路器94、代替像素处理器88 的像素处理器96、代替更新管线定序器90的更新管线定序器91、以及带宽监视器98。在 显示控制器128中，显示存储器32可以经主机接口 106与主机22耦合。此外，显示存储器 32可与像素处理器96和分路器94耦合。分路器94可与像素处理器96和更新管线定序器 91耦合。在一个实施方式中，分路器94和像素处理器96与更新管线定序器91同步协作从 而增加使用可用存储器带宽的效率。如上所述，显示更新操作，不管是完全还是部分的，都 包括像素合成操作和显示输出操作。在显示输出操作中，在一组驱动帧中，更新管线定序器 91取出合成像素并将这些合成像素提供给一个以上个更新管线84。像素处理器96进行像 素合成操作，该像素合成操作与定序器91取出合成像素同步。在一个实施方式中，像素处 理器96和更新管线定序器91使用数据路径D共享从更新缓冲器80中取出的合成像素(图 12中示出)。相反地，如在显示控制器28中构造的那样，像素处理器88和更新管线定序器 90，各自独立地分别使用数据路径C和D从更新缓冲器80中取出合成像素(图7中所示)。图12是更详细地示出了根据一个实施方式的显示存储器32，以及显示存储器32 与主机22、像素处理器96、分路器94、以及更新管线定序器91之间的示例性数据路径的框 图。在一个实施方式中，显示存储器32包括图像缓冲器78和更新缓冲器80。主机22可 经数据路径“A”向图像缓冲器78写入。(虽然图12中没有示出，主机22也可从显示存储 器32读取。)在像素合成操作中，像素处理器96可经数据路径“B”从图像缓冲器78读取。 此外，像素处理器96可经数据路径“C”向更新缓冲器80写入。在显示更新操作中，更新管 线定序器91可经数据路径“D”上的分路器94从更新缓冲器80读取。在数据路径D上从 更新缓冲器80读取的合成像素可提供给更新管线定序器91和像素处理器96。图13是示出了根据一个实施方式的显示控制器128的更新管线定序器91和分路 器94的操作流程1000的流程图。在操作1002中，在显示矩阵26中显示像素40的数目的 计数“N”被初始化。在操作1004中，从更新缓冲器80中取出与当前计数N对应的合成像 素。在一个实施方式中，从顶行最左侧像素开始，以光栅顺序取出合成像素。在操作1006 中，将取出的合成像素的副本提供给像素处理器96以在像素合成操作中使用。可通过分路 器94进行操作1006。在操作1008中，可检查合成像素从而判定是否与特定合成像素相关 联的更新管线84是激活的。如果更新管线84是激活的，当前就将波形施加到显示像素，而 显示像素当前就从第一显示状态转换到第二显示状态。如果更新管线84是非激活的，则施 加到显示像素的最后的波形已经完成，且显示像素处于其当前显示状态。如果更新管线84 是激活的，则执行操作1010。在操作1010中，将合成像素的副本提供至在操作1008中识别 的更新管线84，以用于显示输出操作的一个驱动帧中。如果更新管线84是激活的，则在操作1010之后的操作1012中将计数N增加。另一方面，如果更新管线84是非激活的，则在 操作1008之后的操作1012中将计数N增加。重复操作1002 1012，直到取出了显示矩阵 26中所有显示像素40。图14是示出了显示控制器128的像素处理器96的操作流程1200的流程图。在 操作1202中，为显示像素40的特定区域开始或启动像素合成操作。在一个实施方式中，开 始或引发像素合成操作与显示输出操作的开始或启动同步进行。该区域可以是整个显示矩 阵26或一个以上的子矩阵52。在操作1204中，像素处理器96暂停直到其从分路器94接 收到合成像素，该合成像素是更新管线定序器91从更新缓冲器取出的。如所提到的，可以 由更新管线定序器91以光栅顺序取出合成像素，每个取出的合成像素都与计数N相关联。 在一个实施方式中，像素处理器96接收合成像素N与更新管线定序器91接收合成像素N 同步进行。当像素处理器96接收合成像素N时，流程前进至操作1206。在操作1206中，判 定合成像素N是否在进行像素合成操作的特定区域内。如果合成像素N在该特定区域内， 则进行操作1208。在操作1208中，从图像缓冲器78中取出与合成像素N具有相同显示位 置的数据像素。在操作1210中，取出的数据像素与下一像素值比较。下一像素值包括在合 成像素N的数据结构中，并表示显示像素N的当前显示状态。如果取出的数据像素不等于 下一像素值，则在操作1212中显示像素被标记以进行更新。换句话说，如果从图像缓冲器 78中取出的数据像素限定了与当前显示状态不同的显示状态，则显示像素被标记以进行更 新。在操作1214中，形成新的合成像素并将其回写至更新缓冲器80。在新的合成像素的数 据结构中，从在操作1204中接收的合成像素获得的下一像素值被设定为新的合成像素的 当前像素值。此外，从图像缓冲器78中取出的数据像素的值被设定为新的合成像素的下一 像素值。在操作1210中的比较之后，如果取出的数据像素等于下一像素值，则在操作1216 中显示像素被标记以进行更新。在操作1218中，判定当前合成像素N是否与特定区域(对 于该特定区域进行了像素合成操作)内的最后数据像素对应。可在操作1214、1218之后或 在操作1206中的否定结果之后进行操作1218。可重复操作1204 1218直到已经对特定 区域内的所有数据像素进行像素合成。操作流程1200增加在驱动帧内使用可用存储器带 宽的效率。除了增加在驱动帧内使用可用存储器带宽的效率之外，还期望在驱动帧内分配可 用存储器带宽以便足够的存储器带宽可用于完成显示输出操作。如果在驱动帧(在该驱动 帧中还正在进行显示输出操作)期间要求像素合成操作，则对可用存储器带宽有额外的要 求。如果像素合成操作是对于大区域的数据像素，则存储器访问要求是相当大的。此外，如 果主机22在驱动帧期间对图像缓冲器78进行写入或读取，则对可用存储器显示存储器带 宽的要求会进一步增加。在一个实施方式中，显示控制器128可操作用于在驱动帧内分配 可用存储器带宽，以便足够的带宽可用来完成显示输出操作。在一个实施方式中，显示控制器128的带宽分配单元98在驱动帧中分配可用存储 器带宽，以便足够的带宽可用于完成显示输出操作。显示输出操作包括以光栅顺序读取更 新缓冲器80中的所有合成像素。在一个实施方式中，更新管线定序器91包括FIFO (先进先 出)存储器或其他合适的存储器(未示出)。更新管线定序器91可取出突发存储器访问中 的合成像素组并将这些组缓存在更新管线定序器的FIFO存储器中。然后，可将合成像素从 定序器FIFO分布到一个以上个激活的更新管线84。每个激活的更新管线84缓存与更新管线84内的FIFO存储器中的每个合成像素相关联的驱动脉冲。定时发生单元86按照显示 装置定时要求使驱动脉冲从激活的更新管线84转移至显示装置26。在一个实施方式中，带 宽分配单元98监视包括在更新管线定序器91中FIFO存储器的充满程度(fullness)。如 果FIFO的充满程度降到低于阈值，则带宽分配单元98暂停像素合成操作。否则，像素合成 操作不暂停。阈值可以是3/4空、1/2空、1/4空、或任何其他合适的空的程度或充满程度。一旦更新管线定序器91中FIFO降到低于阈值，则对于当前驱动帧的剩余部分，可 暂停像素合成操作。在一个实施方式中，对于当前驱动帧的剩余部分，除了暂停像素合成操 作之外，诸如主机22的读取或写入的其他存储器访问也被延迟。在一个可选实施方式中， 可将其他存储器访问延迟，直到更新管线定序器91中FIFO已经填充到高于阈值。图15是示出了根据一个实施方式的显示输出和像素合成操作的示例性波形的时 序图。图15还示出了与显示输出相关联的存储器访问操作(更新缓冲器读取)。而且，图 15示出了与像素合成操作相关联的存储器访问操作。在一个实施方式中，与像素合成操作 相关联的存储器访问操作包括图像缓冲器读取、更新缓冲器读取、和更新缓冲器回写。在可 选实施方式中，与像素合成操作相关联的存储器访问操作包括图像缓冲器读取和更新缓冲 器回写。此外，图15也示出了主存储器写入操作(图像缓冲器写入)。图15示出了八个示 例性驱动帧周期。在驱动帧1期间，将第一区域的数据像素写入图像缓冲器78并接收更新显示命 令。可将更新管线0分配给第一区域。在驱动帧2期间，为第一区域进行像素合成操作。在 像素合成操作期间，从图像缓冲器78读取数据像素，从更新缓冲器80读取合成像素，且将 新的合成像素回写至更新缓冲器80。像素合成操作0在驱动帧2中完成。在驱动帧3中， 使用第一区域的合成像素开始显示更新操作。在显示更新操作期间，从更新缓冲器80读取 合成像素。在驱动帧4期间，将显示像素第二区域的数据像素写入到图像缓冲器78中，并且 接收显示图像命令。可将更新管线1分配给第二区域。在驱动帧5期间，开始对第二区域 的像素合成操作。在这个实例中，带宽分配单元98确定存在不能在驱动帧周期内完成显示 输出操作的预定的可能性，即。带宽分配单元98可基于更新管线定序器FIFO的充满程度、 驱动帧中可用存储器带宽量、以及驱动帧内消逝的时间量来确定将不能完成显示输出操作 的可能性。带宽分配单元98暂停像素合成操作，其可包括暂停从图像缓冲器78读取数据 像素并暂停向更新缓冲器80回写合成像素。此外，可暂停或延迟其他存储器访问操作。仅 继续进行显示输出操作。换句话说，在暂停了其他存储器访问操作之后，仅允许继续进行从 更新缓冲器80读取合成像素。因为其他访问器访问操作被暂停，所以，用于显示输出操作 的合成像素的取出在驱动帧周期5内完成。在驱动帧6中再继续开始对第二区域的像素合成操作。像素处理器96跟踪驱动 帧5中暂停像素合成的第二区域中的位置并在驱动帧6中从该位置开始。此外，在驱动帧6 中，继续对第一区域的显示输出操作。在这个实例中，带宽分配单元98再次确定存在不能 在驱动帧6内完成显示输出操作的预定的可能性。因此，带宽分配单元98暂停读取数据像 素和向显示存储器32回写合成像素的像素合成操作。因为其他存储器访问操作被暂停，所 以，合成像素的取出在驱动帧周期6内完成。在驱动帧7中再继续开始对第二区域的像素合成操作。像素处理器96跟踪驱动
15帧6中暂停像素合成的第二区域中的位置并在驱动帧7中从该位置开始。此外，在驱动帧 7中，继续对第一区域的显示输出操作。在这个实例中，对第二区域的像素合成操作在驱动 帧7中完成。在驱动帧8中继续对第一区域的显示输出操作。此外，对第二区域的显示输 出操作是为第二区域开始的。图15示出了如何将可用存储器带宽在对第一区域的显示输出操作和对第二区域 的像素合成操作之间进行分配。图15示出了当预测到剩余存储器带宽很快将不足以在显 示帧周期内完成对第一区域的显示输出操作时，暂停对第二区域的像素合成。图15还示出 了在额外的连续的显示帧周期上，像素合成可再继续开始并且完成。图15中所示带宽分配 的效果是对第一区域的每个显示输出操作都能够在驱动帧周期内完成。这使得显示像素正 确地转换到新显示状态。在一个实施方式中，可以通过硬件、软件、或通过硬件与软件的结合来执行在这个 说明书中说明的操作和方法的一部分或全部。在一个实施方式中，可以通过执行存储在计算机可读介质中的指令来执行在这个 说明书中说明的操作和方法的一部分或全部。术语“计算机可读介质”可包括但不限于诸 如EPR0M、EEPR0M、R0M、软盘、硬盘、闪存、以及诸如CD-ROM和DVD的光学介质的非易失性存储器。在本说明书中，可参考“一个实施方式”或“实施方式”。这些参考意味着结合实施 方式说明的特定特征、结构或特性包括在所要求的发明的至少一个实施方式中。因此，不同 位置处的习语“在一个实施方式中”或“实施方式”不必都是指同一实施方式。而且，特定 特征、结构或特性可以结合在一个以上的实施方式中。虽然为了理解清楚的目的，在一定程度上详细地说明了实施方式，但显而易见的 是，可在所附的权利要求的范围内可进行一些变形和修改。因此，所述实施方式应当作是说 明性的，而非限制性的，且所要求的发明不限于本文中给出的细节，而是可以在所附的权利 要求的范围和等价物内做出修改。进一步，前面说明书中采用的术语和表达是用作说明术 语的而非限制的术语，且在使用这些术语和表达时并非意图要排除所示和所说明的特征的 等价物或其部分，应该认识到本发明的范围仅由随附的权利要求限定和限制。
权利要求
一种用于生成合成像素的方法，包括在两个以上驱动帧周期中的第一个驱动帧周期期间取出存储在更新缓冲器中的所有第一合成像素；从图像缓冲器取出一个以上数据像素，所述数据像素对应于显示装置的显示矩阵的子矩阵内的像素位置；生成一个以上第二合成像素，并将所述第二合成像素存储在所述更新缓冲器中；以及基于不能在所述第一驱动帧周期内完成所述第一合成像素的取出的预测，暂停所述第二合成像素的生成和存储。
2.根据权利要求1所述的方法，还包括基于不能在所述第一驱动帧周期内完成所述第 一合成像素的取出的预测，暂停从所述图像缓冲器取出所述数据像素。
3.根据权利要求1所述的方法，还包括在所述第一驱动帧周期后的第二驱动帧周期 中，继续开始生成和存储所述第二合成像素。
4.根据权利要求1所述的方法，还包括基于不能在所述第一驱动帧周期内完成所述第 一合成像素的取出的预测，延迟在所述第一驱动帧周期期间所有对于所述图像缓冲器的访 问。
5.根据权利要求1所述的方法，还包括在所述第一驱动帧周期期间将对应于所述第一 合成像素的驱动脉冲提供给所述显示装置。
6.根据权利要求1所述的方法，其中，所述第一合成像素和所述数据像素是同步取出的。
7.根据权利要求1所述的方法，其中，不能在所述第一驱动帧周期内完成所述第一合 成像素的取出的预测包括监视从所述更新缓冲器取出所述第一合成像素。
8.根据权利要求1所述的方法，其中，不能在所述第一驱动帧周期内完成所述第一合 成像素的取出的预测包括监视至少一个用来存储驱动脉冲数据的充满程度。
9.根据权利要求1所述的方法，其中，不能在所述第一驱动帧周期内完成所述第一合 成像素的取出的预测包括监视所述第一驱动帧中剩余的存储器带宽量。
10.根据权利要求1所述的方法，其中，不能在所述第一驱动帧周期内完成所述第一合 成像素的取出的预测包括监视所述第一驱动帧中消逝的时间量。
11.一种设备，包括存储器，包括图像缓冲器和更新缓冲器；第一单元，用于取出存储在所述更新缓冲器中所有第一合成像素；第二单元，用于从所述图像缓冲器中取一个以上数据像素，所述数据像素对应于显示装置的显示矩阵 的子矩阵内的像素位置，在所述更新缓冲器中生成和存储一个以上第二合成像素；以及第三单元，用于预测是否不能在第一驱动帧周期中完成所有第一合成像素的取出，并 基于不能在第一驱动帧周期中完成所有第一合成像素的取出的预测而暂停所述第二合成 像素的生成和存储。
12.根据权利要求11所述的设备，其中，所述第三单元可操作用于基于不能在所述第 一驱动帧周期中取出所有第一合成像素的预测而暂停从所述图像缓冲器取出数据像素。
13.根据权利要求11所述的设备，其中，所述第三单元可操作用于在所述第一驱动帧 周期后的第二驱动帧周期中继续开始生成和存储所述第二合成像素。
14.根据权利要求11所述的设备，其中，所述第三单元可操作用于基于不能在所述第 一驱动帧周期中取出所有第一合成像素的预测，延迟在所述第一驱动周期期间所有对于所 述图像缓冲器的访问。
15.根据权利要求11所述的设备，其中，所述设备可操作用于使对应于所述第一合成 像素的驱动脉冲在所述第一驱动帧周期期间被提供给所述显示装置。
16.根据权利要求11所述的设备，其中，所述第一单元取出第一合成像素是与所述第 二单元取出数据像素同步的。
17.根据权利要求11所述的设备，还包括至少一个缓冲器以存储驱动脉冲数据，其中， 是否不能在所述第一驱动帧周期内完成所有第一合成像素的取出的预测包括监视所述至 少一个缓冲器的充满程度。
18.一种系统，包括显示装置，其具有显示像素，所述显示像素在两个以上驱动帧周期中被更新；存储器，包括图像缓冲器和更新缓冲器；第一单元，用于取出存储在所述更新缓冲器中的所有第一合成像素；第二单元，用于从所述图像缓冲器取出一个以上数据像素，所述数据像素对应于所述显示装置的显示 矩阵的子矩阵内的像素位置，在所述更新缓冲器中生成和存储一个以上第二合成像素；以及第三单元，用于预测是否不能在第一驱动帧周期内完成所有第一合成像素的取出，并 基于不能在第一驱动帧周期内完成所有第一合成像素的取出的预测而暂停所述第二合成 像素的生成和存储。
19.根据权利要求18所述的系统，其中，所述第三单元可操作用于在所述第一驱动帧 周期后的第二驱动帧周期中继续开始所述第二合成像素的生成和存储。
20.根据权利要求18所述的系统，其中，所述第一单元将所述第一合成像素提供给所 述第二单元，所述第二单元至少部分地基于取出的所述第一合成像素中所包括的数据而生 成第二合成像素。
全文摘要
本发明公开了用于分配和有效使用可用显示存储器带宽的方法和装置，该方法包括在第一驱动帧周期期间，从存储器的更新缓冲器取出第一合成像素并且从存储器的图像缓冲器取出数据像素。各个数据像素的取出与对应的第一合成像素的取出同步。将从图像缓冲器取出的各个数据像素与对应的第一合成像素合成以生成第二合成像素。在第一驱动帧周期期间，将第二合成像素存储在更新缓冲器中。基于在第一驱动帧周期内不能完成第一合成像素的取出的预测而暂停存储第二合成像素。还可以基于在第一驱动帧周期内不能完成第一合成像素的取出的预测而暂停从存储器的图像缓冲器取出数据像素。
文档编号G09G5/00GK101872602SQ201010154100
公开日2010年10月27日 申请日期2010年4月20日 优先权日2009年4月24日
发明者刘运松, 埃里克·杰弗里 申请人:精工爱普生株式会社