专利名称：双四位数码管模块的制作方法
双四位数码管模块技术领域：
本发明涉及电子领域，特别是涉及一种双四位数码管模块。背景技术：
数码管是一类显示屏，通过对其不同的管脚输入相对的电流，会使其发亮，从而显示出数字，一般能够显示时间、日期和温度等所有可用于数字表示的参数。由于其价格便宜、使用简单，在电器中，特别是家电领域应用极为广泛，如空调、热水器、冰箱等，可见其普及程度。目前，越来越多的DIY用户也想将数码管或其他电路板应用到各种电子玩具或自制的电器中，以实现电子玩具或自制电器的可读性和可测试性。但由于现在市场上普遍的电子玩具中的电路板都是一个不可拆分的整体，这样使得电子玩具产品的功能固定尤其是在电路中某一个单元发生故障时，整个产品将无法正常工作；对于某些喜欢动手拆卸或拼装玩具的用户来讲，无法了解该玩具中的电子构建的各个功能单元的结构及功能，失去了应有的趣味性。针对于市场这些电路板的缺陷，需提出一种新的可拆卸的电路板以便使用者更好地利用。
发明内容
本部分的目的在于概述本发明的实施例的一些方面以及简要介绍一些较佳实施例。在本部分以及本申请的说明书摘要和发明名称中可能会做些简化或省略以避免使本部分、说明书摘要和发明名称的目的模糊，而这种简化或省略不能用于限制本发明的范围。本发明的目的在于提供一种双四位数码管模块，其与其他同类型接口的单一功能性的模块通过导线连接，在获取信号后显示对应的数字，同时可将产生的信息输出以作为其他模块的输入信息。根据本发明的，本发明提供一种双四位数码管模块，其包括一块电路板和安装在所述电路板上的一输入插座、输出插座和一双四位数码管，其中所述电路板中包含一移位寄存器电路和一控制驱动电路，其中输入信号和时钟信号通过所述输入插座输送给所述移位寄存器电路，所述移位寄存器电路输出的信号接到所述控制驱动电路中以控制驱动所述双四位数码管点亮，所述移位寄存器电路输出的输出信号和时钟信号通过输出插座输出； 所述电路板上设置有便于该双四位数码管模块固定于其他物件上的穿孔。进一步的，所述输入插座包括四个导电端子，分别为第一导电端子VCC、第二导电端子DATA、第三导电端子CLK和第四导电端子GND，其中所述第二导电端子DATA用于输入串行信号，第三导电端子CLK用于输入时钟信号。进一步的，所述输出插座包括四个导电端子，分别为第一导电端子VCC、第二导电端子D0UT、第三导电端子CLK和第四导电端子GND，其中所述第二导电端子DOUT用于输出串行信号，第三导电端子CLK用于输出时钟信号。进一步的，所述移位寄存器电路包括第一移位寄存器、第二移位寄存器、第一排阻、第二排阻、第三排阻和第四排阻。
更进一步的，所述输入插座的第二导电端子DATA与第一移位寄存器的引脚DSA和引脚DSB电性连接，所述输入插座的第三导电端子CLK分别与第一移位寄存器和第二移位寄存器的引脚CP电性连接；所述第一移位寄存器的引脚Q0-Q3分别与第一排阻的左排引脚电性相连，所述第一移位寄存器的引脚Q4-Q7分别与第二排阻的左排引脚电性相连；第一移位寄存器的引脚Q7与第二移位寄存器的引脚DSA和引脚DSB电性相连；所述第二移位寄存器的引脚Q0-Q3分别与第三排阻的左排引脚电性连接，所述第二移位寄存器的引脚 Q4-Q7分别与第四排阻的左排引脚电性连接。更进一步的，所述双四位数码管包括第一四位数码管和第二四位数码管，其中所述第一四位数码管和第二四位数码管为带时间点的4位共阳数码管。进一步的，所述控制驱动电路包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第九晶体管和第十晶体管。更进一步的，所述第一晶体管的基极与所述移位寄存器电路中的第四排阻的第一输出引脚电性连接，第一晶体管的集电极分别与所述第二晶体管、第三晶体管、第四晶体管和第五晶体管的发射极电性连接；第二晶体管、第三晶体管、第四晶体管和第五晶体管的基极分别与所述第三排阻的右排的引脚电性连接，其集电极分别与第一四位数码管的引脚 C0M00、引脚C0M01、引脚C0M02和引脚C0M03电性连接；第六晶体管的基极与所述第四排阻的第二输出引脚电性连接，第六晶体管的集电极分别与所述第七晶体管、第八晶体管、第九晶体管和第十晶体管的发射极电性连接；第七晶体管、第八晶体管、第九晶体管和第十晶体管的基极分别与所述第四排阻的右排的引脚电性连接，其集电极分别与第二四位数码管的引脚C0M10、引脚C0M11、引脚COMl2和引脚COMl3电性连接。进一步的，所述电路板为一矩形，其中所述输入插座和输出插座并列位于电路板的一个边上。与现有技术相比，本发明的移位寄存器电路根据输入信号以点亮数码管，其输出信号可以控制驱动电路以选择是第一四位数码管还是第二四位数码管，以及在选择数码管后进一步选择其中的数字。这样根据动态扫描法，可以点亮所有的数码管，另外，所述双四位数码管模块上还设有穿孔可以方便地将所述双四位数码管模块安装固定于其他物件上， 便于拆卸。
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。其中
图1为本发明中的双四位数码管模块的结构图； 图2为本发明中输入插座的立体图； 图3为四位数码管的引脚示意图4为本发明中移位寄存器电路在一个实施例中的电路图； 图5为数据移入及对应的数码管排列和引脚分布示意图； 图6为本发明中控制驱动电路在一个实施例中的电路图；和图7为移入不同信号的示意图。
具体实施方式
本发明的详细描述主要通过程序、步骤、逻辑块、过程或其他象征性的描述来直接或间接地模拟本发明技术方案的运作。为透彻的理解本发明，在接下来的描述中陈述了很多特定细节。而在没有这些特定细节时，本发明则可能仍可实现。所属领域内的技术人员使用此处的这些描述和陈述向所属领域内的其他技术人员有效的介绍他们的工作本质。换句话说，为避免混淆本发明的目的，由于熟知的方法和程序已经容易理解，因此它们并未被详细描述。此处所称的“一个实施例”或“实施例”是指可包含于本发明至少一个实现方式中的特定特征、结构或特性。在本说明书中不同地方出现的“在一个实施例中”并非均指同一个实施例，也不是单独的或选择性的与其他实施例互相排斥的实施例。此外，表示一个或多个实施例的方法、流程图或功能框图中的模块顺序并非固定的指代任何特定顺序，也不构成对本发明的限制。图1为本发明中的双四位数码管模块100的结构图，所述双四位数码管模块100 包括电路板110以及安装在所述电路板110上的输入插座120、输出插座130和一双四位数码管140，其中所述电路板110中包含一移位寄存器电路112 (未示出)和一控制驱动电路114 (未示出)，其中输入信号和时钟信号通过所述输入插座输送给所述移位寄存器电路 112，所述移位寄存器电路112输出的信号接到所述控制驱动电路114中以控制驱动所述双四位数码管140点亮，所述移位寄存器电路112输出的输入信号和时钟信号通过输出插座 130输出；所述电路板110上设置有便于该双四位数码管模块100固定于其他物件上的穿孔150，所述电路板110为一矩形，其中所述输入插座120和输出插座130并列位于电路板的一个边上。所述输入插座120包括四个导电端子，分别为第一导电端子VCC、第二导电端子 DATA、第三导电端子CLK和第四导电端子GND，其中，所述第二导电端子DATA用于输入串行信号，第三导电端子CLK用于输入时钟信号。其具体结构可参见图2，图2为本发明中输入插座的立体图，其所述输入插座120包含有第一导电端子VCC (1201)，第二导电端子DATA (1202)，第三导电端子CLK (1203)和第四导电端子GND (1204)。在一个优选的实施例中， 从上看图2中示出的输入插座120，则可以使得所述导电端子按照如下顺序排列第一导电端子VCC (1201)、第二导电端子DATA (1202)、第三导电端子CLK (1203)和第四导电端子 GND (1204)。所述输入插座120的外壳为绝缘材料。所述输出插座130也包括四个导电端子，分别为第一导电端子VCC、第二导电端子 D0UT、第三导电端子CLK和第四导电端子GND，其中，所述第二导电端子DOUT用于输出串行信号，第三导电端子CLK用于输出时钟信号。其具体结构与输入插座130类似，同样可参见图2所示。由此可知，所述输出插座130输出的数据(包括输出信号和时钟信号)与输入插座120输入的数据(包括输入信号和时钟信号)分别为类型数据，则从输出插座130输出的数据也可以作为另一个双四位数码管模块100的输入数据，即数个所述双四位数码管模块 100可以级联。所述双四位数码管140包括第一四位数码管142和第二四位数码管144，所述第一四位数码管142和第二四位数码管144并列的排列在电路板110上，且第一四位数码管 142和第二四位数码管144可以焊接同类型的数码管。其具体的引脚情况可参见图3所示，
6其中所述第一四位数码管DIGITl从引脚1到引脚14分别为引脚C0M00、引脚D、引脚DP、弓丨脚E、引脚C0M02、引脚C、引脚D、引脚B、引脚C0M03、引脚G、引脚TIME_D0T、引脚COMOldI 脚F和引脚A ；所述第二四位数码管DIGIT2从引脚1到引脚14分别为引脚C0M10、引脚D、 引脚DP、引脚E、引脚C0M12、引脚C、引脚D、引脚B、引脚C0M13、引脚G、引脚TIME_D0T、引脚 C0M11、引脚F和引脚A。一般的，市场上的四位数码管具有相同的封装，在四位数码管内部将代表同一个分段LED (分段A-G，点DP)的引脚连接，除此之外，在第二个数字和第三个数字之间会有两个竖直的点，如可表示成数字为“12 :23”。其可以参见图4所示，其中D5和D6表示第二个数字和第三个数字之间的两个点。由于这里选取的双四位数码管为八段数码管，所以图中示出的D1、D2、D3和D4分别各个数字后面的点。所述移位寄存器电路112包括第一移位寄存器、第二移位寄存器、第一排阻、第二排阻、第三排阻和第四排阻，其中所述第一移位寄存器和第二移位寄存器可以采用74HC164 移位寄存器。具体电路连接可参见图4所示。图4为本发明中移位寄存器电路在一个实施例中的电路图。其中第一移位寄存器 Ul的引脚DSA、引脚DSB作为输入端；引脚Q0-Q3为输出端，引脚GND接地，引脚CP接时钟， 引脚MR接电源VCC，引脚Q4-Q7为输出端。第二移位寄存器U2与第一移位寄存器Ul相同。 排阻RP1、排阻RP2、排阻RP3和排阻RP4中均含有四个并联的电阻，其可以用于对数码管中的发光二极管进行限流，以保证二极管的安全。其移位寄存器电路112具体结构如下所述输入插座120的第二导电端子DATA与第一移位寄存器Ul的引脚DSA和引脚DSB电性连接，所述输入插座120的第三导电端子CLK 分别与第一移位寄存器Ul和第二移位寄存器U2的引脚CP电性连接；所述第一移位寄存器 Ul的引脚Q0-Q3分别与第一排阻RPl的左排引脚电性相连，所述第一移位寄存器Ul的引脚Q4-Q7分别与第二排阻RP2的左排引脚电性相连；第一移位寄存器Ul的引脚Q7与第二移位寄存器U2的引脚DSA和引脚DSB电性相连；所述第二移位寄存器U2的引脚Q0-Q3分别与第三排阻RP3的左排引脚电性连接，所述第二移位寄存器U2的引脚Q4-Q7分别与第四排阻RP4的左排引脚电性连接。在一个实施例中，第一排阻RPl的右排引脚分别与第一四位数码管142和第二四位数码管144的引脚A、引脚B、引脚C、引脚D电性连接；第二排阻RP2的右排引脚分别与第一四位数码管DIGITl和第二四位数码管DIGIT2的引脚E、引脚F、引脚G、引脚DP电性连接。而第三排阻的右排四引脚以及第四排阻的右排的第一引脚和第二引脚均与控制驱动电路114相连；而第四排阻RP4右排的第三引脚和第四引脚分别与输出插座130的第三导电端子CLK和第二导电端子DOUT相连。其中第四排阻右排的第三引脚还与双四位数码管 140 的 TIME_D0T 相连。这里为了方便理解数码管排列及引脚分布，可参见图5所示，其中图(A)则表明每当CLK处于上升沿的时候，则将其对应的DATA输入到所述移位寄存器电路112中。通常每次通过输入插座120的第二导电端子DATA给移位寄存器电路112发送2个字节16位的数据，发送位顺序(由低位开始)可见图(B)，其中“-”表示无效位，任意电平均可。可知，前8 位输入给所述第一移位寄存器Ul，而后8位则输入给所述第二移位寄存器U2。这样第一移位寄存器Ul主要控制数码管中数字显示，而第二移位寄存器U2则主要控制所述控制驱动电路114。所述控制驱动电路114包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、 第五晶体管、第六晶体管、第七晶体管、第八晶体管、第九晶体管和第十晶体管。其中所有晶体管在实际应用中可以采用PNP_9012晶体管。其控制驱动电路114的具体结构可参见图 6所示。图6为本发明中控制驱动电路在一个实施例中的电路图。其中所述第一晶体管Ql 的基极与所述移位寄存器电路112中的第四排阻RP4的第一输出引脚GROUPO电性连接，第一晶体管Ql的集电极分别与所述第二晶体管Q2、第三晶体管Q3、第四晶体管Q4和第五晶体管Q5的发射极电性连接；第二晶体管Q2、第三晶体管Q3、第四晶体管Q4和第五晶体管Q5 的基极分别与所述第三排阻RP3的右排的引脚(LED0、LEDU LED3和LED4)电性连接，其集电极分别与第一四位数码管DIGITl的引脚C0M00、引脚COMO1、引脚C0M02和引脚C0M03电性连接；第六晶体管Q6的基极与所述第四排阻RP4的第二输出引脚GROUPl电性连接，第六晶体管Q6的集电极分别与所述第七晶体管Q7、第八晶体管Q8、第九晶体管Q9和第十晶体管QlO的发射极电性连接；第七晶体管Q7、第八晶体管Q8、第九晶体管Q9和第十晶体管QlO 的基极分别与所述第四排阻RP4的右排的引脚(LED0、LEDU LED3和LED4)电性连接，其集电极分别与第二四位数码管DIGIT2的引脚C0M10、引脚COMl 1、引脚C0M12和引脚C0M13电性连接；其中所有信号均为低电平有效。在具体应用中，所述引脚LEDO、LED1、LED3和LED4分别连接四位数码管中的四位不同的数字，引脚GROUPO和GROUPl分别连接第一四位数码管142和第二四位数码管144。 所以经过上述控制驱动电路114连接后，可知第一移位寄存器输出的数据用于显示具体数字，而第二移位寄存器输出的数据用于选择第一四位数码管142和第二四位数码管144以及各个数码管中数字。如，当对应信号为图7中的(A)所示，即当GROIPO为低电平时，选中第一排的数码管，即选中第一四位数码管DIGITl ；当对应信号为(B)所示，即当GROIPl为低电平时，选中第二排的数码管，即选择第二四位数码管DIGIT2;当对应信号为(C)所示， 当LEDO为低电平时则选中右边第一个数字，而当LED3为低电平时则选用左边第二个数字。 经过两者的结合，可以选中8个数码管的任意一个，根据动态扫描法，可以点亮所有的数码管。如，当对应信号为(D)所示，即GROUPl为低电平0，且LEDl为低电平0时，则第二排的数码管中的第二个数字亮起为2。这里，图1中示意的双四位数码管模块100上显示了两个穿孔150，当然，在实际应用中，也可以根据需要选择不同个数的穿孔150，且其形状及穿孔的位置也可以根据需要来进行合理地设定。综上所述，本发明通过两个移位寄存器来分别控制数字的选择以及数字上各分段的选择，从而根据动态扫描法，实现四位数码管模块对数字的显示，且所述四位数码管模块上的输入插座和输出插座可以将本发明的数码管模块与同类型的接口进行连接，以形成各种各样可显示数字的系统。上述说明已经充分揭露了本发明的具体实施方式
。需要指出的是，熟悉该领域的技术人员对本发明的具体实施方式
所做的任何改动均不脱离本发明的权利要求书的范围。 相应地，本发明的权利要求的范围也并不仅仅局限于前述具体实施方式
。
权利要求
1.一种双四位数码管模块，其包括一块电路板和安装在所述电路板上的一输入插座、 输出插座和一双四位数码管，其特征在于所述电路板中包含一移位寄存器电路和一控制驱动电路，其中输入信号和时钟信号通过所述输入插座输送给所述移位寄存器电路，所述移位寄存器电路输出的信号接到所述控制驱动电路中以控制驱动所述双四位数码管点亮，所述移位寄存器电路输出的输出信号和时钟信号通过输出插座输出；所述电路板上设置有便于该双四位数码管模块固定于其他物件上的穿孔。
2.根据权利要求1所述的双四位数码管模块，其特征在于所述输入插座包括四个导电端子，分别为第一导电端子VCC、第二导电端子DATA、第三导电端子CLK和第四导电端子 GND，其中所述第二导电端子DATA用于输入串行信号，第三导电端子CLK用于输入时钟信号。
3.根据权利要求1所述的双四位数码管模块，其特征在于所述输出插座包括四个导电端子，分别为第一导电端子VCC、第二导电端子D0UT、第三导电端子CLK和第四导电端子 GND，其中所述第二导电端子DOUT用于输出串行信号，第三导电端子CLK用于输出时钟信号。
4.根据权利要求1所述的双四位数码管模块，其特征在于所述移位寄存器电路包括第一移位寄存器、第二移位寄存器、第一排阻、第二排阻、第三排阻和第四排阻。
5.根据权利要求2、3和4所述的双四位数码管模块，其特征在于所述输入插座的第二导电端子DATA与第一移位寄存器的引脚DSA和引脚DSB电性连接，所述输入插座的第三导电端子CLK分别与第一移位寄存器和第二移位寄存器的引脚CP电性连接；所述第一移位寄存器的引脚Q0-Q3分别与第一排阻的左排引脚电性相连，所述第一移位寄存器的引脚Q4-Q7分别与第二排阻的左排引脚电性相连；第一移位寄存器的引脚Q7与第二移位寄存器的引脚DSA和引脚DSB电性相连；所述第二移位寄存器的引脚Q0-Q3分别与第三排阻的左排引脚电性连接，所述第二移位寄存器的引脚Q4-Q7分别与第四排阻的左排引脚电性连接。
6.根据权利要求5所述的双四位数码管模块，其特征在于所述双四位数码管包括第一四位数码管和第二四位数码管，其中所述第一四位数码管和第二四位数码管为带时间点的4位共阳数码管。
7.根据权利要求1所述的双四位数码管模块，其特征在于所述控制驱动电路包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第九晶体管和第十晶体管。
8.根据权利要求4和7所述的双四位数码管模块，其特征在于所述第一晶体管的基极与所述移位寄存器电路中的第四排阻的第一输出引脚电性连接，第一晶体管的集电极分别与所述第二晶体管、第三晶体管、第四晶体管和第五晶体管的发射极电性连接；第二晶体管、第三晶体管、第四晶体管和第五晶体管的基极分别与所述第三排阻的右排的引脚电性连接，其集电极分别与第一四位数码管的引脚C0M00、引脚C0M01、引脚C0M02和引脚C0M03 电性连接；第六晶体管的基极与所述第四排阻的第二输出引脚电性连接，第六晶体管的集电极分别与所述第七晶体管、第八晶体管、第九晶体管和第十晶体管的发射极电性连接；第七晶体管、第八晶体管、第九晶体管和第十晶体管的基极分别与所述第四排阻的右排的引脚电性连接，其集电极分别与第二四位数码管的引脚C0M10、引脚C0M11、引脚C0M12和引脚 COMl3电性连接。
9.根据权利要求1所述的双四位数码管模块，其特征在于所述电路板为一矩形，其中所述输入插座和输出插座并列位于电路板的一个边上。
全文摘要
本发明提供一种双四位数码管模块，其包括一块电路板和安装在所述电路板上的一输入插座、输出插座和一双四位数码管，其中所述电路板中包含一移位寄存器电路和一控制驱动电路，其中输入信号和时钟信号通过所述输入插座输送给所述移位寄存器电路，所述移位寄存器电路输出的信号接到所述控制驱动电路中以控制驱动所述双四位数码管点亮，所述移位寄存器电路输出的输出信号和时钟信号通过输出插座输出；所述电路板上设置有便于该双四位数码管模块固定于其他物件上的穿孔。
文档编号G09G3/14GK102456307SQ20101052504
公开日2012年5月16日 申请日期2010年10月29日 优先权日2010年10月29日
发明者徐志强, 曹伟勋 申请人:无锡爱睿芯电子有限公司