专利名称：一种桥接sdram的电子墨水控制器的制作方法
技术领域：
本发明涉及电子墨水显示控制电路。
背景技术：
电子墨水材料层是由无数个微胶囊邻接排列所组成，而微胶囊内部承载了透明的流体、带正电的白色氧化钛粒子与带负电的黑色碳黑粒子，其中在微胶囊的上方为透明玻璃，下方为电极。当下方电极供应正电时，白色粒子便会上浮，则面板显示为白色；若下方电极供应为负电，便换黑色粒子上浮，面板则显示为黑色。电子墨水显示屏具有独特的显示刷新机制。不同于CRT和TFT等显示屏的动态主动刷新方式，电子墨水显示屏只有当数据更新时才会刷新，相对而言是一种静态被动刷新。 基于电子墨水显示屏这种特性，电子墨水显示控制电路主要向上层提供二种功能，即贴图和刷屏。贴图功能是把内存中的一块区域复制到显存中；刷屏功能是把显存中的一块区域刷新到电子墨水显示屏。刷屏分为全屏幕刷新和部分矩形区域的块刷新。块刷又可分为多级灰度块刷和黑白两级块刷，其中黑白两级块刷具有更高的响应速度。此种以溶液为基础的电泳电子墨水技术采用带有正电或负电的染料粒子作为颜色材料，然后借由施加正负电荷来驱动染料粒子在溶液中的升降高度，以产生颜色阶度的变化。此显示机制虽然可满足双稳态与反射式显示的要求，然由于必须依赖粒子在溶液中的电泳机制，因此其反应速度无法与市面上已相当普遍的液晶显示技术相提并论。此外，电泳速度也会随着环境温度而变化，若缺乏适当的温度补偿机制，将会使得显示效果随着操作温度变化而出现差异，因此必须基于温度的变化程度再对控制波形作微幅的修正。传统的电子墨水控制器(EPD TC0N)通过静态存储器接口(htelSO)与应用处理器CPU相连。CPU还外带一个用于存储经过CPU处理的象素信息的同步动态随机存储器 (SDRAM)作为显存和一个用于存储波形数据的闪存。在目前已商品化的电子墨水阅读器中，显示器的控制器芯片与显示驱动芯片实为两个独立的芯片，不如小尺寸液晶显示器，市面上已有若干集成控制器和驱动器的解决方案。事实上，电子墨水控制器芯片可视为一电压控制波形信号产生器，负责依照温度感测器所提供的温度数值，以查表方式向系统内建的闪存取得一组适合的控制波形，依时序输出。 然后，此输出信号再经过后端驱动器的数码转换器(DAC)与充电泵转换成足以驱动面板的类比高压波形。目前E-Ink电子墨水显示器的驱动电压典型值为士 15伏特。并且，传统的电子墨水设备的TCON还连接有一个SDRAM，用于存储电子墨水显示屏的象素信息。CPU所带的SDRAM中存储的图像数据传输到TCON。TCON将该信息与其电子墨水显示面板上的位置信息一起存储到TCON所带的SDRAN中。而TCON所带的SDRAN所存储象素信息和CPU所带的SDRAM中存储的象素信息的格式和内容基本相同。由于SDRAM的成本很高，这就造成了极大的浪费。
发明内容
本发明公开了一种电子墨水控制电路，包括处理器，用于处理图像数据并且发送显示指令；SDRAM存储器，用于共同存储处理器所处理的图像数据以及要在电子墨水显示屏上显示的图像信息；以及电子墨水控制器，其通过总线连接到处理器，用于在接收到显示指令之后，在处理器空闲时从SDRAM存储器读取要在电子墨水显示屏上显示的图像信息并且将图像信息显示在电子墨水显示屏上。
图1是传统的电子墨水显示控制电路的结构图。图2是本发明的电子墨水显示控制电路的结构图。图3是本发明的控制逻辑的工作流程图。图4是用于本发明的显示引擎的SDRAM控制器的工作流程图。
具体实施例方式图1是传统的电子墨水显示控制电路的结构图。图1所示的传统电子墨水显示控制电路包括CPU 101、具有显示引擎103的电子墨水控制器(TCON) 102、CPU所带显存 (SDRAM) 104、TCON所带SDRAM 105、电子墨水显示屏106、温度/湿度传感器107以及波形闪存108。CPU 101将从主机接收的信息处理成图像数据，然后将图像数据存储到SDRAM 104中并且传输给TCON 102。TCON 102将该图像数据与在电子墨水显示屏106上的象素信息一起存储到SDRAM 105中。当CPU 101向显示引擎103发出指令显示图像时，TCON 102 从SDRAM 105读取图像数据和像素信息，以将其显示在电子墨水显示屏106上。波形数据存在于波形闪存108的查表中。假设EPD为十六灰阶，那么就有16X16， 相当于两百五十六种波型组合。波形为一组区域数据的统称，记录电泳式显示器的画面显示信息，如显示各灰阶颜色时的电场数值、不同温度下电场数值的微调等。波形由电子墨水材料供应商开发并提供给系统厂商。每个批号有不同的波形，而不同温度下取得的波形也不一样，控制器必须从查表中找到适合的波形输出以呈现较佳的显示画面。温度/湿度传感器可将波形控制信号提供给显示器，以自动修正温度变化所产生的画质差异。图1所示的传统电子墨水显示控制电路的CPU 101采用INTEL80接口 109作为与主控电路的接口。该INTEL80接口 109能够接收各种指令，并将其转换成微代码并且执行。INTEL80接口 109主要具有3个功能1)处理INTEL80接口 109的时序，其主要根据 INTEL80接口 109标准准确地接收并且发送内部数据，并将数据进行时域转换；幻所有外部命令的微指令代码，在接收主机命令之后从相应的地址开始执行微指令；幻通过内部总线完成内部读写寄存器资源的配置。图2是本发明的电子墨水显示控制电路的结构图。图2所示电子墨水显示控制电路包括CPU 201、TCON 202、SDRAM 203、温度/湿度传感器208、波形闪存209以及电子墨水显示屏210。其中，TCON 202包括CPU 201的SDRAM接口时序逻辑204、显示引擎205、 SDRAM控制器206、控制逻辑207。其中，CPU 201、显示引擎205、温度/湿度传感器208、波形闪存209以及电子墨水显示屏210分别与图1中的CPU 101、显示引擎103、温度/湿度传感器107、波形闪存108、电子墨水显示屏106的功能相同。CPU 201与TCON 202之间采用总线进行连接，并且CPU 201通过SDRAM接口时序逻辑204和SDRAM控制器206来访问SDRAM 203。SDRAM 203与TCON 202中显示引擎 205的之间也采用总线进行连接，并且显示引擎205也通过SDRAM控制器206来访问SDRAM 203。控制逻辑207通过使能信号来分别控制CPU 201的SDRAM接口时序逻辑204和显示引擎205对SDRAM 203的访问，并且CPU 201始终具有最高的访问权限。具体地，SDRAM接口时序逻辑204的输入端包括来自CPU 201的地址信号、数据信号、时钟控制信号等等。并且，SDRAM接口时序逻辑204的输出端分别连接到控制逻辑207、 显示引擎205和SDRAM控制器206。其中，控制逻辑207的输出端至少包括一个逻辑使能信号，该逻辑使能信号用于使能示显示引擎205的操作。并且，控制逻辑207基于来自CPU 201的地址信号、数据信号、时钟控制信号，生成该逻辑使能信号。除了控制逻辑207所生成的逻辑使能信号之外，SDRAM控制器206的输入端还包括来自显示引擎205的地址信号、数据信号、时钟控制信号等等。SDRAM控制器206的输出端连接到SDRAM 203。CPU 201还可以经由SDRAM接口时序逻辑204向显示引擎205发送读写指令、显示指令等等。控制逻辑207始终允许CPU 201经由CPU总线对显示引擎205和SDRAM 203的操作。当控制逻辑207检测到CPU总线空闲时，允许显示引擎205经由SDRAM控制器204对 SDRAM 203的操作。当显示引擎205经由SDRAM控制器206对SDRAM 203进行操作时，一旦检测到来自CPU201的控制信号，立即中断显示引擎205经由SDRAM控制器206对SDRAM203 的操作，并且允许CPU 201的操作。具体地，当控制逻辑207检测到CPU总线空闲时，将输出给显示引擎205的逻辑使能信号有效，从而允许显示引擎205经由SDRAM控制器206对 SDRAM 203的操作；当控制逻辑207检测到来自CPU 201的地址信号、数据信号、时钟控制信号中的至少一个时，判断存在来自CPU 201的操作，于是立即输出CPU 201忙信号，即将输出给显示引擎205的逻辑使能信号无效，从而禁止显示引擎205经由SDRAM控制器206 对SDRAM 203的操作。当来自CPU 201的操作完成后，控制逻辑207再输出CPU 201空闲信号，即将输出给显示引擎205的逻辑使能信号有效，以允许显示引擎205访问SDRAM 203。CPU 201将显示控制命令存储在显示引擎205中的寄存器中。该寄存器至少还存储要显示的图像在SDRAM 203中的位置、要显示的图像的大小、要显示的图像在显示屏上的位置以及显示开始信号。当显示引擎205接收完CPU 201的操作并且控制逻辑207检测到CPU总线空闲时，控制逻辑207将输出给显示引擎205的逻辑使能信号有效。此时，显示引擎205经由SDRAM控制器206从SDRAM 203的相应的位置读取相应大小的图像数据，并且触发显示开始信号，以在显示屏上的相应的位置上显示相应的图像。图3是用于本发明的CPU的SDRAM接口时序逻辑的工作流程图。在步骤302中， 控制逻辑207监视CUP总线。在步骤304中，判断是否检测到来自用于CPU的SDRAM接口时序逻辑的信号。当检测到来自用于CPU 201的SDRAM接口时序逻辑204的信号，前进到步骤306，向显示引擎205发出逻辑使能无效信号。在步骤308中，禁止用于显示引擎205 的SDRAM控制器306对SDRAM 203的访问，并且允许CPU访问SDRAM 203或操作显示引擎 205。当检测到来自用于CPU 201的SDRAM接口时序逻辑204的信号，即CPU总线空闲时， 返回操作302继续监视CPU总线。在步骤310中，判断CPU 201的操作是否结束，即CPU总线是否空闲。当在步骤310中判断CPU总线是否空闲时，前进到步骤312，向显示引擎205输出逻辑使能有效信号。并且，在步骤314，允许用于显示引擎205的SDRAM控制器206对 SDRAM 203的访问。当在步骤310中判断CPU总线忙时，返回步骤308。图4是用于本发明的显示引擎的SDRAM控制器的工作流程图。在步骤402中，允许 CPU 201访问SDRAM 203和操作显示引擎205，并且禁止显示引擎205访问SDRAM 203。在步骤404中判断逻辑使能信号是否变有效。在步骤404中判断逻辑使能信号未变有效时， 返回步骤402。当在步骤404中判断逻辑使能信号变有效时，前进到步骤406，允许显示引擎205访问SDRAM203。然后在步骤408判断逻辑使能信号是否变无效。一旦发现逻辑使能信号是否变无效立即返回步骤402，否则返回步骤406。提供上面的讨论以使本领域的技术人员作出和使用本发明。在不超出本文定义的本发明的精神和范围的情况下，本文描述的一般性原理可以适用于除了以下描述的细节之外的实施例和应用。本发明并不局限于所示的实施例，而是符合本文公开的原理和特性的最广范围。
权利要求
1.一种电子墨水控制电路，包括处理器，用于处理图像数据并且发送显示指令；SDRAM存储器，用于共同存储处理器所处理的图像数据以及要在电子墨水显示屏上显示的图像信息；以及电子墨水控制器，其通过总线连接到所述处理器，用于在接收到所述显示指令之后，在所述处理器空闲时从所述SDRAM存储器读取要在所述电子墨水显示屏上显示的所述图像信息并且将所述图像信息显示在所述电子墨水显示屏上。
2.如权利要求1所述的电子墨水控制电路，其中，所述电子墨水控制器包括SDRAM接口时序逻辑，所述处理器经由所述SDRAM接口时序逻辑和SDRAM控制器与所述 SDRAM存储器相连；SDRAM控制器，所述显示引擎经由所述SDRAM控制器与所述SDRAM存储器相连；显示引擎，用于在所述显示指令的指示之下访问所述SDRAM存储器，读取所述图像信息，以驱动所述电子墨水显示屏进行显示；以及控制逻辑，用于在检测到所述处理器空闲时允许所述显示引擎访问所述SDRAM存储器，并且在检测到所述处理器繁忙时立即中断所述显示引擎对所述SDRAM存储器的访问以允许所述处理器的操作。
3.如权利要求2所述的电子墨水控制电路，其中所述控制逻辑在判断所述处理器空闲时，向所述显示引擎发送逻辑使能有效信号，以允许所述显示引擎经由所述SDRAM控制器对所述SDRAM存储器的操作；并且所述控制逻辑在判断所述处理器繁忙时，向所述显示引擎发送逻辑使能无效信号，以禁止所述显示引擎经由所述SDRAM控制器对所述SDRAM存储器的操作。
4.如权利要求1、2或3所述的电子墨水控制电路，其中，所述显示引擎还包括寄存器， 用于寄存所述显示指令。
5.如权利要求3所述的电子墨水控制电路，其中所述控制逻辑基于所述总线上不存在来自所述处理器的数据信号，地址信号、时钟控制信号中的至少一个，判断所述处理器空闲，并且向所述显示引擎发送所述逻辑使能有效信号；并且所述控制逻辑基于所述总线上存在来自所述处理器的数据信号，地址信号、时钟控制信号中的至少一个，判断所述处理器繁忙，并且向所述显示引擎发送逻辑使能无效信号。
6.如权利要求1、2、3或4所述的电子墨水控制电路，其中，所述显示指令至少包括要在所述电子墨水显示屏上显示的图像在所述SDRAM存储器中的位置、要在所述电子墨水显示屏上显示的图像的大小、要在所述电子墨水显示屏上显示的图像在所述电子墨水显示屏上的位置以及显示开始信号。
全文摘要
本发明公开了一种电子墨水控制电路，包括处理器，用于处理图像数据并且发送显示指令；SDRAM存储器，用于共同存储处理器所处理的图像数据以及要在电子墨水显示屏上显示的图像信息；以及电子墨水控制器，其通过总线连接到处理器，用于在接收到显示指令之后，在处理器空闲时从SDRAM存储器读取要在电子墨水显示屏上显示的图像信息并且将图像信息显示在电子墨水显示屏上。
文档编号G09G3/34GK102226942SQ20111014599
公开日2011年10月26日 申请日期2011年6月1日 优先权日2011年6月1日
发明者李昂 申请人:北京凡达讯科技有限公司