专利名称：多组态模拟放大电路实验开发板的制作方法
技术领域：
本实用新型涉及实验板，具体涉及多组态模拟放大电路实验开发板。
背景技术：
放大电路设计是一切电子产品设计的基础，也是高校电子类专业基础课中的必修内容，学生在课堂上需要进行各类放大电路的实验，在参加课外科技活动及学科竞赛时也经常进行各种放大电路设计。以往的放大电路设计者通常使用万能板或面包板搭接电路进行电路实验，这是一件即耗费了大量时间，又容易出错的工作，即便完成实验电路的搭建，也因实际电路的飞线多，连接点多使得电路的可靠性难以得到保证。当一种放大电路的设计组态不能满足实际应用工作要求，需要换成另外一种组态时又需要重新进行上述繁琐工作，从而影响总体工作进度。
实用新型内容本实用新型所要解决的技术问题在于提供一种多组态模拟放大电路实验开发板。为了解决上述技术问题，本实用新型的技术方案是，多组态模拟放大电路实验开发板，包括反相输入端、同相输入端、输出端一、运算放大器和若干个端子，其特征在于:端子一、三、四、五、八、二十九的一端连接；端子二、六、二十、三i 的一端同时与端子四的另一端连接；端子二十三的一端与端子二的另一端连接，端子二十三的另一端与端子二十四、二十五的一端连接；端子九连接在运算放大器的输出端与反相输入端之间，运算放大器的反相输入端还与端子五的另一端连接；端子十九连接在运算放大器的输出端与同相输入端之间，运算放大器的同相输入端还与端子七的一端、端子六的另一端以及端子二十五的另一端连接；运算放大器的输出端还与端子八的另一端、端子二十的另一端以及输出端一连接；端子三、七、二十四的另一端接地，所述端子一、二十九的另一端分别与反相输入端一和反相输入端二连接,所述端子二、三i 的另一端分别与同相输入端一和同相输入端二连接。本实用新型结构设计巧妙，功能齐全，使用灵活方便；在实际应用时，可以在板上预留的端子位置焊接任何双引脚的器件，选择16个端子中的部分可以构成数十种常用模拟放大电路组态，几乎涵盖了所有常用放大电路和滤波电路设计，从而实现各种放大电路功能，不使用的端子，在实际应用时不焊即可，比以往使用万能板或面包板开发模拟放大电路有更好的便利性及可靠性。根据本实用新型所述的多组态模拟放大电路实验开发板的一种优选方案，运算放大器的输出端还与端子三十二的一端连接；端子三十二的另一端和端子三十三的一端同时与输出端二连接，端子三十三的另一端接地。根据本实用新型所述的多组态模拟放大电路实验开发板的一种优选方案，该开发板设有DIP8封装接口焊盘和S0IC8封装接口焊盘，方便焊接运算放大器，可根据需要选用两种不同封装形式的双运放芯片用于实验。[0009]根据本实用新型所述的多组态模拟放大电路实验开发板的一种优选方案，该开发板还设有层叠扩展插座，方便进行功能扩展，完成更复杂的模拟放大电路设计。[0010]本实用新型所述的多组态模拟放大电路实验开发板的有益效果是:本实用新型结构设计巧妙，功能齐全，实验项目多，利用本实用新型能够实现数十种模拟放大电路组态，几乎涵盖了所有常用放大电路和滤波电路设计，使用灵活方便；造价低，易于推广，除了在高等院校电子类专业学生进行模拟电子技术实验、实习、课程设计、毕业设计、参加各类课外科技活动及学科竞赛中使用外，还能在电子产品开发实验中广泛的应用。
[0011]图1是本实用新型所述的多组态模拟放大电路实验开发板的原理示意图。[0012]图2是本实用新型所述的多组态模拟放大电路实验开发板的正面版面示意图。[0013]图3是本实用新型所述的多组态模拟放大电路实验开发板的反面版面示意图。
具体实施方式
[0014]参见图1至图3，多组态模拟放大电路实验开发板，包括反相输入端IN1-，IN1__1、同相输入端INI+, IN1+_1、输出端一 0UT1、运算放大器UlA和若干个端子,其中:[0015]端子J1、J3、J4、J5、J8、J29的一端连接；端子J2、J6、J20、J31的一端同时与端子J4的另一端连接，端子J23的一端与端子J2的另一端连接，端子J23的另一端与端子J24、J25的一端连接，端子J9连接在运算放大器UlA的输出端与反相输入端之间，运算放大器UlA的反相输入端还与端子J5的另一端连接；端子J19连接在运算放大器UlA的输出端与同相输入端之间，运算放大器的同相输入端还与端子J7的一端、端子J6的另一端以及端子J25的另一端连接；运算放大器UlA的输出端还与端子J8的另一端、端子J20的另一端以及输出端一 OUTl连接；运算放大器UlA的输出端还与端子J32的一端连接；端子J32的另一端和端子J33的一端同时与输出端二 0UT1_1连接，端子J3、J7、J24、J33的另一端接地，所述端子Jl、J29的另一端分别与反相输入端IN1-、IN1-_1连接，所述端子J2、J31的另一端分别与同相输入端IN1+、IN1+_1连接。为方便使用，该开发板设有DIP8封装接口焊盘4和S0IC8封装接口焊盘5，用于焊接运算放大器UlA ;同时，该开发板还设有层叠扩展插座3，方便进行功能扩展。[0016]下面，举例说明利用本实用新型构成具体电路。[0017]实施例1，利用本实用新型构成反相放大电路对数放大电路。[0018]使用反相输入端INl-为反相输入，在端子Jl、J5、J7、J9处分别焊接电阻，其余端子处为空，可构成反相放大电路。[0019]实施例2，利用本实用新型构成微分电路。[0020]将实施例1中的端子Jl处改为焊接微分电容，将端子J5处焊接O欧姆电阻，可构成微分电路。[0021]实施例3，利用本实用新型构成对数放大电路。[0022]将实施例1中的端子J5处焊接O欧姆电阻，端子J9处改为接二极管，可构成对数放大电路。[0023]实施例4， 利用本实用新型构成差动放大电路。[0024]使用反相输入端INl-为反相输入,使用同相输入端INl+为同相输入,在端子J1、J2、J5、J6、J7、J9处分别焊接电阻，其余端子处为空，可构成差动放大电路。实施例5，利用本实用新型构成反相输入的加法电路。使用反相输入端INl-为反相输入一，反相输入端IN1__1为反相输入二,在端子J1、J5、J7、J9、J29处分别焊接电阻，其中，端子J5处焊接O欧姆电阻，其余端子处为空，可构成反相输入的加法电路。实施例6，利用本实用新型构成单运放减法电路。使用反相输入端INl-为反相输入一，反相输入端IN1__1为反相输入二,在端子JU J5、J9、J29处分别焊接电阻；使用同相输入端INl+为同相输入一，同相输入端IN1+_1为同相输入二，在端子J2、J6、J7、J31处分别焊接电阻，其中端子J5、J6处焊接O欧姆电阻，其余端子处为空，可构成单运放减法电路。实施例7，利用本实用新型构成低通滤波器电路。使用反相输入端INl-为反相输入，在端子Jl、J5、J8处分别焊接电阻；在端子J3、J9处分别焊接电容，在端子J7处分别焊接O欧姆电阻，其余端子处为空，可构成低通滤波器电路。实施例8，利用本实用新型构成双T网络带阻滤波器电路。使用同相输入端INl+为同相输入，在端子J3、J9、J20、J23、J25处分别焊接电阻；在端子J5处焊接O欧姆电阻，在端子J2、J6、J24处分别焊接电容，其余端子处为空，可构成双T网络带阻滤波器电路。从上述实施例可知 ，利用本实用新型，能够在单板上实现反相放大电路、同相放大电路、差动放大电路、反相输 入的加法电路、同相输入的加法电路、单运放减法电路、积分电路、微分电路、指数放大电路、对数放大电路、低通滤波器电路、高通滤波器电路、带通滤波电路、带阻滤波电路，T型网络带阻滤波器电路。滤波电路支持同相输入、反相输入、差动输入等不同的滤波器结构。支持简单的二阶滤波器电路，放大器的输出支持限幅及输出滤波电路等多种模拟电路组态设计。使用本实用新型的设计原理设计的多组态模拟放大电路实验开发板在进行模拟放大电路实验时，直接焊接元件到板上即可，即便改变电路的组态也无需再制版，不需搭飞线，无需切割板上任何导线，无需再在板上钻孔。并且，支持多板层叠以进行更复杂的模拟放大电路实验，比以往使用万能板或面包板开发模拟放大电路有更好的便利性及可靠性。上面对本实用新型的具体实施方式
进行了描述，但是，本实用新型保护的不仅限于具体实施方式
的范围。
权利要求1.多组态模拟放大电路实验开发板，包括反相输入端(IN1-，IN1-_1)、同相输入端(INI+, IN1+_1)、输出端一(OUTl)、运算放大器和若干个端子，其特征在于: 端子一、三、四、五、八、二十九的一端连接；端子二、六、二十、三i 的一端同时与端子四的另一端连接；端子二十三的一端与端子二的另一端连接，端子二十三的另一端与端子二十四、二十五的一端连接；端子九连接在运算放大器的输出端与反相输入端之间，运算放大器的反相输入端还与端子五的另一端连接；端子十九连接在运算放大器的输出端与同相输入端之间，运算放大器的同相输入端还与端子七的一端、端子六的另一端以及端子二十五的另一端连接；运算放大器的输出端还与端子八的另一端、端子二十的另一端以及输出端一(OUTl)连接；端子三、七、二十四的另一端接地,所述端子一、二十九的另一端分别与反相输入端一(IN1-)和反相输入端二(IN1-_1)连接，所述端子二、三十一的另一端分别与同相输入端一(INl+)和同相输入端二(IN1+_1)连接。
2.根据权利要求1所述的多组态模拟放大电路实验开发板，其特征在于:运算放大器的输出端还与端子三十二的一端连接；端子三十二的另一端和端子三十三的一端同时与输出端二(0UT1_1)连接，端子三十三的另一端接地。
3.根据权利要求1或2所述的多组态模拟放大电路实验开发板，其特征在于:该多组态模拟放大电路实验开发板设有DIP8封装接口焊盘(4)和S0IC8封装接口焊盘(5)。
4.根据权利要求3所述的多组态模拟放大电路实验开发板，其特征在于:该多组态模拟放大电路实验开发板还设有层叠扩展插座(3)。
专利摘要本实用新型公开了多组态模拟放大电路实验开发板，包括反相输入端、同相输入端、输出端一、运算放大器和若干个端子，其特征在于端子一、三、四、五、八、二十九的一端连接；端子二、六、二十、三十一的一端同时与端子四的另一端连接；端子二十三的一端与端子二的另一端连接，端子二十三的另一端与端子二十四、二十五的一端连接；端子九连接在运算放大器的输出端与反相输入端之间，运算放大器的反相输入端还与端子五的另一端连接；端子十九连接在运算放大器的输出端与同相输入端之间，运算放大器的同相输入端还与端子七的一端、端子六的另一端以及端子二十五的另一端连接；利用本实用新型能够实现数十种模拟放大电路组态。
文档编号G09B23/18GK202996140SQ20122068460
公开日2013年6月12日 申请日期2012年12月12日 优先权日2012年12月12日
发明者彭小峰, 万文略, 徐鹏, 张里, 杨奕, 陈新岗 申请人:重庆理工大学