一种射频放大电路的制作方法
【专利摘要】本发明本申请通过提供一种射频放大电路，解决了在现有技术中，存在CMOS射频放大电路放大信号误差大，质量差的技术问题，实现了提供一种输出功率和相位一致的CMOS射频放大电路的技术效果。该射频放大电路包括：总输入端；总输出端；N个支路输入端，连接至所述总输出端；N个射频放大模块，其中，所述N个射频放大模块中的第i个射频放大模块与所述N个支路输入端中的第i个支路输入端连接；N个支路输出端，连接至所述总输出端，所述N个支路输出端中的第i个支路输出端与所述第i个射频放大模块连接，所述N个射频放大模块之间的夹角相同，以使得从所述N个支路输出端输出的信号相位相同和功率相同。
【专利说明】一种射频放大电路
【技术领域】
[0001]本发明涉及电子【技术领域】，尤其涉及一种射频放大电路。
【背景技术】
[0002]射频功率放大电路，简称射频放大电路，是无线电发射机的重要组成部分。在发射机的前级电路中，调制振荡电路所产生的射频信号功率很小，需要经过射频放大电路将信号放大后，才能馈送到天线上辐射出去。因此，射频放大电路是无线电信号强度和通信质量的重要保障。
[0003]在现有技术中，为了集成出高质量的射频放大电路，电路中的放大器件通常会选择砷化镓半导体材料，这是因为砷化镓半导体材料电子迁移率很高，能够快速传导电流，转换效率高。但是，由于砷化镓价格昂贵，成本高，因此，人们需要开始将注意力转移到成本低且易于集成的CMOS (Complementary Metal Oxide Semiconductor,互补金属氧化物半导体)
[0004]将射频放大电路中的砷化镓半导体放大器件替换为CMOS之后，如图1所示，虽然也能实现功率放大，但是，由于各射频放大支路距离总输入输出的路径长度不相同，导致各支路放大后的信号功率不同，相位也不同，因此，最终输出的射频信号误差大，质量差。
[0005]但本申请发明人在实现本申请实施例中发明技术方案的过程中，发现上述技术至少存在如下技术问题:
[0006]砷化镓半导体虽然有着很好的性能，但是成本高。而现有技术中用简单地将电路中的放大器件用CMOS代替砷化镓，输出后的射频信号误差大，会影响后续的通信质量。即:在现有技术中，存在CMOS射频放大电路放大信号功率和相位不一致而导致的误差大，质量差的技术问题。
【发明内容】
[0007]本申请通过提供一种射频放大电路，解决了在现有技术中，存在CMOS射频放大电路放大信号功率和相位不一致而导致的误差大，质量差的技术问题，实现了提供一种输出功率和相位一致的CMOS射频放大电路的技术效果。
[0008]本发明实施例提供了一种射频放大电路，包括:
[0009]总输入端；
[0010]总输出端；
[0011]N个支路输入端，连接至所述总输入端，其中，N为大于等于2的整数；
[0012]N个射频放大模块，其中，所述N个射频放大模块中的第i个射频放大模块与所述N个支路输入端中的第i个支路输入端连接，i为I至N间的任意整数；
[0013]N个支路输出端，连接至所述总输出端，所述N个支路输出端中的第i个支路输出端与所述第i个射频放大模块连接，所述N个射频放大模块之间的夹角均为相同，以使得从所述N个支路输出端输出的信号相位和功率相同。[0014]优选的，所述第i个射频放大模块，具体包括:
[0015]第i个驱动单元，与所述第i个支路输入端连接；
[0016]第i个功率放大单元，所述第i个驱动单元和所述第i个输出端连接。
[0017]优选的，
[0018]所述第i个射频放大模块，还包括:
[0019]第i个输入转换单元，连接在所述第i个驱动单元和所述第i个支路输入端之间；
[0020]第i个输出转换单元，连接在所述第i个功率放大单元和所述第i个支路输出端之间。
[0021]优选的，所述第i个射频放大模块，还包括:
[0022]第i个内部转换单元，连接在所述第i个功率放大单元和所述第i个驱动单元之间。
[0023]优选的，所述第i个驱动单元，具体包括:
[0024]第一放大电路，与所述第i个输入转换单元连接；
[0025]第一反馈电路，连接在所述第i个内部转换单元和所述第i个输入转换单元之间。
[0026]优选的，所述第i个功率放大单元，具体包括:
[0027]第二放大电路，与所述第i个内部转换单元连接；
[0028]第二反馈电路，连接在所述第i个输出转换单元和所述第i个内部转换单元之间。
[0029]优选的，所述第一放大电路中包括至少一个第一放大器件，所述第二放大电路中包括至少一个第二放大器件。
[0030]优选的，所述至少一个第一放大器件和所述至少一个第二放大器件皆为:互补金属氧化物半导体CMOS。
[0031]本申请实施例中的上述一个或多个技术方案，至少具有如下一种或多种技术效果:
[0032]1、在本申请的技术方案中，将N个射频放大模块中的第i个射频放大模块与N个输入端中的第i个支路输入端，和N个支路输出端中的第i个支路输出端相连接,而N个支路输入端与总输入端连接，N个支路输出端与总输出端连接，同时保证N个射频放大模块之间的夹角均为相同，这样，N个射频放大模块内信号从输入到输出的路径长度都相同，解决了在现有技术中，存在CMOS射频放大电路放大信号功率和相位不一致而导致的误差大，质量差的技术问题，实现了 N个射频放大模块输出的信号不仅功率一致，而且相位一致，最终在总输出输出的射频放大信号质量得到提高的技术效果。
[0033]2、在本申请的技术方案中，第一放大电路中包括至少一个第一放大器件，第二放大支路中包括至少一个第二放大器件，并且，第一放大器件和第二放大器件皆为互补金属氧化物半导体CMOS，解决了砷化镓射频放大电路成本高的技术问题，实现了用成本低且易于集成的CMOS器件代替砷化镓器件来集成射频放大电路的技术效果。
[0034]3、由于本申请的技术方案不仅能够有效解决射频放大电路成本高的问题,而且使CMOS射频放大电路的输出射频信号的功率和相位一致，有效提高CMOS射频放大电路的质量，因此，大大提高了用户体验。
【专利附图】
【附图说明】[0035]图1为现有技术中CMOS射频放大电路版图示意图；
[0036]图2为本申请实施例一中的射频放大电路结构示意图；
[0037]图3为本申请实施例一中的射频放大电路立体示意图；
[0038]图4为本申请实施例一中的射频放大电路俯视图；
[0039]图5为本申请实施例一中的射频放大电路仰视图；
[0040]图6为本申请实施例一中的射频放大电路正视图；
[0041]图7为本申请实施例一中的射频放大模块示意图。
【具体实施方式】
[0042]本申请通过提供一种射频放大电路，解决了在现有技术中，存在CMOS射频放大电路放大信号功率和相位不一致而导致的误差大，质量差的技术问题，实现了提供一种输出功率和相位一致的CMOS射频放大电路的技术效果。
[0043]为了解决上述技术问题，本申请实施例中技术方案提供了一种射频放大电路，所述电话包括:
[0044]总输入端；
[0045]总输出端；
[0046]N个支路输入端，连接至所述总输出端，其中，N为大于等于2的整数；
[0047]N个射频放大模块，其中，所述N个射频放大模块中的第i个射频放大模块与所述N个支路输入端中的第i个支路输入端连接，i为I至N间的任意整数；
[0048]N个支路输出端，连接至所述总输出端，所述N个支路输出端中的第i个支路输出端与所述第i个射频放大模块连接，所述N个射频放大模块之间的夹角均为相同，以使得从所述N个支路输出端输出的信号相位和功率相同。
[0049]在本申请的技术方案中，将N个射频放大模块中的第i个射频放大模块与N个输入端中的第i个支路输入端，和N个支路输出端中的第i个支路输出端相连接,而N个支路输入端与总输入端连接，N个支路输出端与总输出端连接，同时保证N个射频放大模块之间的夹角均为相同，这样，N个射频放大模块内信号从输入到输出的路径长度都相同，解决了在现有技术中，存在CMOS射频放大电路放大信号功率和相位不一致而导致的误差大，质量差的技术问题，实现了 N个射频放大模块输出的信号不仅功率一致，而且相位一致，最终在总输出输出的射频放大信号质量得到提高的技术效果。
[0050]下面通过附图以及具体实施例对本发明技术方案做详细的说明，应当理解本申请实施例以及实施例中的具体特征是对本申请技术方案的详细的说明，而不是对本申请技术方案的限定，在不冲突的情况下，本申请实施例以及实施例中的技术特征可以相互组合。
[0051]如图2，图3、图4、图5和图6所示，本申请提供了一种射频放大电路，所述电路包括:
[0052]总输入端I ;总输出端3 ；N个支路输入端10,连接至所述总输入端I,其中,N为大于等于2的整数#个射频放大模块2，其中，所述N个射频放大模块2中的第i个射频放大模块201与所述N个支路输入端10中的第i个支路输入端连接101, i为I至N间的任意整数；N个支路输出端30，连接至所述总输出端3，所述N个支路输出端30中的第i个支路输出端301与所述第i个射频放大模块连接201，所述N个射频放大模块2之间的夹角均为相同，以使得从所述N个支路输出端输出的信号相位和功率相同。
[0053]具体来讲，在本申请实施例中，总输入端I与射频放大电路的前级，即调制震荡电路相连，接收来自调制震荡电路输出的射频信号，并且将射频信号输入射频放大电路进行功率放大，使信号有足够的功率能够辐射出去。
[0054]总输出端3，具体来讲，在本申请实施例中，总输出端3与射频放大电路的后级，即发射器相连接，其作用是将经射频放大电路放大后的射频信号输出至下一级进行发射。
[0055]在本申请实施例中，N个支路输入端10，具体来讲，与总输入端I连接，其中N为大于等于2的整数，即N可以为2，也可以为13，还可以为39，只有N大于等于2，并且为整数即可。对于N的具体取值，本申请实施例中以5为例，当然，本申请所属技术人员可以根据实际需要来进行设置，本申请不作具体的限制。
[0056]与总输入端I相连接的支路输入端越多，在射频放大电路中并行的支路就越多，如:在总输入端有10支路输入端，那么在射频放大电路中就有10条并彳丁的支路；在总输入端有23支路输入端，那么在射频放大电路中就有23条并行的支路，即支路输入端的个数决定了射频放大电路中支路的条数。对此，本申请所属技术人员可以根据实际需要来进行设置，本申请不作具体的限制。
[0057]由于在本申请的技术方案中，射频放大电路中的放大器件为CMOS，因此，为了对降低击穿电压的要求，保护器件，具体来讲，在本申请实施例中的射频放大电路，能提供更多的并行通路。例如:需要将IV的电压放大15倍，即放大至15V，如果只有3条并行支路，那么每条支路需要放大5倍；而当有5条支路的时候，每条支路就只需要放大3倍；当有6条支路的时候，每条支路就只需要放大2.5倍。可见，当支路条数增加后，每条支路的负荷就减小了，并且放大的准确率也会提高。
[0058]N个射频放大电路模块2，在本申请实施例中，具体来讲，N个射频放大模块2中的第i个射频放大模块201与N个支路输入端10中的第i个支路输入端101连接，那么，从N个支路输入端10输入的射频信号就能分别传输到N个射频放大模块2中进行放大，射频信号经过N个射频放大模块2后，功率就得到了放大。其中，i为I至N间的任意整数，例如:当N为10时，i可以为1，2，3等，即第I个射频放大模块与第I个输入端相连接，第2个射频放大模块与第2个输入端相连接，第3个射频放大模块与第3个输入端相连接，以此类推，此处就不再赘述了。
[0059]在本申请实施例中，N个支路输出端30，具体来讲，与总输出端3连接，其中N为大于等于2的整数，即N可以为2，也可以为13，还可以为39，只有N大于等于2，并且为整数即可，对于N的具体取值，本申请实施例中以5为例，当然，本申请所属技术人员可以根据实际需要来进行设置，本申请不作具体的限制。
[0060]同时，输出端个数应与输入端个数相同，如:电路中有7个输入端时,对应的输出端也应为7个；电路中有10个输入端时，对应的输出端也应为10个，在此，就不——举例了。
[0061]由于在本申请的技术方案中，射频放大电路中的放大器件为CMOS，因此，为了对降低击穿电压的要求，保护器件，具体来讲，在本申请实施例中的射频放大电路，能提供更多的并行通路。例如:需要将IV的电压放大15倍，即放大至15V，如果只有3条并行支路，那么每条支路需要放大5倍；而当有5条支路的时候，每条支路就只需要放大3倍；当有6条支路的时候，每条支路就只需要放大2.5倍。可见，当支路条数增加后，每条支路的负荷就减小了，并且放大的准确率也会提高。因此，提供更多的输入输出端，能够有效降低支路对击穿电压的要求。
[0062]在本申请实施例中，所述N个射频放大模块2之间的夹角均为相同，即夹角值具体为360° /N，以使得从所述N个支路输出端输30出的信号相位和功率相同。例如，当射频放大电路中有3个射频放大模块时，即有3条支路，那么每条支路之间的夹角为360° /3，即3条支路之间的夹角均为120° ;当射频放大电路中有4个射频放大模块时，即有4条支路，那么每条支路之间的夹角为360° /4，即4条支路之间的夹角均为90°。如图3所示，射频放大电路中有5条支路，那么每条支路之间的夹角为360° /5，即4条支路之间的夹角均为72°。本申请所属技术人员可以根据实际需要来进行设置，本申请不作具体的限制。
[0063]将N个射频放大模块2中的第i个射频放大模块201与N个支路输入端10中的第i个支路输入端101，和N个支路输出端30中的第i个支路输出端301相连接，而N个支路输入端10与总输入端I连接，N个支路输出端30与总输出端3连接，同时保证N个射频放大模块2之间的夹角均为相同，这样，N个射频放大模块2内信号从输入到输出的路径长度都相同，解决了在现有技术中，存在CMOS射频放大电路放大信号功率和相位不一致而导致的误差大，质量差的技术问题，实现了 N个射频放大模块2输出的信号不仅功率一致，而且相位一致，最终在总输出输出的射频放大信号质量得到提高的技术效果。
[0064]在申请实施例中，第i个射频放大模块201，如图7所示，具体包括:
[0065]第i个驱动单元2012，具体来讲，在本申请实施例中，与第i个支路输入端101连接。从第i个支路输入端101输入的信号要先经过第i个驱动单元驱动2012，然后才进入后续电路进行放大。
[0066]第i个功率放大单元2014，具体来讲，在本申请实施例中，所述第i个驱动单元2014和所述第i个输出端301连接。射频信号从第i个输入端101输入后，首先经过第i个驱动单元2012驱动，接着才传到第i个功率放大单元2014进行功率放大。被放大后的射频信号从第i个输出端输出至下一级电路。
[0067]为了连接第i个驱动单元2012和第i个支路输入端101，同时隔离前端电路中一定的干扰，在本申请实施例中，第i个输入转换单元2011，连接在第i个驱动单元2012和第i个支路输入端101之间。在具体实现过程中，第i个输入转换单元2011的转换率可以为1:1，也可以将输入信号放大后在传给第i个驱动单元2012，那么转换率可以为2:1或3:1，当然，本申请所属技术人员可以根据实际需要来进行设置转换率，本申请不作具体的限制。
[0068]为了连接第i个功率放大单元2014和所述第i个支路输出端301，同时隔离前端电路中一定的干扰，在申请实施例中，第i个输出转换单元2015，连接在第i个功率放大单元2014和第i个支路输出端301之间。在具体实现过程中，第i个输出转换单元2015的转换率可以为1:1，也可以将输入信号放大后在传给第i个输出端301，那么转换率可以为2:1或3:1，当然，本申请所属技术人员可以根据实际需要来进行设置转换率，本申请不作具体的限制。
[0069]同理，在本申请实施例中，第i个内部转换单元2013，连接在第i个功率放大单元2014和第i个驱动单元2012之间。在具体实现过程中，第i个内部转换单元2013的转换率可以为1:1，也可以将驱动后的射频信号放大后在传给第i个功率放大单元2014进一步放大，那么转换率可以为2:1或3:1，当然，本申请所属技术人员可以根据实际需要来进行设置转换率，本申请不作具体的限制。
[0070]进一步,第i个驱动单元2012,具体包括:
[0071]第一放大电路20121，与第i个输入转换单元2011连接，射频信号传递到第i个驱动单元2012后，经过第一放大电路20121进行放大。在具体实现过程中，第一放大电路20121可以为差分放大电路，也可以为单端放大电路，本申请所属技术人员可以根据实际需要来进行设置，本申请不做具体限制。
[0072]为了保证第i个驱动单元2012输出信号的准确性和稳定性，在本申请实施例中，第一反馈电路20122，连接在第i个内部转换单元2013和第i个输入转换单元2011之间。在具体实现过程中，第一反馈电路20122可以为电压反馈电路，也可以为电流反馈电路，本申请所属技术人员可以根据实际需要来进行设置，本申请不做具体限制。
[0073]进一步，第i个功率放大单元2014，具体包括:
[0074]第二放大电路20141，与第i个内部转换单元2013连接，射频信号传递到第i个功率放大单元2014后，经过第二放大电路20141进行放大。在具体实现过程中，第二放大电路20141可以为差分放大电路，也可以为单端放大电路，本申请所属技术人员可以根据实际需要来进行设置，本申请不做具体限制。
[0075]为了保证第i个功率放大单元2014输出信号的准确性和稳定性，在本申请实施例中，第二反馈电路20142，连接在第i个输出转换单元2015和第i个内部转换单元2013之间。在具体实现过程中，第二反馈电路20142可以为电压反馈电路，也可以为电流反馈电路，本申请所属技术人员可以根据实际需要来进行设置，本申请不做具体限制。
[0076]在本申请实施例中，第一放大电路20121中至少包括至少一个第一放大器件，如:第一放大器件的个数可以为4个，也可以为8个，还可以为16个，本申请所属技术人员可以根据实际需要来进行设置，本申请不作具体的限制。
[0077]第二放大电路20141中包括至少一个第二放大器件，如:第二放大器件的个数可以为4个，也可以为8个，还可以为16个，本申请所属技术人员可以根据实际需要来进行设置，本申请不作具体的限制。
[0078]进一步，在本申请实施例中，至少一个第一放大器件和所述至少一个第二放大器件皆为:互补金属氧化物半导体CMOS。
[0079]上述本申请实施例中的技术方案，至少具有如下的技术效果或优点:
[0080]1、在本申请的技术方案中，将N个射频放大模块中的第i个射频放大模块与N个输入端中的第i个支路输入端，和N个支路输出端中的第i个支路输出端相连接,而N个支路输入端与总输入端连接，N个支路输出端与总输出端连接，同时保证N个射频放大模块之间的夹角均为相同，这样，N个射频放大模块内信号从输入到输出的路径长度都相同，解决了在现有技术中，存在CMOS射频放大电路放大信号功率和相位不一致而导致的误差大，质量差的技术问题，实现了 N个射频放大模块输出的信号不仅功率一致，而且相位一致，最终在总输出输出的射频放大信号质量得到提高的技术效果。
[0081]2、在本申请的技术方案中，第一放大电路中包括至少一个第一放大器件，第二放大支路中包括至少一个第二放大器件，并且，第一放大器件和第二放大器件皆为互补金属氧化物半导体CMOS，解决了砷化镓射频放大电路成本高的技术问题，实现了用成本低且易于集成的CMOS器件代替砷化镓器件来集成射频放大电路的技术效果。
[0082]3、由于本申请的技术方案不仅能够有效解决射频放大电路成本高的问题,而且使CMOS射频放大电路的输出射频信号的功率和相位一致，有效提高CMOS射频放大电路的质量，因此，大大提高了用户体验。
[0083]显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
【权利要求】
1.一种射频放大电路，所述电路包括: 总输入端； 总输出端； N个支路输入端，连接至所述总输入端，其中，N为大于等于2的整数； N个射频放大模块，其中，所述N个射频放大模块中的第i个射频放大模块与所述N个支路输入端中的第i个支路输入端连接，i为I至N间的任意整数； N个支路输出端,连接至所述总输出端,所述N个支路输出端中的第i个支路输出端与所述第i个射频放大模块连接，所述N个射频放大模块之间的夹角相同，以使得从所述N个支路输出端输出的信号相位和功率相同。
2.如权利要求1所述的电路，其特征在于，所述第i个射频放大模块，具体包括: 第i个驱动单元，与所述第i个支路输入端连接； 第i个功率放大单元，所述第i个驱动单元和所述第i个输出端连接。
3.如权利要求2所述的电路，其特征在于，所述第i个射频放大模块，还包括: 第i个输入转换单元，连接在所述第i个驱动单元和所述第i个支路输入端之间； 第i个输出转换单元，连接在所述第i个功率放大单元和所述第i个支路输出端之间。
4.如权利要求3所述的电路，其特征在于，所述第i个射频放大模块，还包括: 第i个内部转换单元，连接在所述第i个功率放大单元和所述第i个驱动单元之间。
5.如权利要求4所述的电路，其特征在于，所述第i个驱动单元，具体包括: 第一放大电路，与所述第i个输入转换单元连接； 第一反馈电路，连接在所述第i个内部转换单元和所述第i个输入转换单元之间。
6.如权利要求4所述的电路，其特征在于，所述第i个功率放大单元，具体包括: 第二放大电路，与所述第i个内部转换单元连接； 第二反馈电路，连接在所述第i个输出转换单元和所述第i个内部转换单元之间。
7.如权利要求中5-6任一权项所述的电路，其特征在于，所述第一放大电路中包括至少一个第一放大器件，所述第二放大电路中包括至少一个第二放大器件。
8.如权利要求7所述的电路，其特征在于，所述至少一个第一放大器件和所述至少一个第二放大器件皆为:互补金属氧化物半导体CMOS。
【文档编号】H03F3/19GK103701417SQ201310688177
【公开日】2014年4月2日 申请日期:2013年12月16日 优先权日:2013年12月16日
【发明者】石彬, 洪传宝, 李昕 申请人:联想(北京)有限公司