显示驱动集成电路的制作方法

专利名称：显示驱动集成电路的制作方法
技术领域：
示范实施例一般涉及半导体集成电路，且更具体地，涉及适用于移动设备以增强显示图像的质量的显示驱动集成电路(DDI)。
背景技术：
移动电话机目前被设计为支持高分辨率显示器，并且由于智能电话机的市场扩张，移动电话机的发展着重于提高显示质量、和显示图像的质量。正在开发用于半导体电路设计的各种算法和知识产权(IP)，并且各种发展可以通过显示驱动集成电路(DDI)实现。例如，作为用于改善显示质量的方法之一，DDI可以被配置为通过参照前一帧的图像数据处理目前(当前)帧的图·像数据以提供具有增强显示质量的处理后的图像数据。为了执行这样的处理，需要用于·存储前一帧的图像数据的额外的帧存储器、以及用于存储当前帧的图像数据的全帧存储器。DDI的芯片尺寸和功耗会由于额外的帧存储器而增加。DDI芯片尺寸的增加会降低包括DDI芯片的移动设备的设计裕度和电池续航时间。这样的额外的电路还可能增加生产成本。

发明内容
本发明构思的方面提供能够使用单个全帧存储器执行图像数据处理而无需额外的帧存储器、并且能够自治地确定显示质量模式的显示驱动集成电路(DDI)。根据示范实施例，一种显示驱动集成电路包括单个全帧存储器、模式确定单元和控制单元。模式确定单元确定与显示质量关联的正常模式或增强模式。控制单元响应于模式确定单元的输出而在正常模式或增强模式下工作。在正常模式下，控制单元在单个全帧存储器中存储未压缩的全帧图像数据。在增强模式下，控制单元将单个全帧存储器划分为第一半帧存储区域和第二半帧存储区域，以在第一半帧存储区域中存储当前帧的压缩的图像数据，并且在第二半帧存储区域中存储前一帧的压缩的图像数据。根据示范实施例，控制单元包括第一编码器、第一解码器、第二编码器和第二解码器。第一编码器压缩当前帧的全帧图像数据以输出将要存储在第一半帧存储区域中的第一半帧图像数据。第一解码器解压缩从第一半帧存储区域读出的第一半帧图像数据以输出当前帧的第一全帧图像数据。第二编码器压缩前一帧的全帧图像数据以输出将要存储在第二半帧存储区域中的第二半帧图像数据。第二解码器解压缩从第二半帧存储区域读出的第二半帧图像数据以输出前一帧的第二全帧图像数据。在正常模式下，控制单元从单个全帧存储器中读出未压缩的全帧图像数据以输出未压缩的全帧图像数据而不执行显示质量增强过程。在增强模式下，控制单元从第一半帧存储区域中读出第一半帧图像数据并且从第二半帧存储区域中读出第二半帧图像数据，基于第一和第二半帧图像数据执行显示质量增强过程以输出增强图像数据，并且将增强图像数据压缩为第三半帧图像数据以在第二半帧存储区域中存储第三半帧图像数据。在增强开始模式下，控制单元将当前帧的全帧图像数据压缩为半帧图像数据以将半帧图像数据分别存储在第一和第二半帧存储器区域中，从第一半帧存储器区域读出半帧图像数据，并且将读出的半帧图像数据解压缩为全帧图像数据以输出全帧图像数据。在增强结束模式下，控制单元从第一半帧存储区域中读出半帧图像数据，并且将读出的半帧图像数据解压缩为全帧图像数据以输出全帧图像数据。模式确定单元包括第一计数器、第二计数器和信号产生器。第一计数器基于垂直同步信号定期地计数多达M帧的帧数目，其中M是正整数。第二计数器定期计数在M帧期间存储器写命令的数目。信号产生器产生模式信号，其在M帧期间存储器写命令的数目小于参考数目时指示正常模式，并且在M帧期间存储器写命令的数目等于或大于参考数目时指示增强模式。第二计数器可以在第一计数器输出数目M时响应于撕裂效果控制信号被复位。M可以是六并且参考数目可以是四。模式确定单元可以替换地基于来自外部主机的模式控制信号确定正常模式或增强模式。 模式确定单元优选地测量将要存储在全帧存储器中的图像数据的更新速度，并且产生在更新速度对应于静止图像速度时指示正常模式并且在更新速度对应于运动图像速度时指示增强模式的模式信号。根据示范实施例，一种显示驱动集成电路包括单个全帧存储器、模式确定单元和控制单元。模式确定单元通过测量将要存储在全帧存储器中的图像数据的更新速度确定与显示质量关联的正常模式或增强模式。控制单元响应于模式确定单元的输出在正常模式或增强模式下工作，并且在增强模式下在功能上将单个全帧存储器划分为第一半帧存储区域和第二半帧存储区域。在正常模式下，控制单元在单个全帧存储器中存储未压缩的全帧图像数据，并且从单个全帧存储器中读出未压缩的全帧图像数据以输出未压缩的全帧图像数据作为静止图像显示数据而不执行显示质量增强过程。在增强模式下，控制单元在第一半帧存储区域中存储当前帧的压缩的图像数据并且在第二半帧存储区域中存储前一帧的压缩的图像数据，从第一半帧存储区域中读出第一半帧图像数据并且从第二半帧存储区域中读出第二半帧图像数据，基于第一和第二半帧图像数据执行显示质量增强过程以输出增强图像数据作为运动图像显示数据，并且将增强图像数据压缩为第三半帧图像数据以在第二半帧存储区域中存储第三半帧图像数据。控制单元可以包括:第一编码器，被配置为压缩当前帧的第一全帧图像数据以输出将要存储在第一半帧存储区域中的第一半帧图像数据；第一解码器，被配置为解压缩从第一半帧存储区域读出的第一半帧图像数据以输出当前帧的第一全帧图像数据；第二编码器，被配置为压缩前一帧的全帧图像数据以输出将要存储在第二半帧存储区域中的第二半帧图像数据；以及第二解码器，被配置为解压缩从第二半帧存储区域读出的第二半帧图像数据以输出前一帧的第二全帧图像数据。在‘增强开始’模式下，控制单元将当前帧的全帧图像数据压缩为半帧图像数据以将半帧图像数据分别存储在第一和第二半帧存储器区域中，从第一半帧存储器区域读出半帧图像数据，并且将读出的半帧图像数据解压缩为全帧图像数据以输出全帧图像数据。在‘增强结束’模式下，控制单元从第一半帧存储区域中读出半帧图像数据，并且将读出的半帧图像数据解压缩为全帧图像数据以输出全帧图像数据。模式确定单元可以包括:第一计数器，被配置为基于垂直同步信号定期地计数多达M帧的帧数目，其中M是正整数；第二计数器，被配置为定期计数在M帧期间存储器写命令的数目；以及信号产生器，被配置为产生模式信号，其在存储器写命令的数目小于参考数目时指示正常模式，并且在存储器写命令的数目等于或大于参考数目时指示增强模式。第二计数器可以在第一计数器输出计数的数目M时响应于撕裂效果控制信号被复位。本发明的另一方面提供一种操作包括全帧存储器的图像处理电路的方法。图像处理电路可以是显示驱动集成(DDI)电路，并且该方法可以包括自治地选择图像处理电路的工作模式的方法。该方法可以包括: 接收具有垂直同步(VSYNC)周期的周期性垂直同步VSYNC信号；在第一时间段中接收第一类型的图像数据帧；在第二时间段中接收第二类型的图像数据帧；重复计数多达M个周期性垂直同步信号的数目，其中M是正整数；重复计数在每个计数的M个垂直同步信号的时间段(VSYNC周期乘以M)内接收的图像数据帧的数目；基于图像数据帧的计数数目连续确定当前接收的图像数据帧具有第一类型还是第二类型；以及控制图像处理电路如果当前接收的图像数据帧被确定为具有第一类型则在第一模式下工作并且如果当前接收的图像数据帧被确定为具有第二类型则在第二模式下工作。第一类型可以是静止图像而第二类型可以是视频。第一模式可以是‘正常’显示模式而第二模式可以是‘增强’显示模式，当在‘正常’显示模式下工作时，接收的图像数据是在全帧存储器中存储的未压缩的全帧。当在‘增强’显示模式下工作时，该方法可以包括:压缩接收的图像数据的第一帧的图像数据；压缩接收的图像数据的第二帧的图像数据；以及将单个全帧存储器在功能上划分为第一半帧存储区域和第二半帧存储区域，并且在第一半帧存储区域中压缩和存储接收的图像数据的第一帧的图像数据，并且在第二半帧存储区域中压缩和存储接收的图像数据的第二帧的图像数据。在其中图像处理电路是显示驱动集成电路(DDI)的示范实施例中，该方法可以进一步包括:读出和解压缩存储在第一半帧存储区域中的压缩图像数据以输出全帧图像数据到显示器；以及读出和解压缩存储在第二半帧存储区域中的压缩图像数据以输出全帧图像数据到显示器。以下将参考其中示出一些示范实施例的附图更全面地描述各种示范实施例。然而，本发明构思可以以许多不同的形式实现并且不应当被解读为限于这里阐述的示范实施例。相反，提供这些示范实施例以使得本公开将是充分和完整的，并且将向本领域的技术人员充分传递本发明构思的范围。附图中，为了清楚起见，层和区域的尺寸和相对尺寸被夸大。相同的数字通篇指代相同的元件。可以理解，虽然这里可以使用术语第一、第二、第三等来描述不同的元件，这些元件不应当受这些术语限制。这些术语用来将一个元件与其他元件相区分。因而，下面讨论的第一元件可以被称为第二元件而不背离本发明概念的教示。如这里所用，术语“和/或”包括一个或更多个列出的关联条目的任意和所有组合。可以理解，当一个元件被称为“连接”或“耦接”到另一元件时，它可以直接连接到或耦接到另一元件，或者可以存在中间的元件。相反，当一个元件被称为“直接连接”或“直接耦接”到另一元件时，则不存在中间的元件。应当以类似的方式解释用于描述元件之间的关系的其他单词(例如，“在…之间”与“直接在…之间”，“邻近”与“直接邻近”等)。这里使用的术语仅是用于描述具体示范实施例的目的，并非意在限制本发明构思。如这里所使用的，单数形式“一”、“一个”、和“该”意在同样包含复数形式，除非 上下文清楚地另有指明。还应当注意，在一些替换实施方式中，在块中标记的功能/动作可以不按流程图中标记的顺序发生。例如，取决于涉及的功能/动作，顺序示出的两个图块实际上可以基本同时执行或有时可以按相反的顺序执行。除非另外定义，这里使用的所有术语(包括技术和科学术语)具有本发明所属领域的普通技术人员通常所理解的相同含义。还应当理解，术语，例如在通常使用的字典中定义的那些，将被理解为具有和在相关领域的上下文中的含义一致的含义，且不应以理想化或过于正式的意义来理解，除非这里明确这样定义。


通过结合附图的以下的具体描述将更清楚地理解说明性的非限制的示范实施例，其中:图1是说明根据示范实施例的显示驱动集成电路(DDI)的框图；图2A是说明根据示范实施例的DDI的示范布局的图；图2B是说明包括额外的存储器的DDI的示范布局的图；图3是说明图1的模式确定单元的示范实施方式的电路图；图4是用于描述从正常模式到增强模式的转换的时序图；图5是用于描述从增强模式到正常模式的转换的时序图；图6是用于描述根据示范实施例的DDI的整个操作的时序图；图7到10是描述与根据示范实施例的DDI的各个工作模式对应的数据流的概念图；以及图11是根据示范实施例的DDI的框图。
具体实施例方式图1是说明根据示范实施例的显示驱动集成电路(DDI)的框图。参考图1，DDI100包括接口单元(I/F)110、模式确定单元120、控制单元130、显示驱动单元140和存储器150。接口单元110接收从主机提供的图像数据和控制信号并且输出DDI状态信号到主机。接口单元110可以包括中央处理器(CPU)接口、彩色图像数据(RGB )接口、串行外围接口(SPI)、移动显示数字接口(MDDI)等。
模式确定单元120确定或选择与显示质量关联的工作模式，包括正常模式和增强模式。模式确定单元120产生选择正常模式或增强模式的模式信号MD。公开的显示质量增强过程在模式信号MD指示‘正常’模式时不执行，并且在模式信号MD指示‘增强’模式时执行。在一些示范实施例中，模式确定单元120测量将要存储在存储器150中的图像数据的更新速度以确定/选择工作模式。模式确定单元120可以被称为‘更新速度测量单元’。控制单元130控制存储器150以存储图像数据并处理图像数据以提供显示数据到显示驱动单元140。控制单元130可以响应于从模式确定单元120输出的模式信号MD而在正常模式或增强模式下工作。显示驱动单元140从控制单元接收显示数据以驱动诸如液晶显示(IXD)面板、有机发光二极管(OLED)面板等的显示面板的数据线或源极线。存储器150可以是具有与单个全帧对应的图像数据的存储容量的图形随机存取存储器(GRAM)，因而存储器150可以被称为全帧存储器。如下面将描述的，DDIlOO可以使用单个全帧存储器150执行显示质量增强过程，而无需专用于显示质量增强过程的额外的存储器。因此，根据示范实施例的DDIlOO可以具有减小的芯片尺寸和减少的功耗以便更适合用于移动设备。图2A是根据示范实施例的DDI的示范布局的图，而图2B是说明包括额外的存储器的DDI的示范布局的图。参考图2A，控制单元区域130可以布置在DDI芯片100的中央部分，存储器区域150可以布置在两边部分，显示驱动单元区域140可以布置在上部，而接口单元区域110可以布置在下部。模式确定·单元区域120可以布置在控制单元区域130与接口单元区域110之间，而电源区域160可以布置在存储区域150与接口单元区域110之间。显示驱动单元区域140可包括耦合到显示面板(未示出)的源极线的源通道块142。接口单元区域110可以包括输入焊盘块112。存储区域150可以包括多个(例如，四个)存储器块GRAMO到GRAM3。四个存储器块GRAMO到GRAM3的总存储容量可以对应于图像数据的单个全帧。存储区域150可以划分为包括存储器块GRAMO和GRAMl的第一半帧存储区域152a(在控制单元区域130的左侧所示)以及包括存储器块GRAM2和GRAM3的第二半帧存储区域152b (在控制单元区域130的右侧所示)。在‘正常’模式下，控制单元130在整个单个全帧存储器150中存储非压缩的全帧图像数据。在‘增强’模式下，控制单元区域130将单个全帧存储器150划分并不同地控制为第一半帧存储区域152a和第二半帧存储区域152b。例如，控制单元130在第一半帧存储区域152a中存储当前帧的压缩的图像数据，并且在第二半帧存储区域152b中存储前一帧的压缩的图像数据。控制单元区域130包括第一编码器134a、第一解码器134b、第二编码器134c和第二解码器134d。第一编码器134a压缩当前帧的第一全帧图像数据以输出将要存储在第一半帧存储区域152a中的第一半帧图像数据。第一解码器134b解压缩从第一半帧存储区域152a读取的第一半帧图像数据以输出当前帧的第一全帧图像数据。第二编码器134c压缩前一帧的第二全帧图像数据以输出将要存储在第二半帧存储区域152b中的第二半帧图像数据。第二解码器134d解压缩从第二半帧存储区域152b读取的第二半帧图像数据以输出前一帧的第二全帧图像数据。参考图2B，与图2A的布局相比，除了全帧存储器GRAMO到GRAM3之外，DDI芯片200的存储区域250还包括半帧存储器GRAM_H1到GRAM_H3。即便DDI芯片200可以省略图2A的DDI芯片100中出现的编码器134a和134c以及解码器134b和13d中的某一些，编码器和解码器的芯片面积相对较小，而额外的存储器GRAM_H1到GRAM_H3导致芯片尺寸显著增加。因此，与包括增加的半帧存储器GRAM_H1到GRAM_H3的图2B的DDI芯片200比较，根据示范实施例的图2A的DDI芯片100的尺寸可以小。图3是说明图1的模式确定单元120的示范实施方式的电路图。图4是用于描述从正常模式到增强模式的转换的时序图，而图5是用于描述从增强模式到正常模式的转换的时序图。参考图3，模式确定单元120包括第一计数器122、第二计数器124和信号产生器126。模式确定单元120通过测量将要存储在全帧存储器中的图像数据的更新速度来确定当前显示的图像是静止图像还是运动图像。因此，即便可以不从主机提供与显示质量模式关联的显式信息，包括模式确定单元120的DDI可以通过确定当前显示的图像是静止图像还是运动图像来自治地确定正常模式和增强模式当中的显示质量模式。第一计数器(CNT1)122可以被配置为基于垂直同步信号VSYNC按照M帧定期性地计数帧的数目，其中M是正整数。换言之，第一计数器122在垂直同步信号VSYNC的每个第M个脉冲处复位以重复计数从I至M的帧数。因此，第一计数器122的最高有效位MSBl可以在垂直同步信号VSYNC的每个第M个脉冲处定期具有逻辑高值。第二计数器(CNT2·)124可以被配置为定期计数在M帧期间存储器写命令MWC的数目。第二计数器124可以被配置为定期地按照N计数存储器写命令MWC的数目，其中N是参考数目。第二计数器可以响应于对撕裂效果控制信号TE和第一计数器122的最高有效位MSBl执行AND (与)运算的AND门Gl的输出而被重置。例如，假设帧的周期数目M是6而参考数目N是4，如参照图4和5所描述的。该情况下，如果在6帧期间存储器写命令MWC的数目等于或大于4的参考数目N，则第二计数器124的最高有效位MSB2将具有逻辑高值，因而图像数据的更新速度可以被确定为对应于运动图像。相反，如果在6帧期间存储器写命令MWC的数目小于4的参考数目N，则第二计数器124的最高有效位MSB2将具有逻辑高值，因而图像数据的更新速度可以被确定为对应于静止图像。撕裂效果控制信号TE可以具有用于防止本领域人员熟知的撕裂效果的预定的脉冲循环周期和预定的脉冲宽度。通过将第二计数器124的复位时序与撕裂效果控制信号TE同步，可以控制从正常模式到增强模式的模式转换定时(或反之亦然)以防止撕裂效果。在一些示范实施例中，可以省略AND门Gl，并且可以将第一计数器122的最高有效位MSBl直接施加到第二计数器124的复位端R。信号产生器126可以被配置为产生模式信号MD,其在M巾贞期间存储器写命令MWC的数目小于参考数目N时指示正常模式或静止图像模式，并且在M帧期间存储器写命令MWC的数目等于或大于参考数目N时指示增强模式。信号产生器126包括AND门G3、G4和G7、反相器G2、G5和G6、第一触发器FFl以及第二触发器FF2。
参考图3和4，当在6帧周期期间存储器写命令MWC的数目等于参考数目N时(如，N=4)，两个计数器122和124的最高有效位MSBl和MSB2均具有逻辑高值。该情况下，门G3与时钟信号CK的边沿同步地被使能(输出逻辑高)以通过正的输出端D输出逻辑高值，并且第一触发器FFl锁存并输出逻辑高值。反相器G6反转AND门G3的输出，并且来自反相器G6的逻辑低值被反馈回作为具有一些循环延迟的AND门G3的一个输入。当来自反相器G6的逻辑低值被反馈时，AND门G3被禁止但第一触发器FFl的正输出端D保持逻辑高值。因此，可以检测到从正常模式(静止图像模式)到增强模式(运动图像模式)的转换。参考图3和5，当在6帧周期期间存储器写命令MWC的数目小于参考数目N时(如，N=4)，第二计数器124的最高有效位MSB2具有逻辑低值同时第一计数器122的最高有效位MSBl具有逻辑高值。该情况下，通过反相器G2接收逻辑高电平的门G4与时钟信号CK的边沿同步地被使能，并且第二触发器FF2锁存逻辑高值以通过正输出端D输出逻辑高值，并且通过负输出端DB输出逻辑低值。反相器G5反转AND门G4的输出，并且逻辑低值被反馈回作为AND门G4的一个输入。当来自反相器G5的逻辑低值被反馈时，AND门G4被禁止但第二触发器FF2的正输出端D保持逻辑高值。因此，可以检测到从增强模式或运动图像模式到正常模式或静止图像模式的转换。第二触发器FF2的正输出端D的输出被施加到第一触发器FFl的复位端R。当第二触发器FF2的正输出端D的输出从逻辑低电平转换到逻辑高电平时，第一触发器FFl被复位，并且第一触发器FFl的正输出端D的输出被复位到逻辑低值。以相同的方式，第一触发器FFl的正输出端D的输出被施加到第二触发器FF2的复位端R。当第一触发器FFl的正输出端D的输出从逻辑低电平转换到逻辑高电平时，第二触发器FFl被复位，并且第·二触发器FF2的正输出端D的输出被复位到逻辑低值。如此，从而第一和第二触发器FFl和FF2的正输出端D的输出可以被复位为具有互补的逻辑电平。换言之，第二触发器FF2的负输出端DB的输出将具有与第一触发器FFl的正输出端D的输出相同的逻辑值。AND门G7对第一触发器FFl的正输出端D的输出和第二触发器FF2的负输出端DB的输出执行AND操作以输出模式信号MD。因此，模式确定电路120在M帧期间存储器写命令MWC的数目小于参考数目N时输出指示正常模式或静止图像模式的输出模式信号MD，并且在M帧期间存储器写命令MWC的数目等于或大于参考数目N时输出指示增强模式的模式信号MD。图6是用于描述根据示范实施例的DDI的整个操作的时序图。参考图6，图1的控制单元130可以在模式信号MD在逻辑低电平中被禁止时在正常模式下工作，并且在模式信号MD在逻辑高电平中被激活时在增强模式下工作。因此，包括在控制单元130中的显示增强知识产权(IP)可以在正常模式Ma下关闭，并且在增强模式Mc下开启。图1的存储器150可以在正常模式中作为单个全帧存储器GRAMO到GRAM3操作，并且可以被分成两个半帧存储器，即，第一半帧存储器GRAMO和GRAMl以及第二半帧存储器GRAM2和GRAM3，如参考图2A描述的。在一些示范实施例中，控制单元130可以进一步被配置为在与从正常模式Ma到增强模式Mc的转换对应的‘增强开始’模式Mb、以及与从增强模式Mc到正常模式Ma的转换对应的‘增强结束’模式Md下工作。图7到10是描述与根据示范实施例的DDI的各个工作模式(‘正常’模式Ma、‘增强开始’模式Mb、‘增强’模式Me、和‘增强结束’模式Md)对应的数据流的概念图。参考图7，在‘正常’模式Ma下，控制单元130在单个全帧存储器150中存储未压缩的全帧图像数据，并且控制单元130中的编码器134a和134c以及解码器134b和134d被禁止，因为不需要图像数据的压缩和解压缩。控制单元130从单个全帧存储器150读取未压缩的全帧图像数据以提供未压缩的全帧图像数据到显示驱动单元140作为显示图像数据而不执行显示质量增强过程。参考图8，在‘增强开始’模式Mb下，控制单元130提供输入图像数据到第一和第二编码器134a和134c。第一和第二编码器134a和134c将当前帧的全帧图像数据压缩为半帧图像数据，以将半帧图像数据分别存储在第一和第二半帧存储器区域152a和152b中。从第一半帧存储器区域152a读出半帧图像数据，并且第一解码器134b将读出的半帧图像数据解压缩为全帧图像数据，以提供全帧图像数据到显示驱动单元140作为显示图像数据。在该‘增强开始’模式Mb中，控制单元130中的显示增强IP电路134e不执行显示质量增强过程。
参考图9，在‘增强’模式Mc下，控制单元130提供输入图像数据到第一编码器134a。第一编码器134a将当前帧的全帧图像数据压缩为半帧图像数据，以在第一半帧存储器区域152a中存储压缩的当前帧的图像数据。控制单元130中的显示增强IP电路134e提供增强图像数据到第二编码器134c。第二编码器134c压缩前一帧的全帧图像数据为半帧图像数据，以在第二半帧存储器区域152b中存储压缩的前一帧的图像数据。从第一半帧存储器区域读出当前帧的第一半帧图像数据，并且从第二半帧存储器区域读出前一帧的第二半帧图像数据，以分别通过第一和第二解码器134b和134d解压缩为全帧数据。显示增强IP134e基于当前帧和前一帧的解压缩的全帧数据执行显示质量增强过程，以输出增强图像数据到显示驱动单元140作为显示图像数据。如上所述，第二编码器134c将增强图像数据压缩为半帧图像数据，以在第二半帧存储器区域152b中存储压缩的半帧图像数据，作为用于下一处理的前一帧数据。参考图10，在‘增强结束’模式Md下，控制单元130从第一半帧存储器区域152a读取半帧图像数据，并且第一解码器134b将读出的半帧图像数据解压缩为全帧图像数据，以输出全帧图像数据到显示驱动单元140作为显示图像数据。在该‘增强结束’模式下，控制单元130中的显示增强IP电路134e不执行显示质量增强过程。图11是根据示范实施例的DDI的框图。参考图11，DDI300包括接口单元(I/F)310、模式确定单元320、控制单元330、显示驱动单元340和存储器350。除了模式确定单元320外，DDI300的配置和操作与图1的DDIlOO相同或相似，因而省略其重复的说明。图11的模式确定单元320可以基于来自外部主机的模式控制信号MCS确定正常模式或增强模式。例如，模式确定单元320可以基于模式控制信号MCS确定当前提供的图像数据是对应于静止图像数据还是运动图像数据。模式确定单元320可以在当前提供的图像数据对应于静止图像数据时产生指示正常模式的模式信号MD，并且在当前提供的图像数据对应于运动图像数据时产生指示增强模式的模式信号MD。模式确定单元320可以被实现为寄存器、触发器、锁存器、和/或逻辑门。由于模式确定单元320基于来自主机的模式控制信号MCS选择显示质量模式，模式确定单元320可以具有比图3所示的模式确定单元120更简单的配置。控制单元330响应于模式确定单元320输出的模式信号MD在‘正常’模式或‘增强’模式中选择的一个下工作。当模式信号MD指示正常模式(静止图像显示模式)时，控制单元330在单个全帧存储器350中存储未压缩的全帧图像数据。当模式信号MD指示增强模式(运动图像显示模式)时，控制单元330将单个全帧存储器350划分为第一半帧存储器区域和第二半帧存储器区域，以在第一半帧存储器区域中存储当前帧的压缩的图像数据，并且在第二半帧存储器区域中存储前一帧的压缩图像数据。图11中的每个块或块的组装可以以软件、硬件、或软件和硬件相结合的形式不同地实现。为了实现每个块或块的组装的操作和功能，DDI的至少一部分可以包括通用处理器(GPP)、专用处理器(SPP)等，其可以执行基于软件的操作。这里描述的特征和/或实施例可以适用于任何光检测设备，诸如提供关于对象的图像信息和深度信息的三维图像传感器。例如，一个或多个示范实施例可以应用于计算系统，诸如脸部识别安全系统、桌面计算机、膝上计算机、数字相机、三维相机、视频摄像机、蜂窝电话机、智能电话机、个人数字助理(PDA )、扫描仪、视频电话机、数字电视机、导航系统、观测系统、自动聚焦系统、跟踪系统、运动捕获系统、图像稳定系统等。前述是示范实施例的说明且不应当被解读为限制本发明。虽然已经描述几个示范实施例，但是本领域的技术人员不难理解，示范 实施例中的许多修改是可能的而不会实际脱离本发明构思的创新教示。因此，意在将全部这样的修改包括如权利要求限定的本发明构思的范围内。因此，应当理解，前述是各个示范实施例的说明且不应当被解读为限于公开的具体示范实施例，并且意在将对于公开的示范实施例以及其他示范实施例的修改包括在所附权利要求的范围中。
权利要求
1.一种显示驱动集成电路DDI,包括: 第一全帧存储器，具有第一半帧存储区域和第二半帧存储区域；以及 控制单元，被配置为: 响应于模式信号的第一值而在正常模式下工作； 在正常模式下工作的同时，在第一全帧存储器中存储当前帧的未压缩的全帧图像数据； 响应于模式信号的第二值而在增强模式下工作；以及 在增强模式下工作的同时，在第一半帧存储区域中存储当前帧的压缩的图像数据，并且在第二半帧存储区域中存储前一帧的压缩的图像数据。
2.如权利要求1所述的显示驱动集成电路DDI，其中控制单元包括: 第一编码器，被配置为压缩当前帧的全帧图像数据以输出将要存储在第一半帧存储区域中的第一半帧图像数据； 第一解码器，被配置为解压缩从第一半帧存储区域读出的第一半帧图像数据以输出当前帧的第一全帧图像数据； 第二编码器，被配置为压缩前一帧的全帧图像数据以输出将要存储在第二半帧存储区域中的第二半帧图像数据；以及 第二解码器，被配置为解压缩从第二半帧存储区域读出的第二半帧图像数据以输出前一帧的第二全帧图像数据。
3.如权利要求1所述的显示驱动集成电路DDI，其中控制单元被配置为: 在正常模式下工作的同时，从第一全帧存储器中读出未压缩的全帧图像数据以输出未压缩的全帧图像数据而不执行显示质量增强过程；以及 在增强模式下工作的同时，从第一半帧存储区域中读出第一半帧图像数据并且从第二半帧存储区域中读出第二半帧图像数据，基于第一和第二半帧图像数据执行显示质量增强过程以输出增强图像数据，并且将增强图像数据压缩为第三半帧图像数据以在第二半帧存储区域中存储第三半帧图像数据。
4.如权利要求1所述的显示驱动集成电路DDI，其中控制单元被配置为: 在增强开始模式下工作的同时，将当前帧的全帧图像数据压缩为半帧图像数据以将半帧图像数据分别存储在第一和第二半帧存储器区域中，从第一半帧存储器区域读出半帧图像数据，并且将读出的半帧图像数据解压缩为全帧图像数据以输出全帧图像数据；以及在增强结束模式下工作的同时，从第一半帧存储区域中读出半帧图像数据，并且将读出的半帧图像数据解压缩为全帧图像数据以输出全帧图像数据。
5.如权利要求1所述的显示驱动集成电路DDI，进一步包括: 模式确定单元，被配置为选择与显示质量关联的正常模式或增强模式之一，并且根据该选择输出模式信号，其中模式确定单元包括: 第一计数器，被配置为基于垂直同步信号定期地计数多达M帧的帧数目，其中M是正整数； 第二计数器，被配置为定期计数在M个计数的帧期间存储器写命令的数目；以及信号产生器，被配置为产生模式信号，其在M帧期间存储器写命令的数目小于参考数目时指示正常模式，并且在M帧期间存储器写命令的数目等于或大于参考数目时指示增强模式。
6.如权利要求5所述的显示驱动集成电路DDI，其中第二计数器被配置为在第一计数器输出数目M时响应于撕裂效果控制信号被复位。
7.如权利要求5所述的显示驱动集成电路DDI，其中M是六并且参考数目是四。
8.如权利要求1所述的显示驱动集成电路DDI，进一步包括: 模式确定单元，被配置为选择与显示质量关联的正常模式或增强模式之一，并且根据该选择输出模式信号，其中模式确定单元被配置为基于来自外部主机的模式控制信号选择正常模式或增强模式。
9.如权利要求1所述的显示驱动集成电路DDI，其中模式确定单元被配置为测量将要存储在全帧存储器中的图像数据的更新速度，并且被配置为产生在更新速度对应于静止图像速度时指示正常模式而在更新速度对应于运动图像速度时指示增强模式的模式信号。
10.一种显示驱动集成电路DDI,包括: 单个全帧存储器，具有第一半帧存储区域和第二半帧存储区域； 模式确定单元，被配置为通过测量图像数据的更新速度确定与显示质量关联的正常模式或增强模式；以及 控制单元，被配置为响应于模式确定单元的输出在正常模式或增强模式下工作，并且被配置为在正常模式下单独地在第一半帧存储区域和第二半帧存储区域二者中存储接收的图像数据，并且被配置为在增强模式下单独地操作第一半帧存储区域和第二半帧存储区域。
11.如权利要求10所述的显示驱动集成电路DDI，其中控制单元被配置为: 在正常模式下工作的同时，在单个全帧存储器中存储未压缩的全帧图像数据，并且从单个全帧存储器中读出未压缩的全帧图像数据以输出未压缩的全帧图像数据作为静止图像显示数据而不执行显示质量增强过程；以及 在增强模式下工作的同时，在第一半帧存储区域中存储当前帧的压缩的图像数据并且在第二半帧存储区域中存储前一帧的压缩的图像数据，从第一半帧存储区域中读出第一半帧图像数据并且从第二半帧存储区域中读出第二半帧图像数据，基于第一和第二半帧图像数据执行显示质量增强过程以输出增强图像数据作为运动图像显示数据，并且将增强图像数据压缩为第三半帧图像数据以在第二半帧存储区域中存储第三半帧图像数据。
12.如权利要求11所述的显示驱动集成电路DDI，其中控制单元包括: 第一编码器，被配置为压缩当前帧的第一全帧图像数据以输出将要存储在第一半帧存储区域中的第一半帧图像数据； 第一解码器，被配置为解压缩从第一半帧存储区域读出的第一半帧图像数据以输出当前帧的第一全帧图像数据； 第二编码器，被配置为压缩前一帧的全帧图像数据以输出将要存储在第二半帧存储区域中的第二半帧图像数据；以及 第二解码器，被配置为解压缩从第二半帧存储区域读出的第二半帧图像数据以输出前一帧的第二全帧图像数据。
13.如权利要求11所述的显示驱动集成电路DDI，其中控制单元被配置为: 在增强开始模式下工作的同时，将当前帧的全帧图像数据压缩为半帧图像数据以将半帧图像数据分别存储在第一和第二半帧存储器区域中，从第一半帧存储器区域读出半帧图像数据，并且将读出的半帧图像数据解压缩为全帧图像数据以输出全帧图像数据；以及在增强结束模式下工作的同时，从第一半帧存储区域中读出半帧图像数据，并且将读出的半帧图像数据解压缩为全帧图像数据以输出全帧图像数据。
14.如权利要求11所述的显示驱动集成电路DDI，其中模式确定单元包括: 第一计数器，被配置为基于垂直同步信号定期地计数多达M帧的帧数目，其中M是正整数； 第二计数器，被配置为定期计数在M帧期间存储器写命令的数目；以及信号产生器，被配置为产生模式信号，其在存储器写命令的数目小于参考数目时指示正常模式，并且在存储器写命令的数目等于或大于参考数目时指示增强模式。
15.如权利要求14所述的显示驱动集成电路DDI，其中第二计数器被配置为在第一计数器输出计数的数目M时响应于撕裂效果控制信号被复位。
16.一种操作包括全帧存储器的图像处理电路的方法，该方法包括: 接收具有垂直同步VSYNC周期的周期性垂直同步VSYNC信号； 在第一时间段中接收第一类型的图像数据帧； 在第二时间段中接收第二类型的 图像数据帧； 重复计数多达M个周期性垂直同步信号的数目，其中M是正整数； 重复计数在每个计数的M个垂直同步信号的时间段——VSYNC周期乘以M——内接收的图像数据帧的数目； 基于图像数据帧的计数数目连续确定当前接收的图像数据帧具有第一类型还是第二类型；以及 控制图像处理电路如果当前接收的图像数据帧被确定为具有第一类型则在第一模式下工作并且如果当前接收的图像数据帧被确定为具有第二类型则在第二模式下工作。
17.如权利要求16所述的方法，其中第一类型是静止图像而第二类型是视频。
18.如权利要求17所述的方法，其中第一模式是‘正常’显示模式而第二模式是‘增强’显示模式， 其中当在‘正常’显示模式下工作时，接收的图像数据是在全帧存储器中存储的未压缩的全中贞， 并且进一步包括，当在‘增强’显示模式下工作时: 压缩接收的图像数据的第一帧的图像数据； 压缩接收的图像数据的第二帧的图像数据；以及 将单个全帧存储器在功能上划分为第一半帧存储区域和第二半帧存储区域，在第一半帧存储区域中压缩和存储接收的图像数据的第一帧的图像数据，并且在第二半帧存储区域中压缩和存储接收的图像数据的第二帧的图像数据。
19.如权利要求18所述的方法，其中图像处理电路是显示驱动集成电路DDI。
20.如权利要求19所述的方法，进一步包括: 读出和解压缩存储在第一半帧存储区域中的压缩图像数据以输出全帧图像数据到显示器；以及 读出和解压缩存储在第二半帧存储区域中的压缩图像数据以输出全帧图像数据到显示器。
全文摘要
一种显示驱动集成电路包括具有第一半帧存储区域和第二半帧存储区域的单个全帧存储器、模式确定单元和控制单元。模式确定单元确定接收图像数据类型(静止图像或视频)并且因此选择与显示质量关联的正常模式或增强模式。控制单元响应于模式确定单元的输出而在正常模式或增强模式下工作。在正常模式下，控制单元在整个单个全帧存储器中存储未压缩的全帧图像数据。在增强模式下，控制单元将单个全帧存储器划分为第一半帧存储区域和第二半帧存储区域，以在第一半帧存储区域中存储当前帧的压缩的图像数据，并且在第二半帧存储区域中存储前一帧的压缩的图像数据。
文档编号G09G5/39GK103226935SQ20131003115
公开日2013年7月31日 申请日期2013年1月28日 优先权日2012年1月27日
发明者严判煜, 朴海云, 梁东勋 申请人:三星电子株式会社