驱动电路、驱动方法和显示装置制造方法
【专利摘要】本发明公开了一种驱动电路、驱动方法和显示装置，通过分别扫描奇数级移位寄存器和偶数级移位寄存器，以及，在分别驱动奇数级移位寄存器和偶数级移位寄存器时对对应像素输入不同极性的信号，可见，在扫描一帧画面时，只需对像素输入的信号极性变换一次，极大的减小了驱动过程中的功耗，提高了显示装置电源的使用寿命；而且，本发明提供的驱动电路，将所有移位寄存器分为两组设置在显示区域两侧，且两侧的移位寄存器组均包括有至少一个奇数级移位寄存器和至少一个偶数级的移位寄存器，因此，避免出现在驱动过程中，两侧的移位寄存器组只有一组工作，而另一组待另一组完成后再工作的情况，实现了视觉上的均一性。
【专利说明】
驱动电路、驱动方法和显示装置
【技术领域】
[0001]本发明涉及显示【技术领域】，更为具体的说，涉及一种驱动电路、驱动方法和显示装置。
【背景技术】
[0002]现有的显示装置的驱动方式包括:巾贞反转(办肅一1^61-81011)方式、线反转([11161^61-81011)方式和点反转(0()1:方式，其中，采用点反转为驱动方式的显示装置，改善了交叉串扰的现象，提高了显示效果。但是，现有的点反转方式功耗大，缩短了显示装置电源的使用寿命。
【发明内容】
[0003]有鉴于此，本发明提供了一种驱动电路、驱动方法和显示装置，显示装置采用点反转驱动方式，在保证了显示效果高的基础上，大大降低了驱动过程中的功耗，提高了显示装置电源的使用寿命。
[0004]为实现上述目的，本发明提供的技术方案如下:
[0005]一种驱动电路，应用于显示装置，所述显示装置包括显示区域和位于显示区域两侧的非显示区域，位于所述显示区域包括像素阵列，所述像素阵列包括第一行像素至第?行像素和第一列像素至第1列像素4和1均为不小于4的整数，所述驱动电路用于驱动所述像素阵列，所述驱动电路包括:
[0006]第一级移位寄存器至第?级移位寄存器，分别对应驱动所述第一行像素至第?行像素，所述第一级移位寄存器至第~级移位寄存器包括第一移位寄存器组和第二移位寄存器组，且所述第一移位寄存器组和第二移位寄存器组分别位于所述显示装置两侧的非显示区域，所述第一移位寄存器组和第二移位寄存器组均包括有至少一个奇数级移位寄存器和至少一个偶数级的移位寄存器；
[0007]其中，任意一移位寄存器组中的所有奇数级移位寄存器之间逐级相连，以及，所有偶数级移位寄存器之间逐级相连。
[0008]相应的，本发明还提供了一种驱动方法，应用于驱动电路，所述驱动电路应用于显示装置，所述显示装置包括显示区域和位于显示区域两侧的非显示区域，位于所述显示区域包括像素阵列，所述像素阵列包括第一行像素至第~行像素和第一列像素至第1列像素，?和1均为不小于4的整数，所述驱动电路用于驱动所述像素阵列，所述驱动电路包括:
[0009]第一级移位寄存器至第?级移位寄存器，分别对应驱动所述第一行像素至第?行像素，所述第一级移位寄存器至第~级移位寄存器包括第一移位寄存器组和第二移位寄存器组，且所述第一移位寄存器组和第二移位寄存器组分别位于所述显示装置两侧的非显示区域，所述第一移位寄存器组和第二移位寄存器组均包括有至少一个奇数级移位寄存器和至少一个偶数级移位寄存器；
[0010]其中，任意一移位寄存器组中的所有奇数级移位寄存器之间逐级相连，以及，所有偶数级移位寄存器之间逐级相连，所述驱动方法包括:
[0011]在扫描前一帧画面时:
[0012]逐级扫描所述第一级移位寄存器至第~级移位寄存器中的所有奇数级移位寄存器，同时对奇数列像素输入第一数据信号，对偶数列像素输入第二数据信号，其中，所述第一数据信号的极性和第二数据信号的极性相反；
[0013]待所有奇数级移位寄存器扫描完毕后，逐级扫描所有偶数级移位寄存器，同时对所述奇数列像素输入所述第二数据信号，对所述偶数列像素输入所述第一数据信号；
[0014]在扫描后一帧画面时:
[0015]待所述前一帧画面扫描完毕后，逐级扫描所有奇数级移位寄存器，同时对所述奇数列像素输入所述第二数据信号，对所述偶数列像素输入所述第一数据信号；
[0016]待所有奇数级移位寄存器扫描完毕后，逐级扫描所有偶数级移位寄存器，同时对所述奇数列像素输入第一数据信号，对所述偶数列像素输入第二数据信号。
[0017]相应的，本发明还提供了一种显示装置，包括上述的驱动电路。
[0018]相较于现有技术，本发明提供的技术方案至少具体以下优点:
[0019]本发明提供的一种驱动电路、驱动方法和显示装置，驱动电路包括第一级移位寄存器至第~级移位寄存器，分别对应驱动所述第一行像素至第~行像素，所述第一级移位寄存器至第~级移位寄存器包括第一移位寄存器组和第二移位寄存器组，且所述第一移位寄存器组和第二移位寄存器组分别位于所述显示装置两侧的非显示区域，所述第一移位寄存器组和第二移位寄存器组均包括有至少一个奇数级移位寄存器和至少一个偶数级的移位寄存器；其中，任意一移位寄存器组中的所有奇数级移位寄存器之间逐级相连，以及，所有偶数级移位寄存器之间逐级相连。在对驱动电路进行驱动时，在扫描前一帧画面时:逐级扫描所述第一级移位寄存器至第~级移位寄存器中的所有奇数级移位寄存器，同时对奇数列像素输入第一数据信号，对偶数列像素输入第二数据信号，其中，所述第一数据信号的极性和第二数据信号的极性相反；待所有奇数级移位寄存器扫描完毕后，逐级扫描所有偶数级移位寄存器，同时对所述奇数列像素输入所述第二数据信号，对所述偶数列像素输入所述第一数据信号；在扫描后一巾贞画面时:待所述前一巾贞画面扫描完毕后，逐级扫描所有奇数级移位寄存器，同时对所述奇数列像素输入所述第二数据信号，对所述偶数列像素输入所述第一数据信号；待所有奇数级移位寄存器扫描完毕后，逐级扫描所有偶数级移位寄存器，同时对所述奇数列像素输入第一数据信号，对所述偶数列像素输入第二数据信号。
[0020]由上述内容可知，本发明提供的技术方案，通过分别扫描奇数级移位寄存器和偶数级移位寄存器，以及，在分别驱动奇数级移位寄存器和偶数级移位寄存器时对对应像素输入不同极性的信号，可见，在扫描一巾贞画面时，只需对像素输入的信号极性变换一次，极大的减小了驱动过程中的功耗，提高了显示装置电源的使用寿命；而且，本发明提供的驱动电路，将所有移位寄存器分为两组设置在显示区域两侧，且两侧的移位寄存器组均包括有至少一个奇数级移位寄存器和至少一个偶数级的移位寄存器，因此，避免出现在驱动过程中，两侧的移位寄存器组只有一组工作，而另一组待另一组完成后再工作的情况，提高了视觉上的均一性。
【专利附图】
【附图说明】
[0021]为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
[0022]图1为本申请实施例提供的一种显示装置的结构分布示意图；
[0023]图2为本申请实施例提供的一种驱动电路的结构示意图；
[0024]图3?为本申请实施例提供的另一种驱动电路的结构75意图；
[0025]图36为本申请实施例提供的又一种驱动电路的结构示意图；
[0026]图43为本申请实施例提供的一种时序图；
[0027]图46为本申请实施例提供的一种前一帧画面的信号极性分布图；
[0028]图如为本申请实施例提供的一种后一帧画面的信号极性分布图。
【具体实施方式】
[0029]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0030]正如【背景技术】所述，现有的显示装置的驱动方式包括:帧反转方式、线反转方式和点反转方式，其中，采用点反转驱动方式的显示装置，改善了交叉串扰的现象，提高了显示效果。但是，现有的点反转方式功耗大，缩短了显示装置电源的使用寿命。
[0031]基于此，本申请实施例提供的一种驱动电路，应用于显示装置，结合图1至图如所示，对本申请实施例提供的驱动电路结构进行详细说明。
[0032]本申请实施例提供的驱动电路，应用于显示装置，参考图1所示，为本申请实施例提供的一种显示装置的结构分布示意图，显示装置包括显示区域八和位于显示区域八两侧的非显示区域8，显示区域纟包括像素阵列，像素阵列包括第一行像素至第?行像素和第一列像素？1至第1列像素柯，?和1均为不小于4的整数。非显示区域8设置有驱动电路VI，所述驱动电路VI用于驱动像素阵列。其中，第一行像素至第~行像素分别对应连接第一栅极线以至第~栅极线&1，以及，第一列像素？1至第1列像素分别对应连接第一数据线51至第!II数据线&II，其中，第一栅极线以至第~栅极线(?的信号输入端分别连接至驱动电路V部中第一移位寄存器至第~移位寄存器的信号输出端，进而，通过移位寄存器驱动对应像素逐行打开，而后通过数据线对打开的像素输入数据信号。
[0033]其中，参考图2所示，为本申请实施例提供的一种驱动电路的结构示意图，驱动电路包括:
[0034]第一级移位寄存器部1至第?级移位寄存器3此，分别对应驱动第一行像素至第?行像素，第一级移位寄存器部1至第?级移位寄存器3?包括第一移位寄存器组100和第二移位寄存器组200，且第一移位寄存器组100和第二移位寄存器组200分别位于显示装置两侧的非显示区域8，第一移位寄存器组100和第二移位寄存器组200均包括有至少一个奇数级移位寄存器和至少一个偶数级的移位寄存器；
[0035]其中，任意一移位寄存器组中的所有奇数级移位寄存器之间逐级相连，以及，所有偶数级移位寄存器之间逐级相连。
[0036]具体的，与现有技术相同的，本申请实施例提供的移位寄存器需要接收少一个时钟信号，以对移位寄存器进行控制而输出相应的扫描信号，对此本申请实施例不作多余赘述。
[0037]由上述内容可知，本申请实施例提供的技术方案需要将第一级移位寄存器至第~级移位寄存器分为两组，优选的，沿第一级移位寄存器至第~级移位寄存器的方向，每两级移位寄存器为一组，并且多组移位寄存器交替属于第一移位寄存器组和第二移位寄存器组；另外，在本申请其他实施例中，还可以按照其他方式对第一级移位寄存器至第~级移位寄存器进行分组，例如每三级移位寄存器交替属于第一移位寄存器组和第二移位器组等，对此不作具体限制。
[0038]为了更为清楚的说明本申请提供的驱动电路，本申请以移位寄存器的数量为8个进行说明，即驱动电路包括第一级移位寄存器至第八级移位寄存器。其中，
[0039]参考图3?所不，为本申请实施例提供的另一种驱动电路的结构不意图，其中，IX为输入端，011为输出端，驱动电路包括第一级移位寄存器部1至第八级移位寄存器部8，且沿第一级移位寄存器部1至第八级移位寄存器部8的方向，每两级移位寄存器交替属于第一移位寄存器组100和第二移位寄存器组200，第一移位寄存器组100和第二移位寄存器组200分别设置于显示区域八两侧的非显示区域8。任意一移位寄存器组的所有奇数级移位寄存器中，前一级移位寄存器的输出端连接至后一级移位寄存器的输入端；具体的，参考图38所示，在第一移位寄存器组100中的奇数级移位寄存器有第一级移位寄存器部1和第五级移位寄存器部5，且第一级移位寄存器部1的输入端连接相应的开启信号，第一级移位寄存器部1的输出端连接至第五级移位寄存器部5的输入端；而在第二移位寄存器组200中的奇数级移位寄存器有第三级移位寄存器部3和第七级移位寄存器部7，且第三级移位寄存器部3的输入端连接相应的开启信号，而第三级移位寄存器部3的输出端连接至第七级移位寄存器部7的输入端；
[0040]而对于偶数级移位寄存器，在任意一移位寄存器组的所有偶数级移位寄存器中，前一级移位寄存器的输出端连接至后一级移位寄存器的输入端。即，参考图33所示，在第一移位寄存器组100中的偶数级移位寄存器包括第二级移位寄存器部2和第六级移位寄存器部6，且第二级移位寄存器部2的输入端连接相应的开启信号，第二级移位寄存器部2的输出端连接至第六级移位寄存器3册的输入端；而在第二移位寄存器组200中的偶数级移位寄存器包括第四级移位寄存器部4和第八级移位寄存器部8，且第四级移位寄存器部4的输入端连接相应开启信号，第四级移位寄存器部4的输出端连接至第八级移位寄存器3尺8的输入端；
[0041〕 对于图33对应提供的驱动电路，在驱动电路工作过程中，需要逐级扫描第一级移位寄存器、第三级移位寄存器、第五级移位寄存器和第七级移位寄存器，而后再逐级扫描第二级移位寄存器、第四级移位寄存器、第六级移位寄存器和第八级移位寄存器，以保证在一帧画面扫描过程中对像素阵列输入数据信号时，对数据线输入的数据信号极性只发生一次跳变。
[0042]在图33中对应的驱动电路中，其对于偶数级移位寄存器的扫描要沿第二级移位寄存器至第八级移位寄存器的方向。另外，通过对驱动电路的结构连接关系的改变，在逐级扫描完奇数级移位寄存器后，还可以沿第八级移位寄存器至第二级移位寄存器的方向逐级扫描偶数级移位寄存器。具体参考图36所示，为本申请实施例提供的又一种驱动电路的结构示意图，需要说明的是，本申请图此中提供的驱动电路的与图33提供的驱动电路部分相同，不同之处在:本申请图36提供的驱动电路，在任意一移位寄存器组的所有偶数级移位寄存器中，后一级移位寄存器的输出端连接至前一级移位寄存器的输入端；具体的，参考图3?所示，在第一移位寄存器组100中的偶数级移位寄存器包括第二级移位寄存器部2和第六级移位寄存器部6，且第六级移位寄存器部6的输出端连接至第二级移位寄存器部2的输入端；而在第二移位寄存器组200中的偶数级移位寄存器包括第四级移位寄存器部4和第八级移位寄存器部8，且第八级移位寄存器部8的输出端连接至第二级移位寄存器部2的输入端；本申请图36提供的驱动电路，在驱动电路工作过程中，需要逐级扫描第一级移位寄存器、第三级移位寄存器、第五级移位寄存器和第七级移位寄存器，而后再逐级扫描第八级移位寄存器、第六级移位寄存器、第四级移位寄存器和第二级移位寄存器，以保证在一帧画面扫描过程中对像素阵列输入数据信号时，对数据线输入的数据信号极性只发生一次跳变。
[0043]进一步的，任意一移位寄存器组中，最后一奇数级移位寄存器的输出端连接至最后一偶数级移位寄存器的输入端，即，在当任意一移位寄存器组的所有偶数级移位寄存器中，后一级移位寄存器的输出端连接至前一级移位寄存器的输入端时，在每一移位寄存器组中，最后一奇数级移位寄存器的输出端连接至最后一偶数级移位寄存器的输入端；具体的，参考图36所示，在第一移位寄存器组100中，最后一奇数级移位寄存器为第五级移位寄存器部5，而最后一偶数级移位寄存器为第六级移位寄存器3册，且第五级移位寄存器3尺5的输出端连接至第六级移位寄存器3册的输入端；而在第二移位寄存器组200中，最后一奇数级移位寄存器为第七级移位寄存器部7，而最后一偶数级移位寄存器为第八级移位寄存器部8，且第七级移位寄存器部7的输出端连接至第八级移位寄存器部8的输入端，在任意一移位寄存器组中，当奇数级移位寄存器扫描完毕后，可以将最后一奇数级移位寄存器的输出信号作为最后一偶数级移位寄存器的输入信号，以开启各自移位寄存器组中偶数级移位寄存器的扫描。
[0044]与上述实施例提供的驱动电路相应的，本申请实施例还提供了一种驱动方法，具体的，结合图如至图4(3所示，对本申请实施例提供的驱动方法进行详细的说明，其中，图43为本申请实施例提供的一种时序图，图仙为本申请实施例提供的一种前一帧画面的信号极性分布图，图如为本申请实施例提供的一种后一帧画面的信号极性分布图。
[0045]其中，参考图仙或图4。所示，驱动电路应用于显示装置，显示装置包括显示区域八和位于显示区域八两侧的非显示区域8，位于显示区域八包括像素阵列，像素阵列包括第一行像素至第?行像素和第一列像素？1至第1列像素柯，?和1均为不小于4的整数，驱动电路用于驱动像素阵列，驱动电路包括:
[0046]第一级移位寄存器部1至第?级移位寄存器3此，分别对应驱动第一行像素至第?行像素，第一级移位寄存器部1至第?级移位寄存器3?包括第一移位寄存器组100和第二移位寄存器组200，且第一移位寄存器组100和第二移位寄存器组200分别位于显示装置两侧的非显示区域8，第一移位寄存器组100和第二移位寄存器组200均包括有至少一个奇数级移位寄存器和至少一个偶数级的移位寄存器；
[0047]其中，任意一移位寄存器组中的所有奇数级移位寄存器之间逐级相连，以及，所有偶数级移位寄存器之间逐级相连；其中，第一行像素至第~行像素分别对应连接第一栅极线以至第~栅极线&1，以及，第一列像素？1至第1列像素？111分别对应连接第一数据线51至第III数据线&II，通过数据线对像素输入数据信号，其中，第一栅极线以至第~栅极线&1的信号输入端分别连接至驱动电路VI中第一移位寄存器至第~移位寄存器的信号输出端。结合图43提供的时序图，其中，以~为偶数，1为奇数，以及，以第一数据线信号的极性为正，第二数据信号的极性为负为例进行说明，且图如中31信号表示为奇数数据线，3』信号表示为偶数数据线，其中，本申请实施例提供的驱动方法包括:
[0048]相应参考图仙所示，在扫描前一帧画面？以11161时:
[0049]参考图如所示，逐级扫描第一级移位寄存器部1至第~级移位寄存器3?中的所有奇数级移位寄存器，同时对奇数列像素输入第一数据信号，对偶数列像素输入第二数据信号，其中，第一数据信号的极性和第二数据信号的极性相反；
[0050]待所有奇数级移位寄存器扫描完毕后，逐级扫描所有偶数级移位寄存器，同时对奇数列像素输入第二数据信号，对偶数列像素输入第一数据信号；
[0051]在扫描后一帧画面？以11162时:
[0052]参考图仙所示，待前一帧画面扫描完毕后，逐级扫描所有奇数级移位寄存器，同时对奇数列像素输入第二数据信号，对偶数列像素输入第一数据信号；
[0053]待所有奇数级移位寄存器扫描完毕后，逐级扫描所有偶数级移位寄存器，同时对奇数列像素输入第一数据信号，对偶数列像素输入第二数据信号。
[0054]结合图43中时序图可知，在对于偶数级移位寄存器的扫描方式为逐级扫描第二级移位寄存器、第四级移位寄存器至第~级移位寄存器，即本申请实施例提供的驱动方法，对偶数级移位寄存器的扫描方法可以沿最小偶数级移位寄存器至最大偶数级移位寄存器的方向，逐级扫描偶数级移位寄存器，则对于驱动电路的结构为:在任意一移位寄存器组的所有奇数级移位寄存器中，前一级移位寄存器的输出端连接至后一级移位寄存器的输入端；
[0055]其中，任意一移位寄存器组的所有偶数级移位寄存器中，前一级移位寄存器的输出端连接至后一级移位寄存器的输入端，则逐级扫描偶数级移位寄存器包括:
[0056]沿最小偶数级移位寄存器至最大偶数级移位寄存器的方向，逐级扫描偶数级移位寄存器。
[0057]另外，本申请提供的驱动方法，对偶数级移位寄存器的扫描方式还可以沿最大偶数级移位寄存器至最小偶数级移位寄存器的方向，逐级扫描偶数级移位寄存器，则对于驱动电路的结构为:任意一移位寄存器组的所有奇数级移位寄存器中，前一级移位寄存器的输出端连接至后一级移位寄存器的输入端；
[0058]其中，在任意一移位寄存器组中的所有偶数级移位寄存器中，前一级移位寄存器的输出端连接至后一级移位寄存器的输入端，或者，在任意一移位寄存器组中，最后一奇数级移位寄存器的输出端连接至最后一偶数级移位寄存器的输入端，则逐级扫描偶数级移位寄存器包括:
[0059]沿最大偶数级移位寄存器至最小偶数级移位寄存器的方向，逐级扫描偶数级移位寄存器。
[0060]需要说明的是，对于上述两种对偶数级移位寄存器的扫描方式，本申请实施例不做具体限制，需要根据实际制作的驱动电路，以对驱动方式进行选取。
[0061]相应的，本申请实施例还提供了一种显示装置，显示装置包括驱动电路，其中，驱动电路为上述任意一实施例提供的驱动电路。
[0062]本申请实施例提供的一种驱动电路、驱动方法和显示装置，驱动电路包括第一级移位寄存器至第~级移位寄存器，分别对应驱动所述第一行像素至第~行像素，所述第一级移位寄存器至第~级移位寄存器包括第一移位寄存器组和第二移位寄存器组，且所述第一移位寄存器组和第二移位寄存器组分别位于所述显示装置两侧的非显示区域，所述第一移位寄存器组和第二移位寄存器组均包括有至少一个奇数级移位寄存器和至少一个偶数级的移位寄存器；其中，任意一移位寄存器组中的所有奇数级移位寄存器之间逐级相连，以及，所有偶数级移位寄存器之间逐级相连。在对驱动电路进行驱动时，在扫描前一帧画面时:逐级扫描所述第一级移位寄存器至第~级移位寄存器中的所有奇数级移位寄存器，同时对奇数列像素输入第一数据信号，对偶数列像素输入第二数据信号，其中，所述第一数据信号的极性和第二数据信号的极性相反；待所有奇数级移位寄存器扫描完毕后，逐级扫描所有偶数级移位寄存器，同时对所述奇数列像素输入所述第二数据信号，对所述偶数列像素输入所述第一数据信号；在扫描后一巾贞画面时:待所述前一巾贞画面扫描完毕后，逐级扫描所有奇数级移位寄存器，同时对所述奇数列像素输入所述第二数据信号，对所述偶数列像素输入所述第一数据信号；待所有奇数级移位寄存器扫描完毕后，逐级扫描所有偶数级移位寄存器，同时对所述奇数列像素输入第一数据信号，对所述偶数列像素输入第二数据信号。
[0063]由上述内容可知，本申请实施例提供的技术方案，通过分别扫描奇数级移位寄存器和偶数级移位寄存器，以及，在分别驱动奇数级移位寄存器和偶数级移位寄存器时对对应像素输入不同极性的信号，可见，在扫描一巾贞画面时，只需对像素输入的信号极性变换一次，极大的减小了驱动过程中的功耗，提高了显示装置电源的使用寿命；而且，本申请实施例提供的驱动电路，将所有移位寄存器分为两组设置在显示区域两侧，且两侧的移位寄存器组均包括有至少一个奇数级移位寄存器和至少一个偶数级的移位寄存器，因此，避免出现在驱动过程中，两侧的移位寄存器组只有一组工作，而另一组待另一组完成后再工作的情况，提高了视觉上的均一性。
【权利要求】
1.一种驱动电路，应用于显示装置，其特征在于，所述显示装置包括显示区域和位于显示区域两侧的非显示区域，所述显示区域包括像素阵列，所述像素阵列包括第一行像素至第N行像素和第一列像素至第M列像素，N和M均为不小于4的整数，所述驱动电路用于驱动所述像素阵列，所述驱动电路包括: 第一级移位寄存器至第N级移位寄存器，分别对应驱动所述第一行像素至第N行像素，所述第一级移位寄存器至第N级移位寄存器包括第一移位寄存器组和第二移位寄存器组，且所述第一移位寄存器组和第二移位寄存器组分别位于所述显示装置两侧的非显示区域，所述第一移位寄存器组和第二移位寄存器组均包括有至少一个奇数级移位寄存器和至少一个偶数级的移位寄存器； 其中，任意一移位寄存器组中的所有奇数级移位寄存器之间逐级相连，以及，所有偶数级移位寄存器之间逐级相连。
2.根据权利要求1所述的驱动电路，其特征在于，沿所述第一级移位寄存器至第N级移位寄存器的方向，每两级移位寄存器为一组交替属于所述第一移位寄存器组和第二移位寄存器组。
3.根据权利要求1所述的驱动电路，其特征在于，任意一移位寄存器组的所有奇数级移位寄存器中，前一级移位寄存器的输出端连接至后一级移位寄存器的输入端。
4.根据权利要求3所述的驱动电路，其特征在于，任意一移位寄存器组的所有偶数级移位寄存器中，前一级移位寄存器的输出端连接至后一级移位寄存器的输入端。
5.根据权利要求3所述的驱动电路，其特征在于，任意一移位寄存器组的所有偶数级移位寄存器中，后一级移位寄存器的输出端连接至前一级移位寄存器的输入端。
6.根据权利要求5所述的驱动电路，其特征在于，任意一移位寄存器组中，最后一奇数级移位寄存器的输出端连接至最后一偶数级移位寄存器的输入端。
7.—种驱动方法，应用于驱动电路，所述驱动电路应用于显示装置，其特征在于，所述显示装置包括显示区域和位于显示区域两侧的非显示区域，位于所述显示区域包括像素阵列，所述像素阵列包括第一行像素至第N行像素和第一列像素至第M列像素，N和M均为不小于4的整数，所述驱动电路用于驱动所述像素阵列，所述驱动电路包括: 第一级移位寄存器至第N级移位寄存器，分别对应驱动所述第一行像素至第N行像素，所述第一级移位寄存器至第N级移位寄存器包括第一移位寄存器组和第二移位寄存器组，且所述第一移位寄存器组和第二移位寄存器组分别位于所述显示装置两侧的非显示区域，所述第一移位寄存器组和第二移位寄存器组均包括有至少一个奇数级移位寄存器和至少一个偶数级移位寄存器； 其中，任意一移位寄存器组中的所有奇数级移位寄存器之间逐级相连，以及，所有偶数级移位寄存器之间逐级相连，所述驱动方法包括: 在扫描前一帧画面时: 逐级扫描所述第一级移位寄存器至第N级移位寄存器中的所有奇数级移位寄存器，同时对奇数列像素输入第一数据信号，对偶数列像素输入第二数据信号，其中，所述第一数据信号的极性和第二数据信号的极性相反； 待所有奇数级移位寄存器扫描完毕后，逐级扫描所有偶数级移位寄存器，同时对所述奇数列像素输入所述第二数据信号，对所述偶数列像素输入所述第一数据信号； 在扫描后一巾贞画面时: 待所述前一帧画面扫描完毕后，逐级扫描所有奇数级移位寄存器，同时对所述奇数列像素输入所述第二数据信号，对所述偶数列像素输入所述第一数据信号； 待所有奇数级移位寄存器扫描完毕后，逐级扫描所有偶数级移位寄存器，同时对所述奇数列像素输入第一数据信号，对所述偶数列像素输入第二数据信号。
8.根据权利要求7所述的驱动方法，其特征在于，任意一移位寄存器组的所有奇数级移位寄存器中，前一级移位寄存器的输出端连接至后一级移位寄存器的输入端； 其中，任意一移位寄存器组的所有偶数级移位寄存器中，前一级移位寄存器的输出端连接至后一级移位寄存器的输入端，则所述逐级扫描偶数级移位寄存器包括: 沿最小偶数级移位寄存器至最大偶数级移位寄存器的方向，逐级扫描偶数级移位寄存器。
9.根据权利要求7所述的驱动方法，其特征在于，任意一移位寄存器组的所有奇数级移位寄存器中，前一级移位寄存器的输出端连接至后一级移位寄存器的输入端； 其中，在任意一移位寄存器组中的所有偶数级移位寄存器中，前一级移位寄存器的输出端连接至后一级移位寄存器的输入端，或者，在任意一移位寄存器组中，最后一奇数级移位寄存器的输出端连接至最后一偶数级移位寄存器的输入端，则所述逐级扫描偶数级移位寄存器包括: 沿最大偶数级移位寄存器至最小偶数级移位寄存器的方向，逐级扫描偶数级移位寄存器。
10.一种显示装置，其特征在于，包括权利要求1?6任意一项所述的驱动电路。
【文档编号】G09G3/20GK104464599SQ201410821766
【公开日】2015年3月25日 申请日期:2014年12月25日 优先权日:2014年12月25日
【发明者】黄强灿 申请人:厦门天马微电子有限公司, 天马微电子股份有限公司