专利名称：扫描电极驱动电路和显示装置的制作方法
技术领域：
本发明涉及扫描电极驱动电路和具有扫描电极驱动电路的显示装置。
背景技术：
诸如液晶显示装置等等的显示装置具有显示面板和外围设备。外围设备连接到显示面板并且控制显示面板。显示面板具有多个扫描电极、多个数据电极以及多个象素单元。多个扫描电极垂直于多个数据电极，并且在多个扫描电极与多个数据电极相交的区域上提供多个象素单元。外围设备具有一个扫描电极驱动电路和一个数据电极驱动电路。该扫描电极驱动电路将扫描信号顺序地施加给多个扫描电极。被施加扫描信号的电极是一个选中的扫描电极，并且连接到所述选中的扫描电极的象素单元是选中的象素单元。同样，数据电极驱动电路将与图像数据相关的象素电压施加给多个数据电极。所以，象素电压被提供给选中的象素单元并且在显示面板上显示图像数据。
扫描电极驱动电路具有移位寄存器、电平转变电路以及输出缓冲器。移位寄存器产生扫描信号。每一电平转变电路将扫描信号的电压电平从低电压电平转换到高电压电平。在此，在显示面板中使用具有该电压电平的信号。每一输出缓冲器将具有高电压电平的扫描信号提供给扫描电极。扫描电极驱动电路的电路规模取决于显示面板中多个扫描电极的数量。
如图1所示，例如，一个传统的显示装置具有LCD(液晶显示)面板1、数据电极驱动电路2、扫描电极驱动电路3以及定时控制器4。LCD面板1具有数据电极Xi(i＝1，2至m，例如，m＝640×3)，扫描电极Yj(j＝1，2至n，例如，n＝512)以及象素单元10i，j。象素电压Di被施加到数据电极Xi。扫描信号OUTj被顺序地施加给扫描电极Yj。在数据电极Xi与扫描电极Yj相交的区域上提供象素单元10i，j。每一象素单元10i，j具有一个TET(薄膜晶体管)11i，j，液晶单元12i，j以及公共电极COM。基于从控制单元(未示出)接收到的图像数据VD，数据电极驱动电路2对各个数据电极Xi施加象素电压Di。扫描电极驱动电路3具有例如两个驱动电路块31，32。该扫描电极驱动电路3将扫描信号OUTj顺序地施加给各个扫描电极Yj。定时控制器4输出控制信号Sf给数据电极驱动电路2，并且控制数据电极驱动电路2的操作。同样，定时控制器4输出启动信号Sg给扫描电极驱动电路3，并且控制该扫描电极驱动电路3的操作。
图2是一示出图1中驱动电路块31的配置的电路图。如图2所示，该驱动电路块31具有移位寄存器410，411，412和413，输出电平转变电路420，421，422和423以及输出缓冲电路430，431，432和433。响应启动信号Sg，移位寄存器410顺序输出与时钟信号(未示出)同步的扫描信号Se1，Se2至Se64。并且，移位寄存器410输出与扫描信号Se64一起的启动信号Sg0。响应启动信号Sg0，移位寄存器411顺序地输出与时钟信号同步的扫描信号Se65，Se66至Se128。并且，移位寄存器411输出与扫描信号Se128一起的启动信号Sg1。响应启动信号Sg1，移位寄存器412顺序地输出与时钟信号同步的扫描信号Se129，Se130至Se192。并且，移位寄存器412输出与扫描信号Se192一起的启动信号Sg2。响应启动信号Sg2，移位寄存器413顺序地输出与时钟信号同步的扫描信号Se193，Se194至Se256。并且，移位寄存器413输出与扫描信号Se256一起的启动信号Sg3。
输出电平转变电路420，421，422和423分别将扫描信号的电压电平Se1-Se64，Se65-Se128，Se129-Se192以及Se193-Se256从低电压电平转换到高电压电平。输出缓冲电路430，431，432和433分别输出被转换的扫描信号Se1-Se64，Se65-Se128，Se129-Se192以及Se193-Se256以作为扫描信号OUT1-OUT64，OUT65-OUT128，OUT129-OUT192以及OUT193-OUT256。具有高电压电平的被输出的扫描信号OUT1-OUT256分别提供给扫描电极Y1-Y256。
驱动电路块32的配置与驱动电路块31相同，并且级联到驱动电路块31。响应从驱动电路块31输出的启动信号Sg3，驱动电路块32将具有高电压的扫描信号OUT257-OUT512与时钟同步地分别施加到扫描电极Y257-Y512。
在该传统LCD装置中，扫描电极驱动电路3顺序地将扫描信号OUTj分别施加到扫描电极Yj(j＝1～512)。所以连接到选中的电极Yj的象素单元10i被选择。并且，数据电极驱动电路2将象素电压Di施加给数据电极Xi。所以，象素电压Di被提供给选中的象素单元10i，并且因此在LCD面板1上显示图像数据VD。
然而，关于图1所示的传统LCD装置存在下述问题。
更确切地说，如图2所示，根据扫描电极Yi(j＝1-512)的数量，有必要在扫描电极驱动电路3中准备很多的移位寄存器、输出电平转变电路以及输出缓冲电路。所以扫描电极驱动电路的电路规模变得很大。特别地，当该扫描电极驱动电路3以矩形芯片的形式形成时，很难减少该矩形芯片的短边长度。围绕LCD面板1的外围设备与该LCD装置的边缘区域相关联，其中在该外围设备中提供有扫描电极驱动电路3。所以，很难使得LCD装置的边缘区域变得更窄。而且，扫描电极驱动电路3的较大电路规模使得需要较多的成本以及它变得更加复杂地去制造LCD装置。
此外，日本公开专利申请(JP-P2002-278494A)披露了另一种LCD装置。图3示意性地示出该专利文献中LCD装置的扫描电极驱动电路的配置。
在该扫描电极驱动电路中，移位寄存器SR61～SR116的输出能够以两种途径而被提供给相应的扫描电极。也就是说，两个切换电路连接到每一移位寄存器SR61～SR116。更具体而言，切换电路SW1～SW56和经由译码器D116～DE61而连接到移位寄存器SR116～SR61的切换电路SW116～SW61。控制信号SEL_UP激活切换电路SW1～SW56。控制信号SEL_LO激活切换电路SW61～SW116。首先，将驱动信号从移位寄存器SR116顺序地移位到移位寄存器SR61。之后，将驱动信号从移位寄存器SR61移位到SR57、SR58、SR59、SR60。然后，输入控制信号SEL_SFT，其将在移位寄存器SR61～SR116中移动的信号的方向反转。所以，将驱动信号从移位寄存器SR61顺序地移位到移位寄存器SR116。当移位寄存器SR接收驱动信号时，相应的译码器DE产生扫描信号，并且经由被激活的切换电路SW而将该扫描信号输出到相应的扫描电极。根据该扫描电极驱动电路，共用移位寄存器SR61～SR116以及译码器DE61～DE116。所以，电路数量减少。
该扫描电极驱动电路以矩形芯片的形式形成。沿着矩形芯片的长边形成连接到切换电路SW1～SW56的输出焊点。另一方面，沿着矩形芯片的另一长边形成连接到切换电路SW61～SW116的输出焊点。所以，连接到切换电路和输出焊点的配线的配置变得复杂。而且，配线所占据的区域变得很大。所以，与上述传统LCD装置相似，很难使得外围设备变更小。
需要使得外围设备更小并且因此使得边缘区域更窄。
发明内容
所以，本发明的一个目的是提供一种具有较小尺寸的扫描电极驱动电路。
本发明的另一目的是提供一种具有较小外围设备和较窄边缘区域的显示装置。
本发明的又一目的是提供以低成本和低复杂性来制造的一种扫描电极驱动电路和显示装置。
在本发明的一方面中，驱动电路包括接连地连接的多个驱动电路块。该驱动电路将扫描信号提供给显示面板中多个扫描电极的每一个扫描电极。多个驱动电路中的每一驱动电路具有扫描信号产生电路和连接到该扫描信号产生电路的M(M是大于1的整数)个输出电路。扫描信号产生电路顺序产生第一至第N(N是大于1的整数)个输出信号，并且将第一至第N个输出信号重复地输出到M个输出电路中的每一个电路。并且，该扫描信号产生电路对重复次数的数量进行计数，并且将指示重复次数的数量的计数数据信号输出到M个输出电路的每一个电路。当计数数据信号指示k(k是0-M-1范围内的整数)值时，该M个输出电路中第k个输出电路将第一至第N个输出信号分别转换为第一至第N个扫描信号。然后，第k个输出电路分别将第一至第N个扫描信号顺序地输出到多个扫描电极中的N个扫描电极。
扫描信号产生电路具有移位寄存器和连接到该移位寄存器的计数器。移位寄存器包括接连连接的第一至第N个触发器电路。在此，第N个触发器电路的输出端连接到计数器和第一触发器电路的输入端。与时钟信号同步地将输入到第一触发器电路的启动信号从第一触发器电路移位到第N触发器电路。响应该启动信号，第一至第N触发器电路将第一至第N输出信号分别地输出到每一输出电路。计数器对从第N触发器电路输出的第N个输出信号进行计数以作为重复次数的数量，并且将计数数据信号输出到每一输出电路。
M个输出电路中的每一输出电路具有一个接收计数数据信号的译码器以及第一至第N个输出缓冲器。该第一至第N个输出缓冲器分别连接到第一至第N个触发器电路。当计数数据信号指示k值时，第k个输出电路的译码器产生一激活第一至第N个输出缓冲器的激活信号。如果被激活，第一至第N个输出缓冲器分别将第一至第N输出信号转换为第一至第N个扫描信号。然后，第一至第N个输出缓冲器将第一至第N个扫描信号分别输出到N个扫描电极。
扫描信号产生电路进一步具有一个连接到移位寄存器和计数器的逻辑电路。当重复次数的数目变成M-1时，所述计数器将进位信号输出到逻辑电路。当逻辑电路接收到来自于计数器的进位信号和来自于第N个触发器电路的第N个输出信号时，该逻辑电路禁止从第N个触发器电路传输启动信号给第一触发器电路。并且，该逻辑电路将另一启动信号输出到多个驱动电路块的另一个。
扫描信号产生电路能够进一步具有第一电平转变电路和第二电平转变电路。第一电平转变电路连接到移位寄存器和M个输出电路。该第一电平转变电路从移位寄存器接收第一至第N个输出信号，并且在将电压电平从低电平转换为高电平之后输出第一至第N个输出信号给M个输出电路。第二电平转变电路连接到计数器和M个输出电路。所述第二电平转变电路接收来自于计数器的计数数据信号，并且在将电压电平从低电平转换为高电平之后输出计数数据信号。
上述扫描信号产生电路形成于矩形芯片的中间。并且，沿着矩形芯片的长边形成上述的M个输出电路。
如上所述，根据本发明，通过一个移位寄存器重复产生输出信号。基于重复次数的数量，输出信号被反复地用作为扫描信号。所以，M个输出电路共享一个移位寄存器和一个电平转变电路。因此，扫描电极驱动电路的尺寸能够显著地减小。换句话说，能够使得外围单元较小并且因此使得显示装置的边缘区域较窄。而且，与传统的扫描电极驱动电路相比，该扫描电极驱动电路的配置变得更不复杂。所以，能够减少用于制作该扫描电极驱动电路的成本和复杂性。
在本发明的另一方面，第一电平转变电路连接到移位寄存器。该第一电平转变电路接收启动信号，并且在将电压电平从低电平转换为高电平之后将该启动信号输出到第一触发器电路。第二电平转变电路连接到逻辑电路。该第二电平转变电路接收来自于逻辑电路的另一启动信号，并且在将电压电平从高电平转换为低电平之后输出另一启动信号给另一驱动电路块。
在本发明的又一方面中，显示装置包括显示面板和上述的扫描电极驱动电路。该显示面板具有多个扫描电极。例如，显示面板是液晶显示面板。所述扫描电极驱动电路被配置为提供扫描信号给多个扫描电极。
图1示出了传统显示装置的配置的结构图；图2示出了传统显示装置的驱动电路块的配置的结构图；图3示出了另一传统显示装置的扫描电极驱动电路配置的示意图；图4示出了根据本发明第一实施例的显示装置配置的结构图；图5示出了根据本发明第一实施例的显示装置的驱动电路块配置的电路图；图6示出了在根据本发明第一实施例的驱动电路块中的输出电路配置的电路图；图7示出了根据本发明第一实施例的显示装置的驱动电路块布置的示意图；以及图8示出了根据本发明第二实施例的显示装置的驱动电路块配置的电路图。
具体实施例方式
本发明的实施例将结合附图而进行描述。
第一实施例图4示出了根据本发明第一实施例的显示装置的配置的结构图。在此，一个LCD(液晶显示)装置被示出以作为显示装置的一个实例。该LCD装置包括一个作为显示面板的LCD面板51以及外围设备。该外围设备包括用于控制LCD面板51的一组电路。并且，该外围设备定位在LCD面板51的周围，并且与LCD装置的“边缘区域”相结合。
LCD面板51具有多个数据电极Xi(i＝1，2到m，例如，m＝640×3)、多个扫描电极Yj(j＝1，2到n，例如，n＝512)以及多个象素单元60i，j。多个数据电极Xi沿着y方向形成并且排列在x方向上。多个扫描电极Yj沿着x方向形成并且排列在y方向上。所以，多个数据电极Xi垂直于多个扫描电极Yj。在多个数据电极Xi与多个扫描电极Yj相交的区域上提供多个象素单元60i，j。所述多个象素单元60i，j的每一个象素单元具有一个TFT(薄膜晶体管)61i，j、一个液晶单元62i，j以及一个公共电极COM。每一TFT61i，j的栅电极连接到多个扫描电极Yj中相应的一个扫描电极，并且每一TFT61i，j的漏极连接到多个数据电极Xi中相应的一个数据电极。
如图4所示，外围设备具有数据电极驱动电路52、扫描电极驱动电路53以及定时控制器54。数据电极驱动电路52连接到多个数据电极Xi，并且向多个数据电极Xi提供象素电压Di。扫描电极驱动电路53连接到多个扫描电极Yj，并且向该多个扫描电极Yj顺序地提供扫描信号OUTj。该扫描电极驱动电路53具有接连连接的多个驱动电路块。在图4中，所述扫描电极驱动电路53例如具有两个驱动电路块71，72。定时控制器54输出控制信号Sf给数据电极驱动电路52，并且控制数据电极驱动电路52的操作。此外，定时控制器54输出启动信号Sg和复位信号Res给扫描电极驱动电路53，并且控制该扫描电极驱动电路53的操作。
扫描电极驱动电路53分别将扫描信号OUTj顺序地提供给多个扫描电极Yj。被提供有扫描信号OUTj的一个扫描电极Yj是一个选中的扫描电极，并且连接到该选中的扫描电极的象素单元60i，j是选中的象素单元。当扫描信号OUTj被施加到被选中的扫描电极Yj时，被选中的象素60i，j的TFTs61i，j导通。并且，在LCD面板51上显示的图象数据VD被输入到数据电极驱动电路52。基于图像数据VD，数据电极驱动电路52对多个数据象素Xi施加象素电压Di。所以，象素电压Di被施加给选中的象素单元60i，j的液晶单元62i，j，并且在LCD面板51上显示图象数据VD。
图5示出了本发明扫描电极驱动电路的驱动电路块71的配置的电路图。
驱动电路块71具有一个扫描信号产生电路80和M(M是大于1的整数)个输出电路900～90M-1。在该实施例中，例如，将整数M设置为4。扫描信号产生电路80经由配线L而连接到每一输出电路900、901、902以及903。扫描信号产生电路80从定时控制器54接收启动信号Sg。响应该启动信号Sg，扫描信号产生电路80开始顺序地产生N个输出信号Sz(N是大于1的整数)。在该实施例中，例如可将整数N设置为64，也就是说，扫描信号产生电路80产生顺序产生第一输出信号Sz1至第N输出信号Sz64。然后，扫描信号产生电路80将第一至第N个输出信号Sz1～Sz64“重复地”输出到每一输出电路900～903。而且，扫描信号产生电路80计数重复次数的数目，并且产生指示重复次数的数目的计数数据信号Sq。然后，扫描信号产生电路80将计数数据信号Sq输出到每一输出电路900～903。
每一输出电路900～903从扫描信号产生电路80中接收输出信号Sz1～Sz64和计数数据信号Sq。当重复次数的数量是0时，第0个输出电路900分别将输出信号Sz1～Sz64转换为扫描信号OUT1～OUT64。当重复次数是1时，第一输出电路901分别将输出信号Sz1～Sz64转换为扫描信号OUT65～OUT128。当重复次数是2时，第二输出电路902分别将输出信号Sz1～Sz64转换为扫描信号OUT129～OUT192。当重复次数是3时，第三输出电路903分别将输出信号Sz1～Sz64转换为扫描信号OUT193～OUT256。所以，当计数数据信号Sq指示k值时(k是0到M-1范围内的整数)，第k个输出电路90k分别将接收到的输出信号Sz转换为N个扫描信号OUT。然后，第k个输出电路90k分别将N个扫描信号OUT顺序地输出到相应的N个扫描电极。
更具体而言，如图5所示，扫描信号产生电路80包括OR电路81、移位寄存器82、AND电路83、计数器84、反相器85、AND电路86以及输出电平转变电路87，88。
移位寄存器82包括N个触发器电路；第一至第N个触发器电路821～8264。这些第一至第N个触发器电路821～8264一个接一个地连接。而且，第N个触发器电路8264的输出端连接到第一触发器电路821的输入端。定时控制器54输出的启动信号Sg经由OR电路81而被输入到第一触发器电路821。然后，与时钟信号CLK(未示出)同步，将启动信号Sg从第一触发器电路821移位到第N个触发器电路8264。响应被移位的启动信号Sg，第一至第N个触发器电路821～8264顺序地输出第一至第N个输出信号Se1～Se64给输出电平转变电路87。并且，如图5所示，第N个触发器电路8264所输出的输出信号Se64经由AND电路83和OR电路81而分别提供给第一触发器电路821。所以，移位寄存器82顺序地将第一至第N个输出信号Se1～Se64“重复地”输出到输出电平转变电路87。
计数器84连接到移位寄存器82。第N个触发器电路8264所输出的第N个输出信号Se64被输入到该计数器84。然后，该计数器84将所输入的第N个输出信号Se64的数量计数为重复次数的数量。并且，计数器84将指示重复次数的数量的计数数据信号Sh输出到输出电平转变电路88。
输出电平转变电路87连接到移位寄存器82，并且从第一寄存器82中顺序地接收第一至第N个输出信号Se1～Se64。输出电平转变电路87将各个输出信号Se1～Se64的电压电平从低电平转换为高电平。所以，产生具有高电压电平的第一至第N个输出信号Sz1～Sz64。在LCD面板51中使用所述的具有高电压电平的信号。然后，输出电平转变电路87将第一至第N个输出信号Sz1～Sz64输出到每一输出电路900～903。
输出电平转变电路88连接到计数器84，并且接收来自于计数器84的计数数据信号Sh。输出电平转变电路88将计数数据信号的电压电平从低电平转换为高电平。所以，产生具有高电压电平的计数数据信号Sq。输出电平转变电路88将计数数据信号Sq输出到每一输出电路900～903。例如，该计数数据信号是一个指示“00”、“01”、“10”以及“11”的2位数据。
当重复次数的数量变成M-1时，也就是，当重复次数的数量变成3时，在该情况中，计数器84产生进位信号Sc并且将其输出到逻辑电路。在此，逻辑电路包括OR电路81、AND电路83、反相器85以及AND电路86。当AND电路86接收到来自于计数器84的进位信号Sc和来自于第N个触发器电路8264的第N个输出信号Se64时，AND电路86将作为另一启动信号Sp的一个信号输出到多个驱动电路块的另一个块。在该情况中，启动信号Sp被输出到与当前驱动电路块71相连的驱动电路块72的移位寄存器中。并且，计数器84所输出的进位信号Sc经由反相器85而被输入到AND电路83，这样禁止了启动信号Sg从第N个触发器电路8264传输到第一个触发器电路821。
每一输出电路900～903具有N个输出缓冲器，所述输出缓冲器经由输出电平转变电路87而分别地连接到第一至第N个触发器电路821～8264。每一输出电路900～903接收来自于扫描信号产生电路80的输出信号Sz1～Sz64和计数数据信号Sq。当计数数据信号Sq指示k(k是0到M-1范围内的整数)值时，第k个输出电路90k被选中并且M个输出缓冲器被激活。被激活的输出电路90k分别将所接收到的输出信号Sz转换为N个扫描信号OUT。然后，被激活的输出电路90k分别将N个扫描信号OUT顺序地施加到相应的N个扫描电极Y。在此，另一个输出电路的输出通过切换电路(未示出)而被设置为地电平。
图6示出了根据本发明的驱动电路块中的输出电路90的配置实例的电路图。
每一输出电路90具有译码器91、N个NAND电路921～9264以及N个COMS反相器931～9364。N个NAND电路921～9264经由输出电平转变电路87而分别连接到第一至第N个触发器电路，并且也连接到译码器91。第一至第N个CMOS反相器931～9364分别连接到第一至第N个NAND电路921～9264。译码器91经由输出电平转变电路88而连接到计数器84，并且接收计数数据信号Sq。基于接收到的计数数据信号Sq所指示的k值，该译码器91将高电平激活信号Su输出到N个NAND电路921～9264。所述计数数据信号例如是如图6所示的[ba]所表示的2位数据。
当计数数据信号Sq指示值“00”时，输出电路900的译码器91输出高电平激活信号Su。例如，输出电路900的译码器91是NOR电路。当接收到激活信号Su时，NAND电路921～9264对从输出电平转变电路87中所接收到的第一至第N个输出信号Sz1～Sz64进行反转，并将被反转的输出信号分别输出到第一至第N个CMOS反相器931～9364。第一至第N个CMOS反相器931～9364再一次地反转所接收到的信号，并且输出被反转的信号以分别作为第一至第N个扫描信号OUT1～OUT64。当计数数据信号Sq指示“01”值时，输出电路901的译码器91输出高电平激活信号Su。此时，输出电路901中的第一至第N个CMOS反相器931～9364分别输出被反转的信号以作为第一至第N个扫描信号OUT65～OUT128。当计数数据信号Sq指示“10”值时，输出电路902的译码器91输出高电平激活信号Su。此时，输出电路902中的第一至第N个CMOS反相器931～9364分别输出被反转的信号以作为第一至第N个扫描信号OUT129～OUT192。当计数数据信号Sq指示“11”值时，输出电路903的译码器9 1输出高电平激活信号Su。此时，输出电路903中的第一至第N个CMOS反相器931～9364分别输出被反转的信号以作为第一至第N个扫描信号OUT193～OUT256。
图7示出了根据本发明的驱动电路块71的布置的示意图。该驱动电路块71形成在矩形芯片100上。如图7所示，该矩形芯片100具有在芯片100中间的中间区域RM、沿着芯片100的长边的边缘区域RN以及与中间区域RM和边缘区域RN相邻的配线区域RL。根据本发明，在中间区域RM上形成扫描信号产生电路80。在边缘区域RN上形成M个输出电路900～903。并且，在边缘区域RN的末端形成用于输出扫描信号OUT1-OUT256的输出焊点。沿着矩形芯片的另一长边形成用于接收启动信号Sg，Sp的输入焊点以及虚设(dummy)焊点。连接扫描信号产生电路80与输出电路900～903的配线L在配线区域RL上形成。
驱动电路块72与驱动电路块71的配置相同并且被连接到驱动电路块71。驱动电路块72从驱动电路块71中接收启动信号Sp。响应该启动信号Sp，驱动电路块72分别将高电压电平的扫描信号OUT257～OUT512与时钟信号CLK同步地顺序施加到扫描电极Y257～Y512。
接下来，将描述根据本发明的扫描电路驱动电路53的操作。
在该扫描电极驱动电路53中，通过定时控制器54所输出的复位信号RES对移位寄存器82和计数器84进行复位。然后，定时控制器54输出启动信号Sg给扫描信号产生电路80，并且移位寄存器82通过OR电路81而接收启动信号Sg。然后，移位寄存器82顺序输出与时钟信号CLK同步的第一至第N个输出信号Se1～Se64。第N个触发器电路8264所输出的输出信号Se64经由AND电路83和OR电路81而被输入到第一触发器电路821。所以，重复地产生输出信号Se1～Se64。通过输出电平转变电路87将输出信号Se1～Se64的电压电平从低电压电平(例如，5V)转换为高电压电平(例如，30V)。所以，重复地产生具有高电压电平的输出信号Sz1～Sz64。
并且，计数器84计数重复次数的数目。该计数器84输出指示重复次数的数目的计数数据信号Sh。输出电平转变电路88将上述计数数据信号Sh转换为具有高电压电平的计数数据信号Sq。这个计数数据信号Sq被输入到每一输出电路900～903。基于重复次数的数目k，选择并且激活输出电路900～903中的一个输出电路。
更确切地说，当计数数据信号Sq指示值“00”时，输出电路900被选择和激活。然后，如图5所示，输出电路900分别将第一至第N输出信号Sz1～Sz64转换为第一至第N扫描信号OUT1～OUT64。第一至第N扫描信号OUT1～OUT64分别被顺序地施加给扫描电极Y1～Y64。当计数数据信号Sq指示值“01”时，输出电路901被选择和激活。然后，输出电路901分别将第一至第N输出信号Sz1～Sz64转换为第一至第N扫描信号OUT65～OUT128。第一至第N扫描信号OUT65～OUT128分别被顺序地施加给扫描电极Y65～Y128。当计数数据信号Sq指示值“10”时，输出电路902被选择和激活。然后，输出电路902分别将第一至第N输出信号Sz1～Sz64转换为第一至第N扫描信号OUT129～OUT192。第一至第N扫描信号OUT129～OUT192分别被顺序地施加给扫描电极Y129～Y192。当计数数据信号Sq指示值“11”时，输出电路903被选择和激活。然后，输出电路903分别将第一至第N输出信号Sz1～Sz64转换为第一至第N扫描信号OUT193～OUT256。第一至第N扫描信号OUT193～OUT256分别被顺序地施加给扫描电Y193～Y256。
并且，当重复次数的数目变成3时，计数器84输出进位信号Sc给AND电路86。然后，AND电路86接收来自于移位寄存器82的N个输出信号Se64。在该时刻，AND电路86输出启动信号Sp给驱动电路块72。并且，进位信号Sc经由反相器85而被输入到AND电路83，这样禁止了启动信号从第N个触发器电路8264传输到第一触发器电路821。所以，驱动电路块71的移位寄存器82停止产生输出信号Se1～Se64。
驱动电路块72从驱动电路块71接收启动信号Sp。响应启动信号Sp，该驱动电路块72进行与驱动电路块71相同的操作。换句话说，扫描信号OUT257-OUT512被顺序地施加到扫描电极Y257-Y512。在那之后，定时控制器54输出复位信号RES以便复位驱动电路块71，72。然后，定时控制器54输出启动信号Sg给驱动电路块71，并且重复相同的操作。
如上所述，根据该实施例，通过一个移位寄存器82而重复地产生输出信号Se1～Se64并且所述输出信号被一个输出电平转变电路87转换为输出信号Sz1～Sz64。基于重复次数的数目，输出信号Sz1～Sz64被反复地用作为任一扫描信号组OUT1-OUT64，OUT65-OUT128，OUT129-OUT192和OUT193-OUT256。所以输出电路900～903共享一个移位寄存器82和一个输出电平转变电路87。所以，扫描电极驱动电路53的尺寸能够显著地减少。同样，如图7所示，扫描信号产生电路80在中间区域RM上形成，并且输出电路900～903在边缘区域RN上形成。所以，能够缩短矩形芯片100的短边长度。换句话说，使外围设备更小并且因此使得显示装置的边缘区域更窄成为可能。在该情况中，与传统技术相比，矩形芯片100的短边长度能够减少百分之30。而且，与传统扫描电极驱动电路的配置相比，该扫描电极驱动电路53的配置更不复杂。所以，减少用于制造该扫描电极驱动电路53和显示装置的成本和复杂性成为可能。
第二实施例图8示出了根据本发明第二实施例的显示装置的驱动电路块71A的配置电路。
驱动电路块71A具有扫描信号产生电路80A和M(M是大于1的整数)个输出电路900～90M-1。在该实施例中，例如将整数M设置为4。如图8所示，扫描信号产生电路80A包括OR电路81A、移位寄存器82A、AND电路83A、计数器84A、反相器85A、AND电路86A、输出电平转变电路87A以及输入电平转变电路89，而去掉了电平转变电路87，88。移位寄存器82A包括N个接连连接的触发器电路。根据该实施例，输入电平转变电路89经由OR电路81A而连接到移位寄存器82A。移位寄存器82A直接连接到输出电路900～903。计数器84A也直接连接到输出电路900～903。输出电平转变电路87A经由AND电路86A而连接到计数器84A。移位寄存器82A、计数器84A以及逻辑电路81A、83A、85A以及86A之间的连接关系与第一实施例中移位寄存器82、计数器84以及逻辑电路81、83、85以及86之间的连接关系相同，并且详细的说明在此将被忽略。
根据该实施例，定时控制器54输出启动信号Sg给输入电平转变电路89。输入电平转变电路89接收该启动信号Sg，并且将启动信号Sg的电压电平从低电压电平转换为高电压电平。然后，输入电平转变电路89将具有高电压电平的启动信号Sg经由OR电路81A而输出到移位寄存器82A。然后，与第一实施例相同，移位寄存器82A重复顺序地输出与时钟信号CLK同步的第一至第N个输出信号Se1～Se64。在此，输出信号Se1～Se64具有高电压电平，并且被直接地输入到输出电路900～903。计数器84A对重复的次数进行计数并输出计数数据信号Sq。这里，计数数据信号Sq具有高电平，并且直接输入到输出电路900～903。基于重复次数的数目，选择并且激活输出电路900～903中的一个输出电路。所以，扫描信号OUT1-OUT256被分别地施加到扫描电极Y1-Y256。在那之后，AND电路86A将具有高电压电平的启动信号Sp输出到输出电平转变电路87A。输出电平转变电路87A将启动信号Sp的电压电平从高电压电平转换为低电压电平。然后，输出电平转变电路87A将具有低电压电平的启动信号Sp输出到驱动电路块72。
如图7所示，与第一实施例相同，扫描信号产生电路80A在矩形芯片100的中间区域RM上形成，输出电路900～903在边缘区域RN上形成，连接扫描信号产生电路80A和输出电路900～903的配线L在配线区域RL上形成。
根据该实施例，代替输出电平转变电路87、88而提供输出电平转变电路87A以及输入电平转变电路89。而且，通过使用适于高电压电平的晶体管来形成OR电路81A、移位寄存器82A、AND电路83A、计数器84A、反相器85A以及AND电路86A。所以，没有必要使用适于高电压电平的晶体管和适合于低电压电平的晶体管。所以，制作根据本实施例的扫描电极驱动电路53和LCD装置会变得更容易，除第一实施例的效果之外，其能被有效地实现。应当指出，与传统技术相比，在该实施例中，矩形芯片100的短边长度能够减少大约百分之50。
通常，本发明不仅能够应用到LCD装置而且能够应用到诸如等离子显示装置和EL(电子发光器)显示装置等等的能够顺序扫描扫描电极的显示装置。而且，多个输出电路90的数目不限于4，并且能够添加更多的输出电路。在该情况中，计数器84将作为计数数据信号的多位信号(3位信号、4位信号等等)输出到多个输出电路90。而且，本发明能够被应用到同时驱动多个扫描电极的情况。在该情况中，用于同时驱动多个输出电路90的逻辑电路被添加到移位寄存器82的输出端。
本发明可以在脱离上述特殊细节的其他实施例中实现，这对于本领域技术人员来说是显而易见的。所以，本发明的范围将通过所附的权利要求来确定。
权利要求
1.一种扫描电极驱动电路，其提供扫描信号给显示面板中多个扫描电极的每一个扫描电极，包括一个扫描信号产生电路；以及连接到所述扫描信号产生电路的M(M是大于1的整数)个输出电路，其中所述扫描信号产生电路顺序产生第一至第N(N是大于1的整数)个输出信号，并且将所述第一至第N个输出信号重复地输出到所述M个输出电路的每一个输出电路，其中所述扫描信号产生电路对重复次数的数目进行计数，并且将指示所述重复次数的数目的一个计数数据信号输出到所述M个输出电路的每一个输出电路，其中，当所述计数数据信号指示k(k是0到M-1范围内的一个整数)值，所述M个输出电路的第k个输出电路分别将所述第一至第N个输出信号转换为第一至第N个扫描信号，并且分别将所述第一至第N个扫描信号顺序输出到所述多个扫描电极的N个扫描电极。
2.根据权利要求1的扫描电极驱动电路，其中所述扫描信号产生电路包括一个移位寄存器，包括接连连接的第一至第N个触发器电路；以及连接到所述移位寄存器的一个计数器，其中所述第N个触发器电路的输出连接到所述计数器和所述第一触发器电路的输入，其中与时钟信号同步地将输入到所述第一触发器电路的一个启动信号从所述第一触发器电路移位到所述第N个触发器电路，其中所述第一至第N个触发器电路分别将所述第一至第N个输出信号输出到所述每一输出电路以响应所述启动信号，其中所述计数器将所述第N个触发器电路输出的所述第N个输出信号的数目计数为所述重复次数的数目，并且将所述计数数据信号输出到所述每一输出电路。
3.根据权利要求2的扫描电极驱动电路，其中所述M个输出电路的每一个输出电路包括一个接收所述计数数据信号的译码器；以及分别连接到所述第一至第N个触发器电路的第一至第N个输出缓冲器，其中所述第k个输出电路的所述译码器产生一个激活信号，当所述计数数据信号指示k值时，该激活信号激活所述第一至第N个输出缓冲器，其中，如果被激活，所述第一至第N个输出缓冲器分别将所述第一至第N个输出信号转换为所述第一至第N个扫描信号，并且将所述第一至第N个扫描信号分别输出到所述N个扫描电极。
4.一种扫描电极驱动电路，其提供扫描信号给显示面板中多个扫描电极的每一个扫描电极，包括接连连接的多个驱动电路块，其中所述多个驱动电路块的每一个包括一个扫描信号产生电路；以及连接到所述扫描信号产生电路的M(M是大于1的整数)个输出电路，其中所述扫描信号产生电路顺序产生第一至第N(N是大于1的整数)个输出信号，并且将所述第一至第N个输出信号重复地输出到所述M个输出电路的每一个输出电路，其中所述扫描信号产生电路对重复次数的数目进行计数，并且将指示所述重复次数的数目的一个计数数据信号输出到所述M个输出电路的每一个输出电路，其中，当所述计数数据信号指示k(k是0到M-1范围内的一个整数)值时，所述M个输出电路的第k个输出电路分别将所述第一至第N个输出信号转换为第一至第N个扫描信号，并且分别将所述第一至第N个扫描信号顺序输出到所述多个扫描电极的N个扫描电极。
5.根据权利要求4的扫描电极驱动电路，其中所述扫描信号产生电路包括一个移位寄存器，包括彼此接连连接的第一至第N个触发器电路；以及连接到所述移位寄存器的一个计数器，其中所述第N个触发器电路的输出连接到所述计数器和所述第一触发器电路的输入，其中与时钟信号同步地将输入到所述第一触发器电路的一个启动信号从所述第一触发器电路移位到所述第N个触发器电路，其中所述第一至第N个触发器电路分别将所述第一至第N个输出信号输出到所述每一输出电路以响应所述启动信号，其中所述计数器将所述第N个触发器电路输出的所述第N个输出信号的数目计数为所述重复次数的数目，并且将所述计数数据信号输出到所述每一输出电路。
6.根据权利要求5的扫描电极驱动电路，其中所述M个输出电路的每一个输出电路包括一个接收所述计数数据信号的译码器；以及分别连接到所述第一至第N个触发器电路的第一至第N个输出缓冲器，其中所述第k个输出电路的所述译码器产生一个激活信号，当所述计数数据信号指示k值时，该激活信号激活所述第一至第N个输出缓冲器，其中，如果被激活，所述第一至第N个输出缓冲器分别将所述第一至第N个输出信号转换为所述第一至第N个扫描信号，并且将所述第一至第N个扫描信号分别输出到所述N个扫描电极。
7.根据权利要求5的扫描电极驱动电路，其中所述扫描信号产生电路进一步包括一个逻辑电路，其连接到所述移位寄存器和所述计数器，其中当所述重复次数的数目变成M-1时，所述计数器输出进位信号到所述逻辑电路，其中，当接收到所述计数器的所述进位信号和所述第N个触发器电路的所述第N个输出信号时，所述逻辑电路禁止所述启动信号从所述第N个触发器电路传输到所述第一个触发器电路，并且输出另一启动信号给所述多个驱动电路块的另一个驱动电路块。
8.根据权利要求5的扫描电极驱动电路，其中所述扫描信号产生电路进一步包括第一电平转变电路，其连接到所述移位寄存器和所述M个输出电路；以及第二电平转变电路，其连接到所述计数器和所述M个输出电路，其中所述第一电平转变电路接收来自于所述第一移位寄存器的第一至第N个输出信号，并且在将电压电平从低电平转换为高电平之后将所述第一至第N个输出信号输出到所述M个输出电路，其中所述第二电平转变电路接收来自于所述计数器的所述计数数据信号，并且在将电压电平从低电平转换为高电平之后输出所述计数数据信号。
9.根据权利要求7的扫描电极驱动电路，其中所述扫描信号产生电路进一步包括第一电平转变电路，其连接到所述移位寄存器；以及第二电平转变电路，其连接到所述逻辑电路，其中所述第一电平转变电路接收所述启动信号，并且在将电压电平从低电平转换为高电平之后输出所述启动信号到所述所述第一触发器电路，其中所述第二电平转变电路接收来自于所述逻辑电路的所述另一启动信号，并且在将电压电平从高电平转换为低电平之后输出所述另一启动信号到所述另一驱动电路块。
10.根据权利要求4的扫描电极驱动电路，其中所述扫描信号产生电路在矩形芯片的中间形成，其中所述M个输出电路沿着所述矩形芯片的长边形成。
11.一种显示装置，包括具有多个扫描电极的显示面板；以及根据权利要求1到10任一所述的扫描电极驱动电路，其被配置为提供扫描信号给所述多个扫描电极。
全文摘要
一种扫描电极驱动电路(53)具有一个扫描信号产生电路(80)，以及连接到所述扫描信号产生电路(80)的M(M≥2)个输出电路(90)。该扫描信号产生电路(80)顺序产生第一至第N(N≥2)个输出信号(Sz)，并且将它们(Sz)重复地输出到M个输出电路(90)。并且，该扫描信号产生电路(80)计数重复次数的数目，并且将指示重复次数的数目的一个计数数据信号(Sq)输出到M个输出电路(90)。当计数数据信号(Sq)指示k(0≤k≤M－1)值时，M个输出电路(90)的第k个输出电路(90)将第一至第N个输出信号(Sz)分别转换为第一至第N个扫描信号(OUT)，并且分别将它们(OUT)顺序输出到显示面板(51)的N个扫描电极(Y)。
文档编号G02F1/13GK1577472SQ20041006369
公开日2005年2月9日 申请日期2004年7月16日 优先权日2003年7月17日
发明者铃木健二 申请人:恩益禧电子股份有限公司