有源矩阵型显示器的制作方法

专利名称：有源矩阵型显示器的制作方法
技术领域：
本发明涉及一种电光器件，该电光器件以液晶显示器为特征，其中象素矩阵电路及配置于其周围的驱动电路设置在一个衬底上，本发明还涉及装有该电光器件的电子装置。应当注意在本说明书中半导体器件是指广义的利用半导体特性进行工作的器件，包括电光器件及装有该电光器件的电子装置。
背景技术：
由于有源矩阵型液晶显示器的需求量不断增长，所以近来在低价玻璃衬底上制造薄膜晶体管(TFT)的技术得以迅速发展。有源矩阵型液晶显示器是将薄膜晶体管配置于排列成矩阵形状的几十到几百万象素当中的每一象素中，通过薄膜晶体管的开关作用来控制电荷进出每一象素电极。
液晶夹在每一象素电极和相对电极之间，形成一种类似于电容器的东西。因此，通过薄膜晶体管控制电荷进出该电容器，改变液晶的电光特性，从而可控制透过液晶面板的光线并可显示图象。而上述结构的电容器存在一个问题，即其保持电压将由于电流泄漏的原因而下降，从而导致液晶的电光特性发生变化且显示图象时的对比度品质降低。
通常的做法是，将另一称作保持电容器(也称作存储电容器)的电容器与此由液晶构成的电容器相串联，以补充泄漏引起的电荷损失，以及将其他电容器串联到该由液晶构成的电容器上。
保持电容器的结构各不相同，典型结构是在屏蔽膜和象素电极之间夹入用作电介质的氧化膜。屏蔽膜是具有光屏蔽特性的涂覆膜，可防止薄膜晶体管的导电率由于透射型液晶显示器象素矩阵区的光照发生波动。该屏蔽膜也可用作为黑底。
结构为将电介质夹于屏蔽膜和象素电极之间的保持电容器连接到其上施加参考电压以使屏蔽膜电势保持恒定的公共线上。
通过成型步骤形成屏蔽膜之后，为了使屏蔽膜与公共线相连接，必须在屏蔽膜和公共线之间的层间绝缘膜上形成一个接触孔。该接触孔是通过应用掩膜的光刻法来形成的。
在有源矩阵型液晶显示器的制造过程中，除了在屏蔽膜和公共线之间的层间绝缘膜上形成接触孔的步骤之外，在形成有源层步骤、形成栅绝缘膜步骤、形成象素电极步骤以及形成栅极和源极信号线步骤当中也都要进行应用掩膜的光刻法。应用掩膜进行光刻已经成为使有源矩阵型液晶显示器制制造步骤数目增多的因素，为了实现高产必须减少制作步骤数目。

发明内容
在有源矩阵型液晶显示器中，将相反极性的电压施加到与象素薄膜晶体管相连的源极信号线上的驱动方法被称作是源极线反相。源极线反相可防止液晶由于总是施加定向电场而老化。即如图4中所示，通过将极性相反的信号施加到每条源极信号线上且通过使信号极性每一帧周期变换一次，可防止液晶由于总是施加定向电场而导致老化。一个帧周期是指所有象素显示一屏的时间。
应用此源极线反相可使屏蔽膜的电压波动得以均化。因此，即使当屏蔽膜不与电势保持恒定(参考电势)的公共线相连接而暂时均化时，屏蔽膜的电势也几乎保持不变，从而可使屏蔽膜浮置在电介质夹在屏蔽膜和象素电极之间这种结构的保持电容器中。所以，在通过成型形成屏蔽膜之后，不必再通过应用掩膜的光刻法在屏蔽膜和公共线之间的层间绝缘膜上形成接触孔以使屏蔽膜与公共线相连接。于是，可减少有源矩阵型液晶显示器制造步骤的数目，能实现高产并能抑制其造价。
除上述结构之外，可在屏蔽膜和公共线之间形成一个大容量的耦合电容器以使屏蔽膜的电势波动ΔV减少。ΔV值是由形成于屏蔽膜和公共线之间的耦合电容器的电容值C以及施加到屏蔽膜上的电荷量Q来决定的。而电荷量Q由象素数目和输入到源极信号线上的信号电压值所确定，所以屏蔽膜电势的波动值ΔV实际上只由耦合电容器的电容值C来决定。C值越大，ΔV变得越小，因此可使屏蔽膜的电势保持得更为恒定。
当通过浮置屏蔽膜而在屏蔽膜和公共线之间形成一大容量的耦合电容器时，与上述只使屏蔽膜浮置的方式相同，不必利用掩膜进行光刻以在屏蔽膜和公共线之间的层间绝缘膜上形成接触孔。优选地，耦合电容器的电容值应是通过象素薄膜晶体管与各栅极信号线相连接的所有保持电容器电容值总和的十倍或更多。因此，可减少有源矩阵型液晶显示器制作步骤的数目，可实现高产并能抑制其造价。除此之外，当通过使屏蔽膜浮置而在屏蔽膜和公共线之间形成大容量的耦合电容器时，因为屏蔽膜的电势可保持得更加恒定一些，所以能够获得更好的对比度。
下面将描述本发明的结构。
根据本发明的一个实施例，提供了一种有源矩阵型液晶显示器，它具有一个衬底，该衬底上设置有多个象素薄膜晶体管，电气连接到象素薄膜晶体管上的象素电极以及一个屏蔽膜；其特征在于屏蔽膜是浮置的且在象素电极和屏蔽膜之间设置有电介质。它能够实现上述目的。
根据本发明的另一实施例，提供了一种有源矩阵型液晶显示器，它具有一个衬底，该衬底上设置有多条源极信号线，多条栅极信号线，多个象素薄膜晶体管，电气连接到薄膜晶体管上的象素电极以及一屏蔽膜，其特征在于多个象素薄膜晶体管电气连接到源极信号线和栅极信号线上；屏蔽膜是浮置的；一电介质设置在象素电极和屏蔽膜之间；且其极性在每条源极信号线中都进行反相的信号施加到源极信号线上，且施加到相应源极信号线上的信号极性每一帧周期反相一次。
根据本发明的另一实施例，提供了一种有源矩阵型液晶显示器，它具有一个第一衬底，该衬底上设置有多条源极信号线，多条栅极信号线，多个象素薄膜晶体管，象素电极以及一屏蔽膜；设置有一个相对电极的第二衬底；及夹在象素电极和相对电极之间的液晶；其特征在于每一象素薄膜晶体管都具有一栅电极，一栅绝缘膜和一具有源极区、漏极区和沟道形成区的有源层；栅电极与栅极信号线相连接；源极区或漏极区连接到源极信号线上；漏极或源极区连接到象素薄膜晶体管上；一电介质设置在象素电极和屏蔽膜之间；屏蔽膜是浮置的；且其极性在每条源极信号线中都进行反相的信号施加到源极信号线上，且施加到相应源极信号线上的信号极性每一帧周期反相一次。
根据本发明的一个实施例，提供了一种有源矩阵型液晶显示器，它具有一个第一衬底，该衬底上设置有多条源极信号线，多条栅极信号线，多个象素薄膜晶体管，象素电极以及一屏蔽膜；设置有一个相对电极的第二衬底；及夹在象素电极和相对电极之间的液晶；其特征在于每一象素薄膜晶体管都具有一栅电极，一栅绝缘膜和一有源层；该有源层具有一沟道形成区，第二杂质区与沟道形成区相接触和第一杂质区与第二杂质区相接触中至少取一；栅电极连接到栅极信号线上；第一杂质区之一连接到象素电极上；另一第一杂质区连接到源极信号线上；一电介质设置在象素电极和屏蔽膜之间；屏蔽膜是浮置的；第二杂质区通过栅绝缘膜与栅电极相重叠；且其极性在每条源极信号线中都进行反相的信号施加到源极信号线上，且施加到相应源极信号线上的信号极性每一帧周期反相一次。
根据本发明的另一个实施例，提供了一种有源矩阵型液晶显示器，它具有一个第一衬底，该衬底上设置有多条源极信号线，多条栅极信号线，多个象素薄膜晶体管，象素电极以及一屏蔽膜；设置有一个相对电极的第二衬底；及夹在象素电极和相对电极之间的液晶；其特征在于每一象素薄膜晶体管都有一栅电极，一栅绝缘膜和一有源层；该有源层具有一沟道形成区，假定第二杂质区置于沟道形成区中，第二杂质区与沟道形成区和第一杂质区中至少之一相接触；栅电极连接到栅极信号线上；第一杂质区之一连接到象素电极上；另一第一杂质区连接到源极信号线上；一电介质设置在象素电极和屏蔽膜之间；屏蔽膜是浮置的；第二杂质区通过栅绝缘膜与栅电极相重叠；且其极性在每条源极信号线中都进行反相的信号施加到源极信号线上，且施加到相应源极信号线上的信号极性每一帧周期反相一次。
电介质可以是通过对屏蔽膜进行阳极氧化形成的阳极氧化膜；屏蔽膜可以是含有铝(Al)、钛(Ti)或钽(Ta)的膜；屏蔽膜的厚度可以是100到300nm；栅电极可包含选自钛(Ti)、钽(Ta)、钨(W)和钼(Mo)的一种或多种元素。
根据本发明的向后或向前型投影仪利用三个上述有源矩阵型液晶显示器面板。而单片型向后投影仪利用上述的有源矩阵型液晶显示器。进而本发明的护目镜型显示器利用一个上述的有源矩阵型液晶显示器。根据本发明的一个实施例，提供了一种有源矩阵型液晶显示器，它具有一个衬底，该衬底上设置有一个具有多个象素薄膜晶体管和电气连接到多个象素薄膜晶体管上的象素电极的象素矩阵区，一屏蔽膜和一电势保持在恒定参考电势上的公共线；其特征在于屏蔽膜是浮置的；第一电介质设置在象素电极和屏蔽膜之间；第二电介质设置在屏蔽膜和公共线之间；和第二电介质与象素矩阵区不相重叠。
根据本发明的一个实施例，提供了一种有源矩阵型液晶显示器，它具有一个衬底，该衬底上设置有一个具有多个象素薄膜晶体管和电气连接到多个象素薄膜晶体管上的象素电极的象素矩阵区，多条源极信号线，多条栅极信号线，一屏蔽膜和一电势保持在恒定参考电势上的公共线；其特征在于多个象素薄膜晶体管电气连接到源极信号线和栅极信号线上；屏蔽膜是浮置的；第一电介质设置在象素电极和屏蔽膜之间；第二电介质设置在屏蔽膜和公共线之间；第二电介质与象素矩阵区不相重叠；且其极性在每条源极信号线中都进行反相的信号施加到源极信号线上，且施加到相应源极信号线上的信号极性每一帧周期反相一次。
根据本发明的一个实施例，提供了一种有源矩阵型液晶显示器，它具有第一衬底，其上设置有具有多个象素薄膜晶体管和电气连接到多个象素薄膜晶体管上的象素电极的象素矩阵区，多条源极信号线，多条栅极信号线，一屏蔽膜和一电势保持在恒定参考电势上的公共线；设置有相对电极的第二衬底；和夹在象素电极和相对电极之间的液晶；其特征在于每一象素薄膜晶体管都有一栅电极，一栅绝缘膜，一源极区，一漏极区及具有一沟道形成区的有源层；栅电极连接到栅极信号线上；源极区或漏极区连接到源极信号线上；漏极区或源极区连接到象素电极上；屏蔽膜是浮置的；第一电介质设置在象素电极和屏蔽膜之间；第二电介质设置在屏蔽膜和公共线之间；第二电介质与象素矩阵区不相重叠；且其极性在每条源极信号线中都进行反相的信号施加到源极信号线上，且施加到相应源极信号线上的信号极性每一帧期反相一次。
根据本发明的一个实施例，提供了一种有源矩阵型液晶显示器，它具有第一衬底，其上设置有具有多个象素薄膜晶体管和电气连接到多个象素薄膜晶体管上的象素电极的象素矩阵区，多条源极信号线，多条栅极信号线，一屏蔽膜和一电势保持在恒定参考电势上的公共线；设置有相对电极的第二衬底；和夹在象素电极和相对电极之间的液晶；其特征在于每一象素薄膜晶体管都有一栅电极，一栅绝缘膜，和一有源层；该有源层具有一沟道形成区，第二杂质区与沟道形成区相接触和第一杂质区与第二杂质区相接触至少存其一；栅电极连接到栅极信号线上；第一杂质区之一连接到象素电极上；另一第一杂质区连接到源极信号线上；屏蔽膜是浮置的；第一电介质设置在象素电极和屏蔽膜之间；第二电介质设置在屏蔽膜和公共线之间；
第二电介质与象素矩阵区不相重叠；第二杂质区通过栅绝缘膜与栅电极相重叠；且其极性在每条源极信号线中都进行反相的信号施加到源极信号线上，且施加到相应源极信号线上的信号极性每一帧周期反相一次。
根据本发明的一个实施例，提供了一种有源矩阵型液晶显示器，它具有第一衬底，其上设置有具有多个象素薄膜晶体管和电气连接到多个象素薄膜晶体管上的象素电极的象素矩阵区，多条源极信号线，多条栅极信号线，一屏蔽膜和一电势保持在恒定参考电势上的公共线；设置有一相对电极的第二衬底；和夹在象素电极和相对电极之间的液晶；有源矩阵型液晶显器的特征在于每一象素薄膜晶体管都有一栅电极，一栅绝缘膜和一有源层；有源层具有一沟道形成区，假定第二杂质区设置在沟道形成区中，则第二杂质区至少与沟道形成区和第一杂质区中之一相接触；栅电极连接到栅极信号线上；第一杂质区之一连接到象素电极上；另一第一杂质区连接到源极信号线上；屏蔽膜是浮置的；第一电介质设置在象素电极和屏蔽膜之间；第二电介质设置在屏蔽膜和公共线之间；第二电介质与象素矩阵区不相重叠；第二杂质区通过栅极绝缘膜与栅电极相重叠；及其极性在每条源极信号线中都进行反相的信号施加到源极信号线上，且施加到相应源极信号线上的信号极性每一帧周期反相一次。
根据本发明的一个实施例，提供了一种有源矩阵型液晶显示器，它具有第一衬底，其上设置有具有多个象素薄膜晶体管和电气连接到多个象素薄膜晶体管上的象素电极的象素矩阵区，一屏蔽膜和一电势保持在恒定参考电势上的公共线；和设置有一相对屏蔽膜的第二衬底；其特征在于每一象素薄膜晶体管都有一栅电极，一栅绝缘膜和一有源层；
屏蔽膜是浮置的；第一电介质设置在象素电极和屏蔽膜之间；第二电介质设置在屏蔽膜和公共线之间；第二电介质与象素矩阵区不相重叠；源极信号线驱动电路具有一个取样电路；及相对屏蔽膜与屏蔽膜和取样电路的一部分相重叠。
第一电介质可以是通过对屏蔽膜进行阳极氧化而形成的阳极氧化膜，且第二电介质也可以是通过对屏蔽膜进行阳极氧化而形成的阳极氧化膜。
屏蔽膜可含有选自铝(Al)、钛(Ti)和钽(Ta)的一种金属。
屏蔽膜的厚度可以是100到300nm。
栅电极可包含选自钛(Ti)、钽(Ta)、钨(W)和钼(Mo)的一种或多种元素。
于是可提供具有上述三个有源矩阵型液晶显示器的向后投影仪，具有上述三个有源矩阵型液晶显示器的向前投影仪，具有上述一个有源矩阵型液晶显示器的单片型向后投影仪，具有上述两个有源矩阵型液晶显示器的护目镜型显示器。
而且，为了避免不必要的电容量影响，优选地应不在源极信号线驱动电路上形成屏蔽膜。


图1是本发明有源矩阵电路的电路图；图2图形所示的是发明的象素矩阵电路的上部结构；图3是本发明的象素矩阵电路上部结构的另一图形；图4图形所示的是源极信号线反相概念；图5是源极信号线驱动电路的方框图；图6是源极信号线驱动电路的电路图；图7A和7B是模拟开关和电平移位电路的等效电路图；图8A到8C是本发明的薄膜晶体管制造过程的剖面图；图9A到9C是本发明的薄膜晶体管制造过程的剖面图；图10A到10C是本发明的薄膜晶体管制造过程的剖面图；图11是发明的有源矩阵电路的电路图；图12A和12B是本发明的仿真结果图；图13A到13C是本发明的薄膜晶体管制造过程的剖面图；
图14A到14C是本发明的薄膜晶体管制造过程的剖面图；图15A到15C是本发明的薄膜晶体管制造过程的剖面图；图16是利用本发明液晶显示器的三片型投影仪的结构示意图；图17是利用本发明液晶显示器的三片型投影仪的结构示意图；图18是利用本发明液晶显示器的单片型投影仪的结构示意图；图19A和19B是利用本发明液晶显示器的前投影仪及后投影仪的结构示意图；图20是利用本发明液晶显示器的护目镜型显示器的结构示意图；图21A到21D所示的是利用本发明液晶显示器的电子装置实例；图22是利用本发明液晶显示器的笔记本型个人电脑的结构示意图；图23A和23B是本发明的有源矩阵电路的剖面及平面图；图24A和24B是另一本发明的有源矩阵电路的剖面及平面图；图25是一有源矩阵衬底仿真模型的电路图；图26是一有源矩阵衬底仿真模型电路中象素区电路图；图27是与设置在栅极信号线驱动电路及FPC输出端子上的ITO相连接的公共线接合部分的剖面图；图28是与设置在栅极信号线驱动电路及FPC输出端子上的ITO相连接的公共线另一接合部分的剖面图；图29A到29E的剖面图所示的是制造本发明薄膜晶体管的过程；图30A和30B是本发明有源矩阵电路的剖面及平面图；以及图31A到31C所示的是利用本发明液晶显示器的电子装置实例。
具体实施例方式
下面将借助其优选实施例来对本发明进行说明。应当注意的是本发明并不仅限于下述实施例。尽管在下述实施例中讨论的是液晶显示器，但本发明也适用于其他类型的有源矩阵显示器。下面将参考图1到31对实施例进行说明。
下面利用图1来对应用本发明的一个有源矩阵液晶显示器实例进行说明。
图1所示的是本发明的利用一保持电容器的有源矩阵电路的电路图实例。图1中所示的有源极信号线驱动电路11，栅极信号线驱动电路12，有源矩阵电路13，象素薄膜晶体管14，在象素电极和相对电极之间夹有液晶的液晶盒15，通过在象素电极和屏蔽膜之间夹入电介质而形成的保持电容器16，源极信号线17和栅极信号线18。源极信号线驱动电路11和栅极信号线驱动电路12通常被称作驱动电路。这些驱动电路和包含有源矩阵电路的象素矩阵区形成于同一衬底上。
在有源矩阵区13中，连接到源极信号线驱动电路11上的源极信号线17与连接到栅极信号线驱动电路12上的栅极信号线18相正交。象素薄膜晶体管(象素薄膜晶体管)14，在相对电极和象素电极之间夹有液晶的液晶盒15以及保持电容器16设置在由源极信号线17和栅极信号线18所包围的区域即象素区域19当中。
保持电容器16是通过在象素电极和屏蔽膜之间夹入用作电介质的氧化膜来构成的，且所有的屏蔽膜都被置入到不与公共线相连接的浮置状态中。
象素薄膜晶体管14选择一输入到源极信号线17上的图象信号，将其写入到一预定的象素电极中。
由源极信号线驱动电路11输出的定时信号进行取样的图象信号送入到源极信号线17中。
象素薄膜晶体管14由自栅极信号线驱动电路12通过栅极信号线18输入的选择信号来控制。
输入到源极信号线17上的图象信号是通过使每一条源极信号线17的极性反相且每一帧周期使信号极性反相一次来进行施加的，以防止液晶由于总是施加定向电场而导致老化。结果，可通过源极线反相来驱动液晶，并将屏蔽膜置成不与公共线相连接的浮置状态。当如上所述在屏蔽膜与公共线不相连接结构情况下暂时均化时，屏蔽膜的电势可保持不变，从而可形成在屏蔽膜和象素电极之间夹有电介质这种结构的保持电容器。所以，不必利用掩膜通过光刻法在屏蔽膜和公共线之间的层间绝缘膜上形成一个接触孔以使屏蔽膜与公共线相连接。于是，可减少有源矩阵液晶显示器制造步骤的数目，可实现高产并能抑制其造价。
下面，将参考图2对图1中所示的象素区19的详细结构进行说明。
图2所示的是有源层21，栅极信号线22，源极信号线23，有源层和源极信号线的接触部分24，漏极线(漏电极)25以及有源层和漏极线的接触部分26。
图3所示的是屏蔽膜27和象素电极28叠置在图2中所示部件上的状态。应当注意虽然用虚线特别标出了象素电极28，但只是明确了它与下层屏蔽膜的位置关系。
如图3中所示，形成象素电极28使得它能与屏蔽膜27在图象显示区29的周边区域上相重叠。象素电极28与屏蔽膜27相重叠的区域30用作为保持电容器17。参考标号31所示的是漏极线25和象素电极28之间的接触部分。
虽然不能将屏蔽膜27设置在接触部分31处，但由于漏极线25能将光线全部挡住，所以光线无法到达薄膜晶体管上。
下面，将对图1中所示的源极信号线驱动电路实例进行说明。
图5是图1中所示源极信号线驱动电路11的方框图。相应地，CLK表示时钟信号，CLKB表示一反相时钟信号，SP表示起始脉冲信号而SL/R表示驱动方向转换信号。
图6所示的是图5中所示电路的一个具体结构实例。如图中所示设置有移位寄存器电路101，电平移位电路102，取样电路103，以及图象信号线104。
如图5中所示，时钟信号(CLK)，反相时钟信号(CLKB)，起始脉冲信号(SP)以及驱动方向转换信号(SL/R)通过导线输入到移位寄存器电路中。
例如自源极信号线驱动电路外侧输入的10V时钟信号(CLK)输入到移位寄存器电路101中。接着移位寄存器电路101根据输入的时钟信号和同时输入到移位寄存器电路101中的起始脉冲信号进行工作并一个接一个地产生用于图象取样的定时信号。
所产生的定时信号输入到电平移位电路(LS)102中以增大电压幅值。在此，电压幅值是指信号最高电压与最低电压之间差值(压差)的绝对值。电压幅值增大(上升)表示压差增大而电压幅值下降少表示压差减少。电压幅值增大的定时信号输入到具有模拟开关105的取样电路103中，取样电路103工作，根据所输入的定时信号对图象信号进行取样。取样图象信号经由源极信号线(S1到Sn)输入到象素矩阵区。
取样图象信号以相反的极性施加到每一图象信号线上。由此，施加到液晶上的是在每一源极信号线上所取的相反极性图象信号。换句话说，液晶由源极线反相来进行驱动。因此，当屏蔽膜在不与电压为固定电压值(参考电压)的公共线相连接的情况下而暂时均化时，屏蔽膜的电压可保持不变，从而可在结构为在屏蔽膜和象素电极之间夹有电介质的保持电容器中将屏蔽膜置成浮置状态。故在利用成型术形成屏蔽膜之后，不必利用掩膜通过光刻法在屏蔽膜和公共线之间的层间绝缘膜上形成接触孔以使屏蔽膜和公共线相连接。结果，可减少有源矩阵液晶显示器制造步骤的数目，实现高产量并能抑制其造价。
图7A和7B是模拟开关105和电平移位电路102的具体电路图。
图7A是模拟开关的等效电路图。利用输入的信号(IN和INb)来对图象信号进行取样。图7B是电平移位电路的等效电路图。IN是指输入信号，Inb是指输入IN的反相信号。Vddh表示施加正电压，Vss表示施加负电压。如此设计电平移位电路可使通过IN输入的电压已升高并已反相的信号自OUTb输出。即当通过IN输入Hi时，自OUTb输出一个等于Vss的信号，而当输入Lo时，自OUTb输出一个等于Vddh的信号。
下面，将参考图8到10对发明的象素矩阵电路及同时设置在其周围的驱动电路的薄膜晶体管的制造方法实例进行说明。应当注意本发明并不限于此制造方法。
在图8A中优选地用非碱性玻璃衬底或石英衬底作为衬底6001。除此之外，也可以是其上形成有绝缘膜的硅衬底或金属衬底。
在将要形成薄膜晶体管的衬底6001表面上，通过等离子体CVD或溅射形成100nm到400nm厚的、由氧化硅膜、氮化硅膜或氮氧硅膜制成的底基层膜6002。底基层膜6002可以是25到100nm厚、或在此为50nm厚的氮化硅膜6002与50到300nm厚、或在此为150nm厚的氧化硅膜6003的双层结构。设置底基层膜6002能够防止衬底受杂质污染，当使用石英衬底时不必总是设置此底基层膜6002。
接下来，通过公知的膜形成方法在底基层膜6002上形成20到100nm厚的非晶硅膜。不过由于它取决于氢含量，所以有必要在优选的400到550℃温度下加热几个小时以脱氢使氢含量减少到5原个子％以下之后再进行结晶处理。虽然可通过另外的制造方法如溅射或蒸发来形成非晶硅膜，但也有必要充分减少膜中所含杂质元素如氧或氮。在此，由于底基层膜和非晶硅膜是用相同的膜形成方法来形成的，所以可连续地形成底基层膜和非晶硅膜。由于底基层膜在形成之后不暴露在大气中，所以可避免表面污染并能降低所制造的薄膜晶体管的弥散特性。
由非晶硅膜形成结晶硅膜可利用公知的激光结晶或热结晶法来进行。可利用能够促进硅结晶的催化剂元素通过热结晶来制造结晶硅膜。除此之外，还可形成微晶硅膜或直接形成结晶硅膜。结晶硅膜也可用公知的将单晶硅涂在衬底上的SOI(硅在绝缘子上)技术来制成。
岛状半导体层6004到6006是通过将如此形成的结晶硅膜的多余部分蚀刻掉而形成的。为了控制制作n-沟道型薄膜晶体管的结晶硅膜区域的阈值电压，应提前将硼(B)浓度加至1×1015到5×1017cm-3。
接下来，形成主要成份为氧化硅或氮化硅的栅绝缘膜6007以便覆盖岛状半导体层6004到6006。所形成的栅绝缘膜6007的厚度为10到200nm，更优选地为50到150nm。例如，可通过等离子体CVD形成原材料是N2O和SiH4、厚度为75nm的氮氧硅膜。再在800到1000℃的氧气环境或氧气和盐酸的混合环境下进行热氧化以形成115nm厚的栅绝缘膜(图8A)。
在形成岛状半导体层6004和6006及其连接导线的整个区域表面上形成保护掩膜6008到6011，在半导体层6005的部分区域(包括最终将是沟道形成区域的区域)中加入n-型杂质元素，形成低浓度杂质区6012和6013。低浓度杂质区6012和6013是用于形成LDD区域(在本说明书中称作Lov区域，应注意‘ov’是指‘叠加’)的杂质区域，其中LDD区域在之后的CMOS电路n-沟道薄膜晶体管中通过栅绝缘膜与栅电极相重叠。应当注意的是，低浓度杂质区域中所含n-型杂质元素的浓度在此用(n-)表示。因此，在本说明书中，低浓度杂质区6012和6013被称作n-区。
在此，利用等离子体激发离子掺杂法无需对磷化氢(PH3)进行同位素分离即可加入磷。也可利用涉及同位素分离的离子注入技术。在这一步骤中，通过栅绝缘膜6007将磷加入到栅绝缘膜6007下的半导体层中。优选地，所加入磷的浓度范围为5×1017到5×1018原子/cm3，在此设定为1×1018原子/cm3。
之后，除去保护掩膜6008到6011，在400到900℃、更优选地在550到800℃的氮气环境下进行1到12小时的热处理以激活在此步骤中所加入的磷。
由主要成份为钛(Ti)、钽(Ta)、钨(W)和钼(Mo)中元素的导电材料形成10到100nm厚的第一导电膜6014。优选地例如用氮化钽(TaN)或氮化钨(WN)作为第一导电膜6014。再在第一导电膜6014上用主要由Ta、Ti、Mo、W中任一元素构成的导电材料形成100到400nm厚的第二导电膜6015。例如，可形成200nm厚的Ta。尽管未示出，但在第一导电膜6014之下形成2到20nm厚的硅膜可以有效地防止导电膜6014和6015(特别是导电膜6015)氧化。
形成保护腌膜6016到6019，对第一和第二导电膜(下文经处理成为层状膜)进行蚀刻形成P-沟道型薄膜晶体管的栅电极6020和栅极信号线6021和6022。应当注意，余下导电膜6023和6024用以覆盖最终结果将是n-沟道薄膜晶体管的整个区域表面。
以保护掩膜6016到6019作为掩膜，在将要形成p-沟道型薄膜晶体管的半导体层6004部分区域上，进行掺入p型杂质元素的步骤。利用乙硼烷(B2H6)通过离子掺杂(也可用离子注入)来掺入硼作为杂质元素。所掺入硼的浓度为5×1020到3×1021原子/cm3。应注意在此形成的p-型杂质区域中所含杂质元素的浓度标记为(P++)。因此，杂质区6025和6026被称作P++区。
应当注意应在利用保护掩膜6016到6019对栅绝缘膜6007进行蚀刻并将岛状半导体层6004的部分进行暴光之后，再掺入p-型杂质元素。在此情形下，由于加速电压较低，因此岛状半导体膜的破坏较小且可以提高生产率。
接下来，在除去保护掩膜6016到6019之后，通过形成保护掩膜6027到6030来形成n-沟道型薄膜晶体管的栅电极6031和6032。此时，应使形成的栅电极6031通过栅绝缘膜与n-区6012和6013相叠加。
除去保护掩膜6027到6030，形成保护掩膜6033到6035。再形成用作n-沟道型薄膜晶体管中源或漏极区域的杂质区域。形成保护掩膜6035，以覆盖n-沟道型薄膜晶体管的栅电极6032，从而形成一个不与象素矩阵电路n-沟道型薄膜晶体管中的栅电极相叠加的LDD区域。
接着掺入n-型杂质元素，形成杂质区域6036到6040。在此，利用氢化磷(PH3)通过离子掺杂(也可利用离子注入)来掺入磷。所掺入磷的浓度为1×1020到1×1021原子/cm3。应注意在此形成的n-型杂质区域6038到6040中所含杂质元素的浓度被标记为(n+)。因此，杂质区6038和6040被称作n+区。进而，由于已形成n-区域，所以杂质区6036和6037所含磷的浓度稍高于杂质区6038到6040。
应当注意，应在利用保护掩膜6033到6035和栅电极6031作为掩膜对栅绝缘膜6007进行蚀刻并将岛状半导体层6005和6006的部分进行曝光之后，再进行掺入n-型杂质元素的步骤。在此情形下，由于加速电压较低，因此岛状半导体膜的破坏较小且可以提高生产率。
除去保护掩膜6033到6035，进行将n型杂质元素掺入到最终结果是象素矩阵电路n-沟道薄膜晶体管的岛状半导体层6006中这一步骤。将与上述n-区域相同或稍低浓度的磷(具体是5×1016到1×1018原子/cm3)掺入到如此形成的杂质区6041到6044中。应当注意，在此形成的杂质区6041到6044中所含的n-型杂质元素浓度被标记为(n--)。因此，在本说明书中，可将杂质区6041到6044称作n--区。在这一步骤中，磷掺入到了除栅电极所掩盖且浓度为n-的杂质区6068和6069之外的所有杂质区域中，但由于其浓度较低，可忽略不计。
接下来，形成最终将是第一层间绝缘膜一部分的保护绝缘膜6045。保护绝缘膜6045可由氮化硅膜、氧化硅膜或氮氧硅膜或其层压膜形成。其厚度可为100到400nm。
之后，进行加热处理以激活所掺入的相应浓度的n-或p-杂质元素。这一步骤可通过炉内退火、激光退火或快速热退火(RTA)来进行。在此由炉内退火来进行激活。热处理是在300到650℃或优选地在400到550℃的氮气环境中进行的，在此，是在450℃下进行两个小时的热处理。
进而，在含有3到100％氢的大气环境中、在300到450℃下进行1到12小时的热处理，以进行岛状半导体层的加氢步骤。这是用热激发氢来结束半导体层不饱和键的步骤。也可用等离子体加氢(用受等离子体激发的氢)来作为其他的加氢方法。
激活步骤结束之后，在保护绝缘膜6045上形成0.5到1.5μm厚的层间绝缘膜6046。保护绝缘膜6045和该层间绝缘膜6046的层压膜被设定为第一层间绝缘膜。
之后，形成延伸到相应薄膜晶体管源或漏极区的接触孔，从而形成源极6047到6049及漏极6050和6051。尽管未示出，但这些电极是利用溅射通过连续形成100nmTi膜、300nm含Ti铝膜和150nmTi膜这三层层压膜来形成的。接着，它变为与图2中所示相同的状态。图2中所示的激活层21与图10中的激活层6004到6006相对应，同样地，栅极信号线22和漏极导线25被表示成漏极6050和6051。源极信号线23被表示成源极6047到6049。
接下来，由氮化硅膜、氧化硅膜或氮氧硅膜形成50到500nm(典型地为200到300nm)厚的钝化膜6052。当此时进行加氢时，便能获得利于改进薄膜晶体管特性的结果。在含有3％到100％氢的环境中、在300到450℃温度下进行1到12小时的热处理或利用等离子体加氢可获得此结果。应注意可在之后形成连接象素电极和漏极的接触孔的位置处形成通过钝化膜6052的开口。
之后，形成约1μm厚的含有有机树脂的第二层间绝缘膜6053。聚酰亚胺，丙烯酸，聚酰胺，BCB(苯环丁烯)等都可用作有机树脂。使用有机树脂膜的好处在于膜形成方法简单，由于介电常数较小所以寄生电容量低，且在平整性上较优。应注意除上述之外也可利用其他的有机树脂膜或有机SiO化合物。在此，是利用热聚型聚酰亚胺、在将其涂覆到衬底上之后在300℃下对其进行烧结来形成层间绝缘膜的。
然后，在最终将是象素矩阵电路的区域内的第二层间绝缘膜6053上形成屏蔽膜6054。屏蔽膜6054是一个主要由铝(Al)、钛(Yi)或钽(Ta)中之一构成的膜，厚度为100到300nm。再在该屏蔽膜6054的表面上通过阳极氧化或等离子体氧化形成30到150nm厚(优选地为50到75nm)的氧化膜6055。在此，用铝膜或主要由铝构成的膜作为屏蔽膜6054，用氧化铝膜(铝膜)作为电介质6055。
应注意在此绝缘膜虽然设置在屏蔽膜的表面上，但也可用气相法如等离子体CVD、热力CVD或溅射来形成绝缘膜。在此情形下，厚度优选地为30到150nm(或更优选地为50到75nm)。也可用氧化硅膜、氮化硅膜、氮氧硅膜、DLC(菱形碳)或有机树脂膜。还可用上述膜的层压层。
接下来，通过钝化膜6052和第二层间绝缘膜6053形成一个延伸到漏极6051的接触孔，从而形成一个象素电极6056。应注意象素电极6057和6058是与其相连接的其他象素的象素电极。透明导电膜用于形成透射型液晶显示器的象素电极6056到6058，金属膜用于形成反射型液晶显示器。在此，通过溅射形成100nm厚的氧化铟锡膜(ITO)，从而形成透射型液晶显示器。
在此，在象素电极6056通过氧化膜6055与屏蔽膜6054相叠的区域内形成保持电容器。
因此，制作完成具有最终为驱动电路的CMOS电路的有源矩阵衬底及设置于该衬底上的象素矩阵电路。应注意，在最终将是驱动电路的CMOS电路中形成一p-沟道型薄膜晶体管6081和一n-沟道型薄膜晶体管6082，且在象素矩阵电路中形成由n-沟道型薄膜晶体管构成的象素薄膜晶体管6083。
在CMOS电路的p-沟道型薄膜晶体管6081中相应地形成用作为P+区的沟道形成区6062、源极区6063和漏极区6064。在n-沟道型薄膜晶体管6082中形成沟道形成区6065，源极区6066，漏极区6067及通过栅绝缘膜与栅极相叠加的LDD区域(下文称作Lov区域，‘ov’指重叠)6068和6069。此时，源极区6066和漏极区6067形成于(n-+n+)区而Lov区6068和6069形成于n-区域内。
进而，在象素薄膜晶体管6083中，形成沟道形成区6070和6071、源极区6072、漏极区6073和不通过栅绝缘膜与栅极相叠加的LDD区域(下文当中称作LOff区域，‘off’意为‘偏离’)6074到6077以及与LOff区域6075和6076相接触的n+区域6078。此时源极区6072和漏极区6073形成于n+区域而LOff区域6074到6077则相应地形成于n-区域内。
相对于3到7μm的沟道长度，可将Lov区域的长度(宽度)设定为0.5到3.0μm、或典型地将其设定为1.0到1.5μm。可将设置于象素薄膜晶体管6083中的L0ff区域6074到6077的长度(宽度)设定为0.5到3.5μm、或典型地将其设定为2.0到2.5μm。
图27所示的是公共线和FPC导线端子的接合部分。如图27中所示，设置有衬底6001、具有图10C中所示n-沟道型薄膜晶体管的栅极信号线驱动电路2702、公共线2703、屏蔽膜2704、电介质2705、ITO膜2706、垫片2707、树脂2708、形成于FPC导线端子上的ITO膜2709以及FPC的导线端子2710。
由屏蔽膜2704、ITO膜2706及夹在其间的电介质2705形成一耦合电容器。ITO膜设置在栅极信号线驱动电路2702上并与设置在栅极信号线驱动电路2702之下的公共线2703相连接。FPC侧的ITO膜2709形成于FPC的导线端子2710上，且FPC导线端子2710上的FPC侧ITO膜2709通过垫片2707和树脂2708与ITO膜2706相连接。
树脂可以是光固树脂，热固树脂或光固和热固树脂的混合物。当利用光固树脂和热固树脂的混合物时，是用光将其暂时粘结后再通过加热及压和使其连接在一起。垫片必须是导电材料。可用两个或多个不同尺寸的垫片。在此情形下，较小的垫片可以是不导电的，因为它可只用作衬垫，而较大的垫片则必须是导电的，因为它要用来进行电气连接。
根据本发明，可利用源极线反相来驱动液晶，且屏蔽膜与电势为固定电势(参考电势)的公共线不相连。因为在暂时均化时屏蔽膜的电压可通过源极线反相保持恒定，所以可使屏蔽膜浮置在结构为电介质夹于屏蔽膜和象素电极之间的保持电容器中。因此，在屏蔽膜和公共线之间的层间绝缘膜上不必用掩膜通过光刻来形成接触孔以使屏蔽膜与公共线相连接。因此，可减少有源矩阵液晶显示器制造步骤的数目，实现高产量并能抑制其造价。
除了第一实施例中使屏蔽膜浮置的结构之外，本实施例中将对在屏蔽膜和公共线之间形成大容量耦合电容器的实例进行说明。
图11所示的是本发明应用一保持电容器的有源矩阵电路的电路图实例。如图11中所示，设置有源极信号线驱动电路301，栅极信号线驱动电路302，有源矩阵电路303，象素薄膜晶体管304，在象素电极和相对电极之间夹有液晶的液晶盒305，通过在象素电极和屏蔽膜之间夹入电介质而形成的保持电容器306，源极信号线307和栅极信号线308。在浮置状态的屏蔽膜和公共线之间还设置一耦合电容器310。源极信号线驱动电路301和栅极信号线驱动电路302通常被称作驱动电路。这些驱动电路与有源矩阵区(电路)形成于同一衬底上。
在有源矩阵区303中，连接到源极信号线驱动电路301上的源极信号线307与连接到栅极信号线驱动电路302上的栅极信号线308相正交。象素薄膜晶体管(象素薄膜晶体管)304，在相对电极和象素电极之间夹有液晶的液晶盒305以及保持电容器306设置在由源极信号线307和栅极信号线308所包围的区域即象素区域309当中。
通过在象素电极和屏蔽膜312之间夹入用作电介质的氧化膜来构成保持电容器306，并将所有的屏蔽膜312都设置成不与公共线311相连接的浮置状态。
耦合电容器310的电容量如果是经象素薄膜晶体管连接到栅极信号线上的所有保持电容器总电容量的十倍或更多的话，则是足够的。
象素薄膜晶体管304选择一输入到源极信号线307上的图象信号，将其写入到一预定的象素电极中。
由源极信号线驱动电路301输出的定时信号进行取样的图象信号被输入到源极信号线307中。
象素薄膜晶体管304由自栅极信号线驱动电路302经栅极信号线308输入的一选择信号进行控制。
输入到源极信号线上的图象信号是通过使其每一条源极信号线极性反相来进行施加，且每一帧周期使信号极性反相一次，以防止液晶由于总是施加定向电场而导致老化。结果，可通过源极线反相来驱动液晶，并将屏蔽膜置入到不与公共线相连的浮置状态。当如上所述在屏蔽膜与公共线不相连接情况下暂时均化时，屏蔽膜的电势可保持不变，从而可形成在屏蔽膜和象素电极之间夹有电介质这种结构的保持电容器。所以，不必利用掩膜通过光刻在屏蔽膜和公共线之间的层间绝缘膜上形成接触孔以使屏蔽膜与公共线相连接。于是，可减少有源矩阵液晶显示器制造步骤的数目，可实现高产并能抑制其造价。除此之外，通过使屏蔽膜浮置及在屏蔽膜和公共线之间形成大容量耦合电容器，可使屏蔽膜的电势波动ΔV减少。耦合电容器的电容量越大，ΔV变得越小，因此可使屏蔽膜的电势保持得更为恒定，并可因此而获得更好的对比度。
图23A和23B是图11中所示电路的平面及剖面示意图。图23B是沿图23A中A-A′线剖开的剖面图。
如图23A中所示，设置有源极信号线驱动电路411(图11中301)，栅极信号线驱动电路402，有源矩阵区413(图11中303)，屏蔽膜404，ITO膜406，公共线407及FPC414。
ITO膜406与公共线407电气连接，且公共线407通过FPC414连接到衬底外侧以保持在恒定电势(参考电势)上。
耦合电容器416(图11中310)形成在与公共线407相连接的ITO膜406与屏蔽膜404相重叠的区域上。
如图23B中所示，设置有衬底401，栅极信号线驱动电路402(图11中的302)，层间绝缘膜403，屏蔽膜404，电介质405，ITO膜406，公共线407，垫片412，树脂410，形成在FPC导线端子上的ITO膜409以及FPC的导线端子408。
耦合电容器由屏蔽膜404、ITO膜406及夹在其间的电介质405形成。ITO膜设置在栅极信号线驱动电路402上并与设置在栅极信号线驱动电路之下的公共线407相连接。FPC侧ITO膜409形成于与其相接触的FPC导线端子408上，且FPC导线端子408上的FPC侧ITO膜409通过垫片412和树脂410与ITO膜406相连接。
树脂410可以是光固树脂，热固树脂或光固及热固树脂的混合物。当利用光固树脂和热固树脂的混合物时，是用光将其暂时粘结后再通过加热及压和使其连接在一起的。垫片必须是导电材料，可用两个或多个不同尺寸的垫片。在此情形下，较小的垫片可以是不导电的，因为它可只用作衬垫，而较大的垫片则必须是导电的，因为要用其进行电气连接。
ITO膜406与公共线407电气连接。图11中所示的耦合电容器310是由连接到公共线407上的ITO膜406，屏蔽膜404及置于其间的电介质405来形成的。
下面将参考图12，25和26，对于当将屏蔽膜置于浮置状态且在屏蔽膜和公共线之间形成大容量的耦合电容器时象素电压的仿真结果进行说明。
图12A所示的是当屏蔽膜置于浮置状态且在屏蔽膜和公共线之间形成有大容量耦合电容器的有源矩阵液晶显示器的每一源极线上显示黑白条时，象素电极电极波形的仿真结果。假定象素数为10×10，且在所有的栅极信号线驱动电路上形成容量为300nF的耦合电容器时，来进行仿真。图12A是屏幕中心或连到该处的象素电极的电极波形图。0ms到16ms表示显示第一屏时的象素电压，16ms到32ms表示显示第二屏时的象素电压。以8V象素电压为基准电压，再向象素电极施加±5V信号。
图25是图12中有源矩阵衬底仿真模型的电路图。图26是图25中象素区的详细电路图。如图26中所示，设置有象素薄膜晶体管3501和耦合电容器3502。图12中所示的仿真结果是在图25中点A处所测得的电压。
图12B所示的是用于比较的、当屏蔽膜未被置入浮置状态、且与低电阻(1)公共线(COM)相连接而保持在参考电势时的仿真结果。
由图12A和图12B相比较可以看出，可获得几乎相同的仿真结果。也就是说，即使当屏蔽膜不与公共线相连接而被置入浮置状态且当耦合电容器设置在屏蔽膜和公共线之间时，可以看到象素电压不发生波动，从而可与屏蔽膜不浮置且屏蔽膜与公共线相连而保持在参考电压时显示同样的图象。因此，在设置于屏蔽膜和公共线之间的层间绝缘膜上利用掩膜通过光刻形成接触孔这一制作步骤数可以减少，从而可以在不降低图象质量的前提下，实现高产量并抑制其造价。
除了实施例1中所示的方法之外，下面将参考图13到15对象素矩阵电路及同时设置在其周围的驱动电路的薄膜晶体管的制造方法实例进行说明。此实施例中所公开的方法也可用于制造本发明的半导体器件。
在图13A中，最好用非碱性玻璃衬底或石英衬底作为衬底7001。除此之外，也可以是其上形成有绝缘膜的硅衬底或金属衬底。
在利用等离子体CVD或溅射形成薄膜晶体管的衬底7001表面上，形成由氧化硅膜、氮化硅膜或氮氧硅膜制成的、厚度为100nm到400nm的底基层膜。底基层膜7002可以是由25到100nm厚、或在此为50nm厚的氮化硅膜7002和50到300nm厚、或在此为150nm厚的氧化硅膜7003构成的双层结构。设置底基层膜7002能够防止衬底受杂质污染，当使用石英衬底时不必总是设置此底基层膜7002。
接下来，通过公知的膜形成方法在底基层膜上形成20到100nm厚的非晶硅膜。由于它取决于氢的含量，所以优选地应在400到550℃温度下加热几个小时以脱氢从而将氢含量减少到5个原子％以下之后再进行结晶步骤。虽然可用另外的制造方法如溅射或蒸发来形成非晶硅膜，但最好能充分减少膜中所含杂质元素如氧或氮量。此时，由于底基层膜和非晶硅膜是用相同的膜形成方法来形成的，所以可连续地形成底基层膜和非晶硅膜。由于底基层膜形成之后不暴露在大气中，所以可避免表面污染并能降低所制造薄膜晶体管的弥散特性。
由非晶硅膜形成结晶硅膜可通过公知的激光结晶或热结晶法来实现。可利用能够促进硅结晶的催化剂元素通过热结晶来制造结晶硅膜。除此之外，可利用微晶硅膜或使结晶硅膜直接沉积。也可用公知的将单晶硅涂至衬底上的SOI(硅在绝缘子上)技术来形成结晶硅膜。
将如此形成的结晶硅膜的多余部分蚀刻掉而形成岛状半导体层7004到7006。为了控制制作n-沟道型薄膜晶体管的结晶硅膜区域内的阈值电压，应提前加入硼(B)，使其浓度达到1×1015到5×1017cm-3。
接下来，再形成主要成份为氧化硅或氮化硅的栅绝缘膜7007以覆盖岛状半导体层7004到7006。所形成的栅绝缘膜7007的厚度为10到200nm，更优选地为50到150nm。例如，通过等离子体CVD来形成原材料是N2O和SiH4、厚度为75nm的氮氧硅膜。再在800到1000℃的氧气环境或氧气和盐酸的混合环境下进行热氧化形成115nm厚的栅绝缘膜(图13A)。
在岛状半导体层7004和7006以及导线的整个区域表面上形成保护掩膜7008到7011，在岛状半导体层7005的部分区域中(包括最终成为沟道形成区域的区域)加入n-型杂质元素，形成一低浓度杂质区7012。低浓度杂质区域7012是LDD区域(在本说明书中称作Lov区域，应注意‘ov’是指‘叠加’)的杂质区域，其中LDD区在之后CMOS电路的n-沟道薄膜晶体管中通过栅绝缘膜与栅电极相叠加。应当注意，低浓度杂质区域中所含的n-型杂质元素浓度在此用(n-)表示。因此，在本说明书中，低浓度杂质区7012可被称作n-区。
在此，利用等离子体激发离子掺杂法不必对磷化氢(PH3)进行同位素分离即可加入磷。如果需要的话也可利用涉及同位素分离的离子注入技术。在此步骤中，通过栅绝缘膜7007将磷加入到栅绝缘膜7007之下的半导体层中。优选地，所加入磷的浓度范围为5×1017到5×1018原子/cm3，在此设定为1×1018原子/cm3。
之后，除去保护掩膜7008到7011，在400到900℃、或更优选地在550到800℃的氮气环境下进行1到12小时的热处理以激活此步骤中加入的磷。
由主要成份为钛(Ti)、钽(Ta)、钨(W)和钼(Mo)元素中之一的导电材料制成厚度为10到100nm的第一导电膜7013。优选地例如用氮化钽(TaN)或氮化钨(WN)作为第一导电膜7013。再在第一导电膜7013上用主要由Ta、Ti、Mo、W中任一元素构成的导电材料形成100到400nm厚的第二导电膜7014。例如，可形成200nm厚的Ta。尽管未示出，但在第一导电膜7013之下形成2到20nm厚的硅膜可以有效地防止导电膜7013和7014(特别是导电膜7014)发生氧化。
形成保护腌膜7015到7018，对第一和第二导电膜(下文经处理成为层状膜)进行蚀刻，形成P-沟道型薄膜晶体管的栅电极7019和栅极信号线7020和7021。应当注意，留下导电膜7022和7023以覆盖最终将成为n-沟道薄膜晶体管区域的整个表面。
在将要形成p-沟道型薄膜晶体管的半导体层7004的部分区域上，留下保护掩膜7015到7018作为掩膜，掺入p型杂质元素。在此利用乙硼烷(B2H6)通过离子掺杂(也可用离子注入)掺入硼作为杂质元素。所掺入硼的浓度为5×1020到3×1021原子/cm3。应注意，在此形成的杂质区域中所含p-型杂质元素的浓度标记为(P++)。因此，杂质区7024和7025又被称作P++区。
应当注意，可以在利用保护掩膜7015到7018对栅绝缘膜7007进行蚀刻并将岛状半导体层7004的部分进行曝光之后，再进行掺入p-型杂质元素的步骤。在此情形下，由于加速电压低，岛状半导体膜的破坏较小且可以提高生产率。
接下来，除去保护掩膜7015到7018之后，通过形成保护掩膜7026到7029来形成n-沟道型薄膜晶体管的栅电极7030和7031。此时，所形成的栅电极7030能够通过栅绝缘膜与n-区7012相叠加。
除去保护掩膜7026到7029，形成保护掩膜7032到7034。再进行形成用作n-沟道型薄膜晶体管中源或漏极区的杂质区域。形成保护掩膜7034以便覆盖n-沟道型薄膜晶体管的栅极7031从而形成一个LDD区域，以不与之后步骤中象素矩阵电路n-沟道型薄膜晶体管中的栅极相叠加。
掺入n-型杂质元素以形成杂质区7035到7039。在此，利用氢化磷(PH3)通过离子掺杂(也可利用离子注入)来掺入磷。所掺入磷的浓度为1×1020到1×1021原子/cm3。应注意，在此形成的杂质区7037到7039中所含n-型杂质元素的浓度标记为(n+)。因此，杂质区7037和7039又被称作n+区。进而，由于已形成n-区域，所以严格地说，杂质区7035当中所含磷的浓度稍高于杂质区7037到7039中所含磷的浓度。
应当注意，可以在利用保护掩膜7032到7034和栅极7030作为掩膜对栅绝缘膜7007进行蚀刻并将岛状半导体层7005和7006的部分进行曝光之后，再进行掺入n-型杂质元素的步骤。在此情形下，由于加速电压较低，因此岛状半导体膜的破坏较小且可以提高生产率。
除去保护掩膜7032到7034，进行将n型杂质元素掺入到最终结果是象素矩阵电路n-沟道型薄膜晶体管的岛状半导体层7006中这一步骤。将与上述n-区域相同或稍低浓度(具体是5×1016到1×1018原子/cm3)的磷掺入到如此形成的杂质区7040到7043中。应当注意，在此形成的杂质区7040到7043中所含的n-型杂质元素浓度标记为(n--)。因此，在本说明书中，杂质区7040到7043又称作n--区域。在这一步骤中，虽然将磷掺入到了除被栅极所掩盖且浓度为n-的杂质区7067之外的所有杂质区域中，但由于其浓度较低，所以可忽略不计。
接下来，形成最终将是第一层间绝缘膜的一部分的保护绝缘膜7044。保护绝缘膜7044可由氮化硅膜、氧化硅膜或氮氧硅膜或其层压膜形成。其厚度可为100到400nm。
之后，进行加热处理以激活所掺入的相应浓度的n-或p-杂质元素。这一步骤可通过炉内退火、激光退火或快速热退火(RTA)来进行。在此，激活由炉内退火来进行。在300到650℃或优选地在400到550℃、在此是在450℃的氮气环境中进行两个小时热处理。
进而，在含有3到100％氢的大气环境中、在300到450℃下进行1到12小时的热处理以对岛状半导体层进行加氢处理。这一步骤是利用热激发氢来结束半导体层的不饱和键。也可用等离子体加氢(用受等离子体激发的氢)作为另一加氢方法。
激活步骤完成之后，在保护绝缘膜7044上形成0.5到1.5μm厚的层间绝缘膜7045。保护绝缘膜7044和该层间绝缘膜7045的层压膜被设定为第一层间绝缘膜。
之后，形成延伸到相应薄膜晶体管源或漏极的接触孔，从而形成源极7046到7048和漏极7049和7050。尽管未示出，但这些电极是用溅射法通过连续形成100nmTi膜、300nm含Ti铝膜和150nmTi膜这三层层压膜来形成的。
接下来，由氮化硅膜、氧化硅膜或氮氧硅膜形成50到500nm(典型地为200到300nm)厚的钝化膜7051。此时进行加氢步骤时，能获得利于改进薄膜晶体管特性的结果。在含有3％到100％氢的环境中、在300到450℃进行1到12小时的热处理或利用等离子体加氢都可获得此结果。应注意可在之后形成的、用于连接象素电极和漏极的接触孔位置处形成通过钝化膜7051的开口。
之后，形成约1μm厚的由有机树脂构成的第二层间绝缘膜7052。聚酰亚胺，丙烯酸，聚酰胺，聚酰亚胺一酰胺，BCB(苯环丁烯)等等都可用作有机树脂。使用有机树脂膜的好处在于膜形成方法简单，由于其介电常数较小从而能够降低寄生电容量，且在平整性上较优。应注意除以上提到的之外也可利用其他的有机树脂膜或有机SiO化合物。在此，是利用热聚型聚酰亚胺、将其涂覆到衬底上之后在300℃下进行烧结来形成层间绝缘膜。
然后，在最终将是象素矩阵电路的区域内的第二层间绝缘膜7052上形成屏蔽膜7053。屏蔽膜7053是一个主要由铝(Al)、钛(Ti)或钽(Ta)中任一种元素构成的膜，厚度为100到300nm。再在该屏蔽膜7053的表面上用阳极氧化或等离子体氧化来形成30到150nm厚(优选地为50到75nm)的氧化膜7054。在此，用铝膜或主要由铝构成的膜来作为屏蔽膜7053，用氧化铝膜(铝膜)作为电介质7054。
应注意尽管在此是将绝缘膜设置在屏蔽膜的表面上，但也可用气相法如等离子体CVD、热力CVD或溅射来形成绝缘膜。在此情形下，厚度优选地为30到150nm(或更优选地为50到75nm)。也可用氧化硅膜，氮化硅膜，氮氧硅膜，DLC(菱形碳)或有机树脂膜。还可用这些膜的层压层。
接下来，形成一个通过第二层间绝缘膜7052延伸到漏极7050的接触孔，从而形成象素电极7055。应注意象素电极7056和7057是与其相互连接的其他象素的象素电极。一透明导电膜用于象素电极7055到7057，以形成透射型液晶显示器，金属膜用于形成反射型液晶显示器。在此，用溅射法形成100nm厚的氧化铟锡膜(ITO)以形成透射型液晶显示器。
在此，在象素电极7055与屏蔽膜7053通过氧化膜7045相叠的区域内形成保持电容器。
因此，制作完成了具有最终成为驱动电路的CMOS电路的有源矩阵衬底及该衬底上的象素矩阵电路。应注意，在最终将是驱动电路的CMOS电路中形成一p-沟道型薄膜晶体管7081和一n-沟道型薄膜晶体管7082，以及在象素矩阵电路中形成一个由n-沟道型薄膜晶体管构成的象素薄膜晶体管7083。
在CMOS电路的p-沟道型薄膜晶体管7081中相应地形成用作为P+区的沟道形成区7061、源极区7062和漏极区7063。在n-沟道型薄膜晶体管7082中形成沟道形成区7064，源极区7065，漏极区7066及通过栅绝缘膜与栅极相叠交的LDD区7067(下文称作Lov区域，‘ov’指重叠)。此时，源极区7065和漏极区7066形成于(n-+n+)区中且Lov区7067相应地形成于n-区内。
进而，在象素薄膜晶体管7083中形成沟道形成区7068和7069、源极区7070、漏极区7071和不通过栅绝缘膜与栅极相叠加的LDD区7072到7075(下文当中称作LOff区，‘off’意为‘偏离’)以及与LOff区7073和7074相接触的n+区7076。此时源极区7070和漏极区7071形成于n+区且LOff区7072到7075则相应地形成于n-区内。
相对于3到7μm的沟道长度，可将Lov区域的长度(宽度)设定为0.5到3.0μm或典型地设定为1.0到1.5μm。可将设置于象素薄膜晶体管7083中的LOff区域7072到7075的长度(宽度)设定为0.5到3.5μm或典型地设定为2.0到2.5μm。
图28所示的是公共线和FPC导线端子的接合部分。如图28中所示，设置有一衬底7001、具有图15C中所示n-沟道型薄膜晶体管的栅极信号线驱动电路2902、公共线2903、屏蔽膜2904、一电介质2905、ITO膜2906、垫片2907、树脂2908、形成于FPC导线端子上的ITO膜2909以及FPC的导线端子2910。
由屏蔽膜2904、ITO膜2906及夹在其间的电介质2905形成一耦合电容器。ITO膜2906设置在栅极信号线驱动电路2902上并与设置在栅极信号线驱动电路2902之下的公共线2903相连接。FPC侧的ITO膜2909形成于FPC的导线端子2910上，且FPC导线端子2910上的FPC侧上ITO膜通过垫片2907和树脂2908与ITO膜2906相连接。
树脂2908可以是光固树脂，热固树脂或光固和热固树脂的混合物。当利用光固树脂和热固树脂的混合物时，是用光将其暂时粘结后再通过加热和压合使其连接在一起。垫片必须是导电材料。可用两个或多个不同尺寸的垫片。在此情形下，较小的垫片可以是不导电的，因为它可只用作衬垫，而较大的垫片则必须是导电的，因为要用其进行电气连接。
根据本发明，由源极线反相来驱动液晶，且屏蔽膜不与电势保持在固定电势(参考电势)上的公共线相连接。因为屏蔽膜的电压在暂时均化时由源极线反相保持恒定，所以可使屏蔽膜在电介质夹于屏蔽膜和象素电极之间这种结构的保持电容器中浮置。因此，在设置在屏蔽膜和公共线之间的层间绝缘膜上不必用掩膜通过光刻来形成接触孔以使屏蔽膜与公共线相连接。因此，可减少有源矩阵液晶显示器制造步骤的数目，实现高产量并能抑制其造价。
第一到第三实施例中所述发明的液晶显示器可用于图16中所示的三片型投影仪。
在图16中，参考标号(2401)表示白色光源，(2402到2405)表示分光镜，(2406和2407)表示总反射镜，(2408到2410)表示本发明的液晶显示器，(2411)表示投影透镜。
第一到第三实施例中所述发明的液晶显示器也可用于图17中所示的三片型投影仪。
在图17中，参考标号(2501)表示白色光源，(2502到2503)表示分光镜，(2504和2506)表示总反射镜，(2507到2509)表示本发明的液晶显示器，(2510)表示分光棱镜，(2511)表示投影透镜。
第一到第三实施例中所述发明的液晶显示器也可用于图18中所示的单片型投影仪。
在图18中，参考标号(2601)表示由灯和反射镜组成的白色光源，(2602，2603和2604)分别表示用于选择反射蓝、红和绿色波长范围光线的分光镜，(2605)表示具有多个微透镜的微透镜组，(2606)表示本发明的液晶显示器，(2607)表示向场镜(物镜)，(2608)表示投影透镜，(2609)表示屏幕。
在第五到第七实施例的投影仪中，根据其投影方法有向后投影仪和向前投影仪。
图19A所示的是具有主体10001、本发明液晶显示器10002、光源10003、光学系统10004及屏幕10005的向前型投影仪。应注意，尽管图19A中所示的是内置液晶显示器的向前型投影仪，但结合使用三个液晶显示器(分别与R，G和B光线相对应)可获得分辨率高且精确度高的向前型投影仪。
图19B所示的是具有主体10006、本发明液晶显示器10007、光源10008、反射镜10009及屏幕10010的向后型投影仪。图19B所示的向后型投影仪内置有三个有源矩阵型液晶显示器(分别与R，G和B光相对应)。
本实施例中对将发明的液晶显示器用于护目镜型显示器的实例进行说明。
在图20中，参考标号(2801)表示护目镜型显示器的主体，(2802-R和2802-L)表示本发明的液晶显示器，(2803-R和2803-L)表示LED背照光，且(2804-R和2804-L)表示光学元件。
除上述之外，本发明的液晶显示器还可广泛应用。本实施例将对内置本发明液晶显示器的半导体器件进行说明。
这种半导体器件包括视频摄影机、静物摄影机、汽车导向系统、个人计算机、便携式信息终端(移动计算机，手提电话及其他)及其他。图21A到21D给出了其实例。
图21A所示的是具有主体11001，语音输出区11002，语音输入区11003，本发明的液晶显示器11004，操作开关11005和天线11006的手提电话。
图21B所示的是具有主体12007，本发明的液晶显示器12008，声音输入区12009，控制开关12010，电池12011和图象接收区12012的视频摄影机。
图21C所示的是具有主体13001，镜头部分13002，图象接收区13003，控制开关13004和本发明的液晶显示器13005的移动计算机，图21D所示的是具有主体14001，本发明的液晶显示器14002和14003，存储介质14004，控制开关14005和天线14006的便携式书(电子书)。
图22所示的是将本发明的液晶显示器用于笔记本型个人电脑的实例。
该笔记本型个人电脑包括主体3001和本发明的液晶显示器3002。LED用于背照光。应当注意，阴极射线管也可用于背照光。
本实施例中将对不仅在具有有源矩阵区的有源矩阵衬底上而且在相对衬底上都设置有屏蔽膜的情形进行说明。
如图24A中所示，设置有衬底501(有源矩阵衬底)，源极信号线驱动电路511，栅极信号线驱动电路502，有源矩阵区513，屏蔽膜504，ITO膜506，公共线507和FPC514。如图中所示，设置在相对衬底上的相对屏蔽膜517与整个源极信号线驱动电路511相重叠且与屏蔽膜504的部分相重叠。尽管本实施例中是将相对屏蔽膜517设置在相对衬底上以使其与整个源极信号线驱动电路511相重叠，但也可将其设置成只与源极信号线驱动电路511的取样电路相重叠。
ITO膜506与公共线507电气连接在一起，且公共线507通过FPC514连接到衬底外侧以使其电势保持不变(参考电势)。
在连接到公共线507上的ITO膜与屏蔽膜504相重叠的区域上形成耦合电容器516。
相对屏蔽膜517与屏蔽膜504的重叠部分(重叠区)可阻止光线自外界进入到源极信号线驱动电路511中。当光线进入到源极信号线驱动电路511、或特别是进入到源极信号线驱动电路511的取样电路中时，构成取样电路的薄膜晶体管(薄膜晶体管)的OFF电流增大，因此引起噪声。优选地，相对屏蔽膜517含有Ti。通过相对屏蔽膜517进行反射，Ti可阻止光线进入到源极信号线驱动电路511中。由于重叠区518被设置成20μm或更厚，所以它可有效地阻止光线进入到源极信号线驱动电路511中。
图24B所示的是沿图24A中A-A′线进行剖切的剖面图。如图所示有衬底501，有源矩阵区513，层间绝缘膜512，屏蔽膜504，电介质505，相对衬底521，相对衬底侧层间绝缘膜522和相对衬底侧屏蔽膜517。衬底501通过一密封构件(未示出)即设置一垫片(未示出)与相对衬底521接合在一起。屏蔽膜504与相对衬底侧屏蔽膜517部分重叠，此重叠部分的宽度L优选地应为20μm或更多。
可以与之前或之后实施例相同的方式来形成驱动电路和有源矩阵电路。
除第一实施例中所示的方法之外，下面将参考图29对象素矩阵电路的薄膜晶体管及同时设置在其周围的驱动电路的制造方法实例进行说明。应当注意本发明的制造方法并不仅限于此方法。
本装置直至图8C中所示步骤，都是以与第一实施例相同的方式来形成的。接下来，利用保护掩膜膜对第一和第二导电膜(在下文当中经处理成为层压层)进行蚀刻，形成P-沟道型薄膜晶体管的栅电极8001和n-沟道型薄膜晶体管的栅电极8002，栅极信号线8003a和8003b。此时，形成的栅极8002能通过栅绝缘膜与n-区6012和6013相重叠(图29A)。
用P-沟道型薄膜晶体管的栅电极8001和n-沟道型薄膜晶体管的栅电极8002，栅极信号线8003a和8003b作为掩膜掺入n-型杂质元素。将与图8B中所述n-区相同或稍低浓度(具体是5×1016到1×1018原子/cm3)的磷掺入到如此形成的杂质区8004到8008中。应当注意，在此形成的杂质区8004到8008中所含n-型杂质元素浓度标记为(n--)。因此，在本说明书中，杂质区8004到8008又称作n--区域。在这一步骤中，虽然将磷掺入到了除被栅极所掩盖且浓度为n-的杂质区8009和8010之外的所有杂质区中，但由于其浓度较低，所以可忽略不计(图29B)。
接下来，形成保护掩膜8011到8014。再进行形成用作n-沟道型薄膜晶体管源或漏极区的杂质区的步骤。形成保护掩膜8012使其覆盖n-沟道型薄膜晶体管的栅极8002，从而形成一不与之后步骤中象素矩阵电路n-沟道型薄膜晶体管中的栅极相叠的LDD区域。
掺入n-型杂质元素以形成杂质区8016到8022。在此，也是利用氢化磷(PH3)通过离子掺杂(当然也可利用离子注入)来掺入磷。所掺入磷的浓度为1×1020到1×1021原子/cm3。应注意，在此形成的n-型杂质区8018到8022中所含杂质元素的浓度标记为(n+)。因此，杂质区8018到8022被称作n+区。进而，由于已形成n-区域，所以严格地说，杂质区8009和8010当中所含磷的浓度或多或少高于杂质区8020到8022中所含磷的浓度(图29C)。
应当注意可以在利用保护掩膜8011到8014作为掩膜对栅绝缘膜6007进行蚀刻并将岛状半导体层6005和6006的部分进行曝光之后，再进行掺入n-型杂质元素的步骤。在此情形下，由于加速电压较低，因此岛状半导体膜的破坏较小且可以提高生产率。
形成保护腌膜8024使其能够覆盖最终结果是n-沟道型薄膜晶体管的整个区域表面。在将要形成p-沟道型薄膜晶体管的半导体层6004的部分区域上，用保护掩膜8024作为掩膜，进行掺入p-型杂质元素的步骤。利用乙硼烷(B2H6)通过离子掺杂(也可用离子注入)掺入硼作为杂质元素。所掺入硼的浓度为5×1020到3×1021原子/cm3。应注意在此形成的p-型杂质区域中所含杂质元素的浓度标记为(P+)。因此，杂质区8025和8026被称作P+区(图29D)。
应当注意，可以在利用保护掩膜8024对栅绝缘膜6007进行蚀刻并将岛状半导体层6004的部分进行曝光之后，再进行掺入p-型杂质元素的步骤。在此情形下，由于加速电压较低，因此岛状半导体膜的破坏较小且可以提高生产率。
接下来，进行激活所掺入杂质元素(磷或硼)的步骤。优选地，在本实施例中，可利用炉内退火或照明退火来进行此激活步骤。当利用炉内退火时，应在450到650℃、或更优选地在500到550℃、或在此为500℃温度下进行四个小时的加热处理(图29E)。
在本实施例的情况下，总有一个区域含有与n-沟道型薄膜晶体管和p-沟道型薄膜晶体管源或漏极区域中n+区相等的磷浓度。因此，在用于热激活的热处理步骤当中，利用磷可获得镍吸收效应。也就是说，镍自沟道形成区域沿着箭头所指的方向移动，并被源或漏极中所含的磷所吸收。这对于利用促结晶金属如镍来使硅膜结晶的情形特别有利。
由于激活掺入到岛状半导体膜内杂质元素的步骤可与吸收结晶用催化剂元素的步骤相结合，所以本实施例可有效地简化步骤。
之后，通过图10C中所示与第一实施例中所述相同的步骤来制成象素矩阵电路的薄膜晶体管及设置在其周围的驱动电路。应当注意，本实施例只给出了制作步骤的实例，而制作步骤顺序并不限于此实施例所给出的情形。
在本实施例中，将对一个与图23A和23B中所示即本发明的有源矩阵电路的剖面及平面图不同的实例进行说明。图30A和30B为图11中所示电路的平面及剖面示意图。图30A是本发明的有源矩阵电路的平面图。
如图30A中所示，设置有源极信号线驱动电路611(图11中301)，栅极信号线驱动电路602(图11中302)，有源矩阵区613(图11中303)，屏蔽膜604，ITO膜606，公共线607和FPC614。
ITO膜606与公共线607在连接区608处电气连接，且公共线607通过FPC614连接到衬底外侧以保持在恒定电势(参考电势)上。
在连接到公共线607上的ITO膜606与屏蔽膜604相重叠区域上形成耦合电容器616(图11中310)。因为在本实施例中，应使形成的ITO膜能够覆盖栅极信号线驱动电路的一部分，所以可形成一个具有大电容量的耦合电容器616。也可形成能够覆盖整个栅极信号线驱动电路602的ITO膜606。
图30B是沿图30A中的A-A′线剖切的剖面图。如图30B中所示，设置有衬底601，栅极信号线驱动电路602的n-沟道型薄膜晶体管616中之一，层间绝缘膜617，屏蔽膜604，电介质605，ITO膜606，公共线607(图11中的312)，垫片612，树脂610，形成于FPC导线端子上的ITO膜609以及FPC的导线端子615。
由屏蔽膜604、ITO膜606及夹在其间的电介质605形成耦合电容器。ITO膜设置在栅极信号线驱动电路602上。换句话说，它设置在栅极信号线驱动电路602的一个n-沟道型薄膜晶体管616上。
ITO膜606在连接区608上与衬底601上的公共线607相连接。应当注意，尽管在本实施例中，ITO膜606是直接与公共线607相连接的，但ITO膜606与公共线607也可进行电气连接。
FPC侧ITO膜609形成于与其相接触的FPC导线端子615上，且FPC导线端子615上的FPC侧上ITO膜609通过垫片612和树脂610与ITO膜606相连接。
树脂610可以是光固树脂，热固树脂或光固及热固树脂的混合物。当利用光固树脂和热固树脂的混合物时，是用光将其暂时粘结后再通过加热及压和使其连接在一起。垫片必须是导电材料，可用两个或多个不同尺寸的垫片。在此情形下，较小的垫片可以是不导电的，因为它可只用作衬垫，而较大的垫片则必须是导电的，因为要用其进行电气连接。可以用与前述任一实施例中所公开的方法相同的方法来制造有源矩阵电路和驱动电路。
在本实施例中，将参考图31对应用本发明的除图16到22中所示之外的电光装置实例进行说明。
图31A所示的是具有外壳2001，支座2002，显示区2003及其他的显示器。本发明可用于显示区2003。
图31B所示的是具有主体2201，信号线2202，头固定带2203，屏幕2204，光学系统2205，显示区2206及其他的头装配显示器的一部分(右侧)。本发明用于显示部分2206。
图31C是应用其中记录有程序的记录媒介的唱机，包括主体2301，记录媒介2302，控制开关2303，显示区2304及其他。应当注意，通过利用DVD(数字通用盘)、CD等作为记录媒介，此装置可使用户欣赏音乐和电影或者连接到因特网上。
如上所述，本发明适用范围极宽，且本发明可用于各个领域的电子装置。此外，利用由第一到第三及十一到十三实施例构成的任一结构都可得到本实施例的电子装置。
如上所述，根据本发明，由源极线反相来驱动液晶且将屏蔽膜置入不与公共线相连的浮置状态。因为屏蔽膜的电压在如上所述屏蔽膜不与公共线相连接而暂时均化时保持恒定，所以可使形成的保持电容器的结构为电介质夹于屏蔽膜和象素电极之间。因此，在设置在屏蔽膜和公共线之间的层间绝缘膜上不必用掩膜通过光刻来形成接触孔以使屏蔽膜与公共线相连接。因此，可减少有源矩阵液晶显示器制造步骤的数目，实现高产量并能抑制其造价。除此之外，当将屏蔽膜置入浮置状态且在屏蔽膜和公共线之间形成大容量的耦合电容器时，屏蔽膜的电压将更为稳定，从而可获得更好的对比度。
尽管已描述了各种优选实施例，但本领域技术人员所能想到的各种变形也都应落入其后权利要求书所述的本发明概念的范围之内。
前述优选实施例中使用的是硅膜，很容易理解可以用另外的半导体材料如硅—锗化合物来代替硅。
而且，虽然优选实施例中所公开的薄膜晶体管是所谓的多栅极晶体管，但很好理解也可用单栅极晶体管。而且在本发明中也可利用其他类型的薄膜晶体管如底栅极型薄膜晶体管。此外，本发明也可用于具有用于开关象素的非晶硅薄膜晶体管的有源矩阵显示面板。
在上述实施例中，优选地应在形成象素电极的同时形成耦合电容器的ITO膜以便减少光刻步骤数目。而如果需要的话，可以用不同于象素电极的材料来形成耦合电容器的电极。而且，可以理解，可以用其他的透明导电材料如氧化铟锌来代替1TO。
权利要求
1.显示器中的一种象素部件，包括多条源极信号线；多条栅极信号线；多个象素电极；和多个接触部分，每个接触部分都用多个象素电极之一覆盖，其中多个象素电极中的每一个的四个角部的每一角部都用多条源极信号线之一和多条栅极信号线之一覆盖，和其中四个角部中与多个接触部分之一最靠近的一个角部是被倒圆的。
2.如权利要求1所述的显示器中的象素部件，其特征在于，所述多个接触部分中的每一个都与所述多条源极信号线之一和所述多个象素电极之一接触。
3.如权利要求1所述的显示器中的象素部件，其特征在于，所述多条源极信号线与所述多条栅极信号线是正交的。
4.显示器中的一种象素部件，包括多条源极信号线；多条栅极信号线；和多个象素电极，其中多个象素电极中的每一个的四个角部的每一角部都用多条源极信号线之一和多条栅极信号线之一覆盖，和其中所述四个角部都是倒圆的。
5.如权利要求4所述的显示器中的象素部件，其特征在于，所述多条源极信号线与所述多条栅极信号线是正交的。
全文摘要
一种有源矩阵型显示器，包括一衬底；形成于衬底上的多条源极信号线和多条栅极信号线；形成于衬底上的多个象素薄膜晶体管；电连接到多个象素薄膜晶体管上的多个象素电极；形成于衬底上的屏蔽膜(黑底)，该屏蔽膜是浮置的；及置于象素电极和屏蔽膜之间的电介质，其中将其极性在每条源极信号线中都进行反相的信号加到源极信号线上，且施加到相应源极信号线上的信号极性每一帧周期反相一次。最好在屏蔽膜和公共电极之间形成一耦合电容器。
文档编号G02F1/1362GK1554976SQ20041006362
公开日2004年12月15日 申请日期2000年3月5日 优先权日1999年3月5日
发明者山崎舜平, 小山润, 村上智史, 田中幸夫, 史, 夫 申请人:株式会社半导体能源研究所