本公开一般涉及显示器，更具体地，涉及显示设备和其像素电路。
有机发光二极管(oled)是一种自发光器件，因其不需要背光并具有高对比度、宽视角、快速响应和低功耗而成为下一代显示器。有源阵列有机发光二极管(amoled)显示器包括在电激活时产生光(发光)的有源oled阵列，其已经沉积或集成到薄膜晶体管(tft)阵列上，其作为一系列开关用作控制流到每个单独发光元件(子像素)的电流。通常，该连续电流由在每个发光元件处具有至少两个tft以控制光发光的像素电路控制，其中一个tft(开关晶体管)开始和停止存储电容器的充电；第二tft(驱动晶体管)向oled提供产生恒定电流所需的电平的电源电压，从而消除了对无源阵列oled操作所需的非常高的电流的需要。
另外，amoled的像素电路通常需要补偿电路，因为oled的亮度变化对电流的变化非常敏感。amoled显示器的每个像素电路的驱动晶体管可以具有彼此不同的阈值电压vth，这导致显示面板的亮度均匀性的劣化。此外，在电源电压vdd通过每个像素电路时发生ir降，因此oled的亮度在显示面板的下部变得更差，这也需要补偿。已经提出并应用于已知的amoled显示器中的各种补偿电路设计，除了开关和驱动晶体管之外，所有amoled显示器都包括额外的晶体管。例如，图47a-47b分别描绘了具有用于驱动amoled显示器的补偿电路的已知像素电路4700的电路图和时序图。图47a中的像素电路4700是直充电型像素电路之一，其中当在充电期间开关晶体管导通时，数据信号直接施加到驱动晶体管。在图47a中，除了用于向oled4708提供驱动电流的存储电容器4702、开关晶体管4704和驱动晶体管4706之外，另外五个晶体管4710、4712、4714、4716、4718形成补偿电路以改善amoled显示器的亮度均匀性。也就是说，在图47a的示例性直接充电型像素电路4700中使用七个晶体管和一个电容器(7t1c)来驱动一个oled4708。
用于amoled显示器的其他已知像素电路，例如5t1c、5t2c或6t1c像素电路，也需要相对大量的晶体管。例如，图48a-48b分别描绘了具有用于驱动amoled显示器的补偿电路的已知像素电路4800的电路图和时序图。图48a中的像素电路4800是耦合类型的像素电路之一，其中数据信号在充电期间通过电容器耦合到驱动晶体管。在图48a中，当开关晶体管4804导通时，数据信号通过存储电容器4802耦合到驱动晶体管4806的栅极电极。此外，另外五个晶体管4810、4812、4814、4816、4818形成一个补偿电路，用于改善amoled显示器的亮度均匀性。也就是说，在图48a的示例性直接充电型像素电路4800中使用七个晶体管和一个电容器(7t1c)来驱动一个oled4808。
在另一示例中，图49a-49b分别描绘了具有用于驱动amoled显示器的补偿电路的已知像素电路4900的电路图和时序图。图49a中的像素电路4900是耦合类型的像素电路中的另一种，其中数据信号在充电期间经由电容器耦合到驱动晶体管。在图49a中，当开关晶体管4904导通时，数据信号通过耦合电容器4902耦合到驱动晶体管4906的栅极。除了存储电容器4908、耦合电容器4902、开关晶体管4904、驱动晶体管4906之外，另外三个晶体管4912、4914、4916形成补偿电路，以改善amoled显示器的亮度均匀性。也就是说，在图49a的示例性直接充电型像素电路4900中使用五个晶体管和两个电容器(5t2c)来驱动一个oled4910。
用于amoled显示器的补偿电路中所需的额外晶体管会增加像素的复杂性，这反过来导致低产量和小孔径比。由于布局面积大，每个oled的平均晶体管数量也成为不断提高amoled显示器的分辨率和每英寸像素数(ppi)的瓶颈，特别是在与在其像素电路中每个像素仅需一个晶体管的液晶显示器(lcd)竞争时尤其如此。
技术实现要素：
本公开一般涉及显示器，更具体地，涉及显示设备及其像素电路。
在一个示例中，用于驱动发光元件的电路包括电容器，发光控制晶体管，驱动晶体管和多个发光晶体管。发光控制晶体管包括可操作地耦合到发光控制信号的栅电极，可操作地耦合到电源电压的源电极，以及漏电极。驱动晶体管包括可操作地耦合到电容器的一个电极的栅电极，可操作地耦合到发光控制晶体管的漏电极的源电极，以及漏电极。多个发光晶体管中的每一个包括可操作地耦合到多个发光信号中的相应一个的栅电极，可操作地耦合到驱动晶体管的漏电极的源电极，以及可操作地耦合到多个发光元件的相应的一个的漏电极。多个发光信号中的每一个在帧周期内的多个发光时段中的相应一个期间接通相应的发光晶体管，以使相应的发光元件发光。发光控制信号在帧周期内的多个发光时段中的每个发光时段期间接通发光控制晶体管。
在另一示例中，用于驱动发光元件的电路包括电容器，发光控制晶体管，驱动晶体管和多个发光晶体管。发光控制晶体管包括可操作地耦合到发光控制信号的栅电极，可操作地耦合到参考电压的源电极，以及漏电极。驱动晶体管包括可操作地耦合到电容器的一个电极的栅电极，可操作地耦合到电源电压的源电极，以及漏电极。多个发光晶体管中的每一个包括可操作地耦合到多个发光信号中的相应一个的栅电极，可操作地耦合到驱动晶体管的漏电极的源电极，以及可操作地耦合到多个发光元件的相应的一个的漏电极。多个发光信号中的每一个在帧周期内的多个发光时段中的相应一个期间接通相应的发光晶体管，以使相应的发光元件发光。发光控制信号在帧周期内的多个发光时段中的每个发光时段期间接通发光控制晶体管。
在又一个示例中，一种装置包括发光驱动器。该装置驱动分成k组子像素的子像素阵列，其中k是大于1的整数。发光驱动器被配置为使得k组子像素中的每一组k个子像素在一个帧周期内的k个子帧周期的中的相应一个周期中顺序地发光。
在又一个示例中，提供了一种用于驱动子像素阵列的方法，所述子像素阵列被划分为至少第一组子像素和第二组子像素。在帧周期内的第一子帧周期中，扫描第一组子像素并使其发光。在第一子帧周期之后的帧周期内的第二子帧周期中，扫描第二组子像素并使其发光。
在又一示例中，amoled显示器包括oled阵列，多个像素电路，发光驱动器和栅极扫描驱动器。oled阵列被分成k组oled，其中k是大于1的整数。多个像素电路中的每一个被配置为从k组oled中的每一组驱动k个oled。发光驱动器可操作地耦合到多个像素电路，并且被配置为使得k组oled中的每一组在帧周期内的k个子帧周期中的相应一个中顺序地发光。栅极扫描驱动器可操作地耦合到多个像素电路，并被配置为在帧周期内的相应子帧周期中顺序扫描k组oled中的每一个。
在又一示例中，一种装置包括控制信号生成模块和数据转换模块。该装置控制分成k组子像素的子像素阵列的驱动，其中k是大于1的整数。控制信号产生模块被配置为向一个或多个驱动器提供多个控制信号。多个控制信号控制一个或多个驱动器以使k个子像素中的每一个在帧周期内的k个子帧周期中的相应一个中顺序地发光。数据转换模块被配置为基于子像素阵列被划分为k组子像素的方式将原始显示数据转换为转换后的显示数据。k组子像素基于转换的显示数据发光。
附图说明
当结合以下附图时，鉴于以下描述将更容易理解实施例，并且其中相同的附图标记表示相同的元件，其中：
图1是说明根据所公开的一个实施例的包括显示和控制逻辑的装置的框图。
图2a-2c是示出根据所公开各种实施例的图1中所示的显示器的各种示例的侧视图；
图3a-3c是根据各种实施例的将子像素阵列划分成子像素组的各种示例的示意图；
图4是说明根据所公开的一个实施例的包括多个驱动器的图1中所示的显示器的平面图。
图5是说明根据所公开的一个实施例的图4中所示的驱动器的方框图。
图6是说明根据所公开的一个实施例的图1中所示的控制逻辑的一个例子的方框图；
图7是说明根据所公开的一个实施例的由两个发光元件共享的像素电路的一个例子的电路图；
图8是根据所公开的一个实施例的图7中所示的像素电路的时序图；
图9是说明根据所公开的一个实施例的具有由同一列中的两个发光元件共享的补偿电路的像素电路的电路图；
图10是根据所公开的一个实施例的图9中所示的像素电路的时序图；
图11是根据实施例的在扫描方向上将显示帧划分为两个子帧的示例的示意图；
图12是根据实施例的在扫描方向上将6×3子像素阵列划分为两个子像素组的示例的示意图；
图13是根据所公开的一个实施例的用于驱动图12中所示的6×3子像素阵列的像素电路的时序图；
图14是说明根据所公开的一个实施例的用于提供用于驱动图12所示的6×3子像素阵列的发光信号的发光电路的电路图。
图15a-15b是说明根据各种实施例的用于提供用于驱动图12中所示的6×3子像素阵列的发光控制信号的发光控制电路的各种示例的电路图；
图16是根据所公开的一个实施例的用于驱动图12中所示的6×3子像素阵列的像素电路的另一时序图；
图17是说明根据所公开的一个实施例的用于提供扫描图12所示的6×3子像素阵列的扫描信号的栅极扫描驱动器的电路图。
图18是根据实施例的在扫描方向上将6×3子像素阵列分成三个子像素组的示例的示意图；
图19是说明根据所公开的一个实施例的具有由同一列中的三个发光元件共享的补偿电路的像素电路的电路图；
图20是根据所公开的一个实施例的用于驱动图18所示的6×3子像素阵列的像素电路的时序图；
图21是说明根据所公开的一个实施例的用于提供用于驱动图18所示的6×3子像素阵列的发光信号的发光电路的电路图。
图22a-22b是说明根据各种实施例的用于提供用于驱动图18所示的6×3子像素阵列的发光控制信号的发光控制电路的各种示例的电路图；
图23是根据所公开的一个实施例的用于驱动图18所示的6×3子像素阵列的像素电路的另一时序图；
图24是说明根据所公开的一个实施例的用于提供扫描图18所示的6×3子像素阵列的扫描信号的栅极扫描驱动器的电路图。
图25是根据所公开的一个实施例的用于驱动图18所示的6×3子像素阵列的像素电路的另一个时序图；
图26是根据实施例的在扫描方向上将6×3子像素阵列划分为六个子像素群的示例的示意图；
图27是说明根据所公开的一个实施例的具有由同一列中的六个发光元件共享的补偿电路的像素电路的电路图；
图28是根据所公开的一个实施例的用于驱动图26中所示的6×3子像素阵列的像素电路的时序图；
图29是说明根据所公开的一个实施例的用于提供用于驱动图26所示的6×3子像素阵列的发光信号的发光电路的电路图。
图30a-30b是说明根据各种实施例的用于提供用于驱动图26所示的6×3子像素阵列的发光控制信号的发光控制电路的各种示例的电路图；
图31是根据所公开的一个实施例的用于驱动图26中所示的6×3子像素阵列的像素电路的另一时序图；
图32是说明根据所公开的一个实施例的用于提供扫描图26所示的6×3子像素阵列的扫描信号的栅极扫描驱动器的电路图。
图33a-33c是根据各种实施例的在扫描方向上将显示帧划分为多个子帧的各种示例的示意图；
图34a-34c是根据各种实施例的在数据方向上将2×6子像素阵列划分为多个子像素组的各种示例的示意图；
图35是根据实施例的在扫描和数据方向上将显示帧划分为四个子帧的示例的示意图；
图36是根据实施例的在扫描和数据方向上将6×2子像素阵列划分为四个子像素组的示意图；
图37是说明根据所公开的一个实施例的具有由2×2子像素块中的四个发光元件共享的补偿电路的像素电路的电路图；
图38是根据所公开的一个实施例的用于驱动图36所示的6×2子像素阵列的像素电路的时序图；
图39是说明根据所公开的一个实施例的用于提供用于驱动图36所示的6×2子像素阵列的发光信号的发光电路的电路图。
图40a-40b是说明根据各种实施例的用于提供用于驱动图36中所示的6×2子像素阵列的发光控制信号的发光控制电路的各种示例的电路图；
图41是根据所公开的一个实施例的用于驱动图36所示的6×2子像素阵列的像素电路的另一时序图；
图42是说明根据所公开的一个实施例的用于提供扫描图36所示的6×2子像素阵列的扫描信号的栅极扫描驱动器的电路图。
图43是说明根据所公开的所公开的一个实施例的由两个发光元件共享的像素电路的另一个例子的电路图；
图44是说明根据所公开的一个实施例的具有由多个发光元件共享的补偿电路的像素电路的一个示例的电路图；
图45是说明根据所公开的一个实施例的具有由多个发光元件共享的补偿电路的像素电路的另一个例子的电路图；
图46是根据所公开的一个实施例的用于驱动具有子像素阵列的显示器的方法的流程图。
图47a-47b分别是电路图和时序图，示出了具有用于驱动amoled显示器的补偿电路的现有技术像素电路的一个例子；
图48a-48b分别是电路图和时序图，示出了具有用于驱动amoled显示器的补偿电路的现有技术像素电路的另一个例子；以及
图49a-49b分别是电路图和时序图，示出了具有用于驱动amoled显示器的补偿电路的现有技术像素电路的又一个例子。
具体实施方式
在以下详细描述中，通过示例阐述了许多具体细节，以便提供对相关公开的透彻理解。然而，对于本领域技术人员来说显而易见的是，可以在没有这些细节的情况下实践本公开。在其他情况下，已经相对上位地描述了公知的方法、过程、系统、组件和/或电路，而没有详细描述，以避免不必要地模糊本公开的各方面。
在整个说明书和权利要求书中，术语可以具有超出明确陈述含义的上下文中暗示或暗示的细微差别。同样地，这里使用的短语“在一个实施例/示例中”不一定是指相同的实施例，并且这里使用的短语“在另一个实施例/示例中”不一定是指不同的实施例。例如，旨在要求保护的主题包括整个或部分示例实施例的组合。
通常，术语可以至少部分地从上下文中的使用来理解。例如，如本文所使用的诸如“和”、“或”或“和/或”的术语可包括多种含义，这些含义可至少部分地取决于使用这些术语的上下文。通常，“或”如果用于连接一个清单(例如a、b或c)，则其意指a、b和c，此处表示包含性意思，同时也表示a、b或c，此处表示择一的含义。另外，如本文所使用的术语“一个或多个”，至少部分地取决于上下文，可以用于以单数意义描述任何特征，结构或特征，或者可以用于描述特征，结构或特征的组合。多元意义上的特征。类似地，诸如“一个”或“该”之类的术语可以被理解为传达单个用法或传达复数用法，至少部分地取决于上下文。另外，术语“基于”可以被理解为不一定旨在传达一组排他性的因素，而是可以替代地，至少部分地取决于上下文，允许存在不一定明确描述的其他因素。
如下面将详细公开的，除了其他新颖特征之外，本文公开的新的显示系统和其像素电路提供减少每个发光元件(例如，oled)所需的晶体管(例如，tft)的平均数量的能力；而对显示器的亮度均匀性保持相同的补偿效果。例如，在本公开中，发光元件阵列可以被分成多个组，每个组在一个帧周期中在相应的子帧中发光；因此，来自每个组的多个发光元件可以共享相同的像素电路。这里公开的新的帧分割和像素电路共享方案适用于各种应用，包括但不限于用于虚拟显示/增强现实(vr/ar)设备和手持设备的显示器。与已知解决方案相比，可以通过这里公开的新的帧分割和像素电路共享方案来提高产量和显示分辨率/ppi。因为可以简化栅极扫描驱动器和发光驱动器的复杂性和/或可以减少连接栅极扫描和发光驱动器与像素电路的导线数量，所以也可以减小手持设备的显示边缘区域。在本公开的一个实施例中，可以在扫描方向上划分发光元件阵列。换句话说，每组发光元件包括一行或多行发光元件。结果，与已知的解决方案相比，每个发光元件的充电时间没有减少。
另外的新颖特征将部分地在下面的描述中阐述，并且部分地对于本领域技术人员在研究以下和附图时将变得显而易见，或者可以通过实施例的制造或操作来学习。可以通过实践或使用在下面讨论的详细示例中阐述的方法，手段和组合的各个方面来实现和获得本公开的新颖特征。
图1示出了包括显示器102和控制逻辑104的装置100。装置100可以是任何合适的设备，例如，vr/ar设备(例如，vr耳机等)，手持设备(例如，功能机或智能电话、平板电脑等)，可穿戴设备(如眼镜、手表等)、汽车控制站、游戏机、电视机、笔记本电脑、台式电脑、上网本电脑、媒体中心、机顶盒、全球定位系统(gps)、电子广告牌、电子标志、打印机或任何其他合适的设备。在该示例中，显示器102可操作地耦合到控制逻辑104并且是装置100的一部分，例如但不限于头戴式显示器、计算机监视器、电视屏幕、仪表板、电子广告牌或电子标志。显示器102可以是oled显示器、液晶显示器(lcd)、电子墨水显示器、电致发光显示器(eld)、具有led或白炽灯的广告牌显示器，或任何其他合适类型的显示器。
控制逻辑104可以是任何合适的硬件、软件、固件或其组合，被配置为接收显示数据106并将接收的显示数据106(例如，像素数据)渲染成控制信号108，用于驱动显示器102上的子像素。控制信号例如，用于各种子像素排列的子像素着色算法可以是控制逻辑104的一部分或由控制逻辑104实现。如下面关于图108详细描述的那样，用于控制向子像素的数据写入和引导显示器102的操作。图6中，一个示例中的控制逻辑104可以包括具有定时控制器(tcon)608和时钟发生器610的控制信号生成模块602、具有存储单元612的数据转换模块604、以及数据重建单元614，以及控制逻辑104可以包括任何其他合适的组件，例如编码器、解码器、一个或多个处理器、控制器和存储设备。控制逻辑104可以实现为独立集成电路(ic)芯片，诸如专用集成电路(asic)或现场可编程门阵列(fpga)。装置100还可以包括任何其他合适的组件，例如但不限于扬声器110和输入设备112，例如鼠标、键盘、遥控器、手写设备、相机、麦克风、扫描仪等。
在一个示例中，装置100可以是具有显示器102的膝上型或台式计算机。在该示例中，装置100还包括处理器114和存储器116。处理器114可以是例如图形处理器(例如，gpu)、通用处理器(例如，apu、加速处理单元；gpgpu、gpu上的通用计算)或任何其他合适的处理器。存储器116可以是例如离散帧缓冲器或统一存储器。处理器114被配置为在显示帧中生成显示数据106并在将其发送到控制逻辑104之前在存储器116中暂时存储显示数据106。处理器114还可以生成其他数据，例如但不限于控制指令118或测试信号。然后，控制逻辑104直接或通过存储器116将它们提供给控制逻辑104。控制逻辑104然后直接从存储器116或从处理器114接收显示数据106。
在另一示例中，装置100可以是具有显示器102的电视机。在该示例中，装置100还包括接收器120，例如但不限于天线、射频接收器、数字信号调谐器、数字显示器连接器，例如，高清多媒体接口(hdmi)、数字视频接口(dvi)、displayport(dp)、通用串行总线(usb)、蓝牙、wifi接收器或以太网端口。接收器120被配置为接收显示数据106作为装置100的输入，并将本机或调制的显示数据106提供给控制逻辑104。
在又一个示例中，装置100可以是手持式或vr/ar设备，诸如智能电话、平板电脑或vr耳机。在该示例中，装置100包括处理器114、存储器116和接收器120。装置100可以由处理器114生成显示数据106并且通过接收器120接收显示数据106。例如，装置100可以是手持式或vr/ar。既可用作移动电视又可用作移动计算设备的设备。在任何情况下，装置100至少包括显示器102和控制逻辑104，如下面详细描述的。
图2a是示出包括一组子像素202、204、206、208的显示器102的一个示例的侧视图。显示器102可以是任何合适类型的显示器，例如oled显示器，例如amoled显示器，或者任何其他合适的展示。显示器102可以包括可操作地耦合到控制逻辑104的显示面板210。图2a中所示的示例示出了并排(也称为横向发光器)oled颜色图案化架构，其中通过金属遮挡掩膜沉积一种颜色的发光材料，而其他颜色区域被掩膜遮挡。
在该示例中，显示面板210包括发光层214和驱动电路层216。如图2a所示，发光层214包括多个发光元件(例如，在该示例中为oled)218、220、222、224，分别对应于多个子像素202、204、206、208。图2a中的a、b、c和d表示不同颜色的oled，例如但不限于红色、绿色、蓝色、黄色、青色、品红色或白色。发光层214还包括设置在oled218、220、222、224之间的黑色阵列226，如图2a所示。作为子像素202、204、206、208的边界的黑色阵列226用于阻挡从oled218、220、222、224外部的部分出射的光。发光层中的每个oled218,220,222,224。214可以以预定的颜色和亮度发光。
在该示例中，驱动电路层216包括多个像素电路228,230,232,234，每个像素电路包括一个或多个薄膜晶体管(tft)，分别对应于子像素202、204、206、208的oled218、220、222、224。202、204、206、208。根据控制信号108，像素电路228、230、232、234可以由来自控制逻辑104的控制信号108单独寻址，并且被配置为通过控制从各个oled218、220、222、224发光的光来驱动相应的子像素。驱动电路层216还可以包括与像素电路228、230、232、234形成在同一基板上的一个或多个驱动器(未示出)。面板上驱动器可以包括用于控制发光的电路、栅极扫描和数据写入，如下面详细描述的。扫描线和数据线也形成在驱动电路层216中，用于分别(作为控制信号108的一部分)从驱动器向每个像素电路228、230、232、234发送扫描信号和数据信号。显示面板210可以包括任何其他合适的组件，例如本领域已知的一个或多个玻璃基板，偏振层或触摸板(未示出)。在该示例中的驱动电路层216中的像素电路228、230、232、234和其他组件形成在沉积在玻璃基板上的低温多晶硅(ltps)层上，并且每个像素电路228、230、232、234中的tft是p型晶体管(例如，pmosltps-tft)。在一些实施例中，驱动电路层216中的组件可以形成在非晶硅(a-si)层上，并且每个像素电路中的tft可以是n型晶体管(例如，nmostft)。在一些实施例中，每个像素电路中的tft可以是有机tft(otft)或铟镓锌氧化物(igzo)tft。
如图2a所示，多个子像素的每个子像素202、204、206、208至少由对应的像素电路228、230、232、234驱动的oled218、220、222、224形成。每个oled可以由如本领域中已知的具有阳极、有机发光层和阴极的夹层结构。取决于相应oled的有机发光层的特性(例如，材料、结构等)，子像素可呈现不同的颜色和亮度。在该示例中，每个oled218、220、222、224是顶部发光的oled。在一些实施例中，oled可以处于不同的配置，例如底部发光的oled。在一个示例中，一个像素可以由三个相邻的子像素组成，例如三原色(红色、绿色和蓝色)中的子像素以呈现全色。在另一示例中，一个像素可以由四个相邻的子像素组成，例如三原色(红色、绿色和蓝色)和白色的子像素。在又一个示例中，一个像素可以由两个相邻的子像素组成。例如，子像素a202和b204可以构成一个像素，子像素c206和d208可以构成另一个像素。这里，由于显示数据106通常在像素级编程，所以每个像素的两个子像素或几个相邻像素的多个子像素可以通过子像素着色来共同寻址，以呈现每个像素的适当亮度和颜色，如在子像素着色的帮助下显示数据106(例如，像素数据)。然而，应了解，在一些实施例中，显示数据106可在子像素级编程，使得显示数据106可直接寻址个别子像素而无需子像素渲染。因为它通常需要三原色(红色、绿色和蓝色)来呈现全色，所以结合子像素着色算法为显示器102提供专门设计的子像素排列，以实现适当的表观颜色分辨率。
图2a中所示的示例示出了并排图案化架构，其中通过金属遮挡掩膜沉积一种颜色的发光材料，而其他颜色区域被掩膜遮挡。在另一个示例中，具有滤色器(woled+cf)图案化架构的白色oled可以应用于显示面板210。在woled+cf架构中，一堆发光材料形成白光的发光层。每个单独子像素的颜色由不同颜色的另一层滤色器限定。由于有机发光材料不需要通过金属遮挡掩膜进行图案化，因此可以通过woled+cf图案化架构来提高分辨率和显示尺寸。图2b示出了应用于显示面板210的woled+cf图案化架构的示例。该示例中的显示面板210包括驱动电路层216、发光层236、滤色器层238和封装层239。例如，发光层236包括一叠发光子层并发光白光。滤色器层238可以包括阵列上的滤色器，其具有分别对应于子像素202、204、206、208的多个滤色器240、242、244、246。图2b中的a、b、c和d表示四种不同颜色的滤光器，例如但不限于红色、绿色、蓝色、黄色、青色、品红色或白色。滤色器240、242、244、246可以由树脂膜形成，其中包含具有所需颜色的染料或颜料。取决于相应滤色器的特性(例如，颜色、厚度等)，子像素可呈现不同的颜色和亮度。封装层239可以包括封装玻璃衬底或通过薄膜封装(tfe)技术制造的衬底。驱动电路层216可以包括像素电路阵列，包括ltps、igzo或otft晶体管。显示面板210可以包括本领域已知的任何其他合适的组件，例如偏振层或触摸板(未示出)。
在又一个示例中，具有转移滤色器(boled+转移cf)图案化架构的蓝色oled也可以应用于显示面板210。在boled+转移cf架构中，在没有金属遮挡掩膜的情况下沉积蓝光的发光材料，并且每个单独子像素的颜色由用于不同颜色的另一层转移滤色器确定。图2c示出了应用于显示面板210的boled+转移cf图案化架构的示例。该示例中的显示面板210包括驱动电路层216、发光层248、颜色转移层250和封装层251。在该示例中，发光层248发光蓝光并且可以在没有金属遮挡掩膜的情况下沉积。应了解，在一些实施例中，发光层248可发光其它颜色的光。颜色转移层250可以包括阵列上的转移滤色器，其具有分别对应于子像素202、204、206、208的多个转移滤色器252、254、256、258。图2c中的a、b、c和d表示四种不同颜色的转移滤色器，例如但不限于红色、绿色、蓝色、黄色、青色、品红色或白色。每种类型的转移滤色器可以由变色材料形成。取决于相应转移滤色器的特性(例如，颜色、厚度等)，子像素可呈现不同的颜色和亮度。封装层251可以包括封装玻璃衬底或通过tfe技术制造的衬底。驱动电路层216可以包括像素电路阵列，包括ltps、igzo或otft晶体管。显示面板210可以包括本领域已知的任何其他合适的组件，例如偏振层或触摸板(未示出)。
这里公开的新的帧分割和像素电路共享方案适用于任何已知的oled图案化架构，包括但不限于如上所述的并排，woled+cf和boled+ccm图案化架构。尽管图2a-2c被示出为oled显示器，但是应当理解，提供它仅用于示例性目的而没有限制。
传统上，对于诸如amoled显示器的oled显示器，使用栅极驱动器(例如，阵列上的栅极驱动器(goa))和发光驱动器(例如阵列上的发射驱动器(eoa))来控制每个oled都要充电，然后在每帧中发光。例如，对于分辨率为1920×1080且帧速率为60hz的全高清(fhd)显示器，每帧为16.7ms，每次扫描为8.7μs。也就是说，在一帧中，首先扫描每个oled并对其充电8.7ns，然后在帧周期的剩余时间内发光，直到在后续帧中刷新。因为充电周期(即，8.7μs的扫描周期)与帧周期(16.7ms)相比要短得多，所以可以认为每个oled在传统amoled显示器的整个帧周期期间发光。然而，在一些新兴的显示器应用中，可能不总是需要在整个帧周期期间打开每个子像素。例如，对于某些vr显示器(例如，vr头戴式设备)，在扫描期间充电之后，每个子像素仅被打开以在整个帧周期的15％发光。所有子像素可以在相同的发光时段期间开启，或者在vr显示器的不同显示模式中一个接一个地开启。然而，发光时间段仅是整个帧周期的一部分。vr显示器已经使用这种所谓的“黑帧插入”(bfi)方法来减少运动模糊。
本公开认识到，因为在整个帧周期期间每个子像素不一定导通(例如，由于vr显示中的bfi)，所以显示器上的子像素阵列可以被分成子像素组，使得每组子像素可以在具有帧周期的相应发光时段中顺序地发光。也就是说，整个帧周期可以包括多个发光周期，每个发光周期可以由多个子像素之一用于发光。因此，那些子像素可以共享相同的像素电路以减少每个子像素和布局区域的平均晶体管。例如，对于其中发光时间段是整个帧周期的15％的vr显示器，在一个帧周期中可以包括最多六个发光时间段，因此最多六个子像素可以共享相同的像素电路。换句话说，每个帧可以被划分为子帧，并且每个子像素组在帧周期内的相应子帧周期中顺序地发光。本公开中的新颖的帧分割和像素电路共享方案不仅适用于vr显示器。即使对于期望更长的发光时段以确保显示图像的足够亮度的传统显示器，本公开中的新颖的帧分割和像素电路共享方案也是可行的。例如，可以增加amoled显示器中的每个oled的驱动电流，以补偿由于较短的发光时段导致的亮度降低。
图3a-3c是根据各种实施例的将子像素阵列划分成子像素组的各种示例的示意图。在图3a中，帧在扫描方向上(即，沿显示器的垂直方向)被分成子帧。换句话说，子像素阵列在扫描方向上被分成多组子像素。每组子像素包括一行或多行子像素。尽管在图3a中仅示出了两个子帧(子像素组)，但是应当理解，子帧(子像素组)的数量可以是k，其中k是大于1的整数，例如，2、3、4、5、6......在一些实施例中，子像素阵列可以在扫描方向上被均匀地划分为k组子像素(即，每组子像素具有相同数量的子像素行)。在那些实施例中，k是子像素的总行数的因子。在一些实施例中，每组子像素可以具有不同数量的子像素行，使得k可以是大于1的任何整数。
还应理解，子像素阵列在扫描方向上被分成子像素组的方式不受限制。在图3a中，相邻行的子像素被分成不同的子像素组。也就是说，一组子像素包括所有奇数行的子像素，而另一组子像素包括所有偶数行的子像素。结果，来自第一组子像素的一个子像素可以与来自第二组子像素的另一子像素共享相同的像素电路。在一些实施例中，共享相同像素电路的两个子像素可以是在两组子像素中彼此之间具有最小距离的子像素，以便最小化连接线。例如，同一列中的每两个相邻子像素可以共享图3a中所示的示例中的相同像素电路。应当理解，对于扫描方向分割，因为不同行中的子像素可以共享相同的像素电路，所以它们也可以共享相同的扫描线。因此，通过扫描方向分割可以减少扫描线的总数。此外，对于扫描方向分割，每个子像素的充电时段不会减少。在另一示例中，对于具有n行子像素的显示器，第一组子像素可包括所有子像素行的上半部分，即第1行至第n/2行，第二组子像素可包括下半部分所有子像素行，即(n/2)+第1行到第n行。从上述示例可以理解，子像素阵列可以以各种方式在扫描方向上被分成子像素组，只要每组子像素包括一行或多行子像素即可。还应理解，子像素阵列未被物理地划分，而是在逻辑上被划分为子像素组，使得每组子像素在帧周期内的相应子帧周期中顺序地发光，如下面详细描述的。
在图3b中，帧在数据方向上(即，沿显示器的水平方向)被分成子帧。换句话说，子像素阵列在数据方向上被分成多组子像素。每组子像素包括一列或多列子像素。尽管在图3b中仅示出了两个子帧(子像素组)，但是应当理解，子帧(子像素组)的数量可以是k，其中k是大于1的整数，例如，2、3、4、5、6......在一些实施例中，子像素阵列在数据方向上被均匀地划分为k组子像素(即，每组子像素具有相同数量的子像素列)。在那些实施例中，k是子像素的总列数的因子。在一些实施例中，每组子像素可以具有不同数量的子像素列，使得k可以是大于1的任何整数。
还应理解，子数据阵列在数据方向上被分成子像素组的方式不受限制。在图3b中，相邻的子像素列被分成不同的子像素组。也就是说，一组子像素包括所有奇数列的子像素，而另一组子像素包括所有偶数列的子像素。结果，来自第一组子像素的一个子像素与来自第二组子像素的一个子像素共享相同的像素电路。在一些实施例中，共享相同像素电路的两个子像素可以是在两组子像素中彼此之间具有最小距离的子像素，以便最小化连接线。例如，在图3b所示的示例中，同一行中的每两个相邻子像素可以共享相同的像素电路。应当理解，对于数据方向划分，因为不同列中的子像素可以共享相同的像素电路，所以它们也可以共享相同的数据线。因此，可以通过数据方向划分来减少数据线的总数。此外，对于数据方向划分，每个子像素的充电时段也减少。在另一示例中，对于具有m列子像素的显示器，第一组子像素可包括所有子像素列的左半部分，即第一列至第m/第2列，第二组子像素可包括右半部分所有子像素列，即(m/2)+第1列到第m列。从上述示例可以理解，子像素阵列可以以各种方式在数据方向上被分成子像素组，只要每组子像素包括一列或多列子像素即可。还应理解，子像素阵列未被物理地划分，而是在逻辑上被划分为子像素组，使得每组子像素在帧周期内的相应子帧周期中顺序地发光，如下面详细描述的。
在图3c中，帧在扫描方向和数据方向上被分成子帧。换句话说，子像素阵列在扫描和数据方向上被分成多组子像素。每组子像素包括多个子像素块(例如，2×2子像素块或2×3子像素块)。在图3c中，子像素阵列被分成四组子像素，每个子像素包括多个2×2子像素块。图3c中的示例适用于子像素排列，其中由于布局均匀性，一个像素由两个子像素组成。尽管在图3c中仅示出了四个子帧(子像素组)，但是应当理解，子帧(子像素组)的数量可以是k，其中k是大于1的整数，例如，2、3、4、5、6......，以及每个子帧(子像素组)包括多个p×q个子像素块。在另一示例中，子像素阵列可以被划分为六组子像素，每组子像素包括多个2×3子像素块。上述示例中的划分适用于真实rgb显示，其中由于布局均匀性，一个像素由红色、绿色和蓝色子像素组成。在一些实施例中，子像素阵列在扫描和数据方向上被均匀地划分为k组子像素。在那些实施例中，p是子像素的总行数的因子，q是子像素的总列数的因子。
还应理解，在扫描和数据方向上将子像素阵列划分为子像素组的方式不受限制。在另一示例中，四组子像素中的每一组可以是子像素阵列的象限，即，左上四分之一、右上四分之一、左下四分之一或右下四分之一。从上述示例可以理解，子像素阵列可以以各种方式在扫描和数据方向上被分成子像素组，只要每组子像素包括一个或多个子像素块即可。还应理解，子像素阵列未被物理地划分，而是在逻辑上被划分为子像素组，使得每组子像素在帧周期内的相应子帧周期中顺序地发光，如下面详细描述的。。
图4是说明根据一个实施例的包括多个驱动器的图1中所示的显示器102的平面图。该示例中的显示面板210包括子像素阵列400(例如，oled)、多个像素电路(未示出)、以及包括发光驱动器402、栅极扫描驱动器404和源写入驱动器406的多个面板上驱动器。子像素阵列400可以被分成k组子像素，其中k是大于1的整数。如上所述，可以在扫描方向、数据方向或扫描和数据方向上进行划分。像素电路可操作地耦合到子像素阵列400和面板上驱动器402、404和406。每个像素电路可以由来自k组子像素中的每一个的k个子像素共享。也就是说，每个像素电路被配置为驱动k个对应的子像素。例如，如果子像素阵列400在扫描方向上被分成两组子像素，如图3a所示，则每个像素电路可以由同一列中的两个相邻子像素共享(来自具有所有奇数行的子像素的第一组子像素的一个子像素和来自具有所有偶数行的子像素的第二组子像素的一个子像素)。
该示例中的发光驱动器402被配置为使得k组子像素中的每一个在帧周期内的k个子帧周期中的相应一个中顺序地发光。现在转到图5，在一个示例中，发光驱动器402从控制逻辑104接收控制信号506(作为控制信号108的一部分)，并向一组发光控制信号510和一组发光信号512提供控制信号。控制信号506可以包括一个或多个时钟信号cke和使能信号，例如起始发光ste信号。应当理解，尽管图4中示出了一个发光驱动器402，但是在一些实施例中，多个发光驱动器可以彼此结合工作。该示例中的发光驱动器402包括发光控制电路502和发光电路504，每个发光控制电路可以包括一个或多个移位寄存器。
如下面详细描述的，该示例中的发光电路504被配置为分别向多个像素电路提供k组子像素的k组发光信号em1-emk。k组发光信号em1-emk中的每一组使得各个子像素组中的子像素在帧周期内的相应子帧周期中发光。在该示例中，发光电路504基于时钟信号cke和一组起始发光信号ste提供发光信号512。该示例中的发光控制电路502被配置为向多个像素电路提供一个或多个发光控制信号emc1-emcn。每个发光控制信号emc1-emcn控制共享相同像素电路的k个子像素中的每一个，以在帧周期内的子帧周期中顺序地发光。在该示例中，发光控制电路502基于时钟信号cke和另一个起始发光信号ste提供发光控制信号510。用于发光控制电路502的ste信号可以是用于发光电路504的一组ste信号的逻辑分离。在一个示例中，对于pmos像素电路，在帧周期内的相应一个发光时段期间，多个发光信号em1-emk中的多个发光信号em1-emk为低电平；并且在帧周期内的每个发光时段中，相应的发光控制信号emcn为低电平。在另一示例中，对于nmos像素电路，在帧周期内的相应一个发光时段期间，多个发光信号em1-emk中的每一个都是高电平，并且在帧周期内的每个发光时段中，对应发光控制信号emcn为高电平。
在下面参考图15b、22b、30b和40b详细描述的一些实施例中，发光控制信号emc1-emcn可以由发光控制电路502基于发光信号em1-emk提供。在一个示例中，对于pmos像素电路，发光控制电路502可以包括and门，基于帧划分方式，每个and门根据两个或更多个发光信号em1-emk提供发光控制信号emc1-emcn中的一个。在另一示例中，对于nmos像素电路，基于帧划分方式，发光控制电路502可以包括或门，每个或门根据两个或更多个发光信号em1-emk提供发光控制信号emc1-emcn中的一个。
返回图4，在该示例中，栅极扫描驱动器404将基于来自控制逻辑104的控制信号生成的多个扫描信号顺序地施加到子像素阵列400中的每行子像素的扫描线(也称为栅极线)。例如，如图5所示，栅极扫描驱动器404从控制逻辑104接收控制信号508(作为控制信号108的一部分)，并将一组扫描信号514提供给子像素阵列400的像素电路。控制信号508可以包括一个或多个时钟信号ckv和使能信号，例如启动垂直stv信号。如下面详细描述的，在每个帧周期的扫描/充电周期期间将扫描信号s0-sn施加到每个像素电路的开关晶体管的栅极，以接通开关晶体管，使得对应的数据信号子像素可以由源写入驱动器406写入。在一个示例中，每个扫描信号s0-sn使得共享相同像素电路的k个子像素中的每一个在帧周期内在相应的子帧周期中被顺序地充电。如上所述，对于子像素阵列400的扫描方向划分或扫描/数据方向划分，多行子像素可以共享相同的扫描线，因此，扫描线的总数小于子像素行总数。应当理解，尽管图4中示出了一个栅极扫描驱动器404，但是在一些实施例中，多个栅极扫描驱动器可以彼此结合工作以扫描子像素阵列400。
在该示例中，源写入驱动器406被配置为将从控制逻辑104接收的显示数据写入每帧中的子像素阵列400。例如，源写入驱动器406可以同时将数据信号施加到每列子像素的数据线(也就是源线)。也就是说，源写入驱动器406可以包括一个或多个移位寄存器、数模转换器(dac)、多路复用器(mux)和运算电路，用于控制向每个像素的开关晶体管的源电极施加电压的定时(即，在每个帧周期中的扫描/充电时段期间)和根据显示数据的灰度的施加电压的大小。由于每个帧被划分为子帧，并且子帧组在帧周期中在相应的子帧周期中顺序地发光，因此从处理器114或接收器120接收的原始(本机)显示数据106可能不会被源写入驱动器406直接使用。在一个示例中，控制逻辑104可以基于子像素阵列400被划分为k组子像素的方式(例如，在帧周期内扫描每行子像素的序列)将原始显示数据106转换为转换后的显示数据。使得源写入驱动器406将转换后的显示数据写入子像素阵列400。如上所述，对于子像素阵列400的数据方向划分或扫描/数据方向划分，多列子像素可以共享相同的数据线，因此，数据线的总数小于子像素的总列数。应当理解，尽管在图4中示出了一个源写入驱动器406，但是在一些实施例中，多个源写入驱动器可以彼此结合工作以将数据信号应用于每列子像素的数据线。
图6是说明根据一个实施例的图1中所示的控制逻辑104的一个例子的方框图。在该示例中，控制逻辑104是集成电路(但是可替代地包括由离散逻辑和其他组件构成的状态机)，其在处理器114/存储器116和显示器102之间提供接口功能。控制逻辑104可以提供各种控制信号108具有合适的电压、电流、定时和解复用，以使显示器102显示所需的文本或图像。控制逻辑104可以是专用微控制器，并且可以包括存储单元，例如ram、闪存、eeprom和/或rom，其可以存储例如固件和显示字体。在该示例中，控制逻辑104包括控制信号生成模块602，数据转换模块604和数据接口606.数据接口606可以是任何串行或并行接口，例如但不限于ttl、cmos、rs-232、spi、i2c、mimp、edp、i80/m68系列mcu接口等。数据接口606被配置为接收多个帧中的原始显示数据106和任何其他控制指令118或测试信号。原始显示数据106可以以本领域中使用的任何帧速率在连续帧中接收，例如30、60或72hz。所接收的原始显示数据106由数据接口606转发到控制信号生成模块602和数据转换模块604。
在该示例中，控制信号生成模块602将控制信号108提供给面板上驱动器402、404、406。帧周期内的各个子帧周期，控制信号108控制面板上驱动器402、404、406，以使每组子像素顺序地发光。控制信号产生模块602可以包括tcon608和时钟发生器610。tcon608可以分别向发光驱动器402和栅极扫描驱动器404提供各种使能信号，包括但不限于ste和stv信号。时钟发生器610可以分别向发光驱动器402和栅极扫描驱动器404提供各种时钟信号，包括但不限于cke和ckv信号。如上所述，控制信号产生模块602可以向发光驱动器402提供包括cke和ste信号的第一组控制信号506以控制发光驱动器402。控制信号产生模块602还可以提供第二组控制信号508(包括ckv和stv信号)到栅极扫描驱动器404以控制栅极扫描驱动器404。下面根据本公开的各种实施例描述由控制信号产生模块602提供的每个控制信号108的定时的细节。
在该示例中，数据转换模块604将转换后的显示数据616提供给源写入驱动器406。数据转换模块604被配置为基于子像素阵列400被划分为子像素组的方式，将原始显示数据106转换为转换后的显示数据616。一帧中的原始显示数据包括要经由相应数据线发送到每列子像素的多个数据信号。根据扫描相应列中的每个子像素的顺序排列每个数据信号的定时。例如，第一级原始数据信号106表示要写入第一行中的子像素的数据，第二级原始数据信号106表示要写入第二行中的子像素的数据，等等。如这里所公开的，由于子像素阵列被分成子像素组，每个子像素在帧周期中在相应的子帧中发光，因此扫描子像素行的顺序相应地改变。在图3a所示的例子中，扫描子像素行的顺序不再遵循第1行、第2行、第3行、第4行、第5行、......、第n行的模式。相反，扫描序列变为第1行、第3行、第5行、......、第(n-1)行、第2行、第4行、第6行、......、第n行。因此，根据基于划分方式确定的新扫描序列，在转换后的显示数据616中重新排列(即，重新排序)每个数据信号的定时。
该示例中，数据转换模块604包括存储单元612和数据重建单元614。由于在帧层级执行显示数据的转换，水平存储单元612被配置为接收原始显示数据106并在每个帧中存储原始显示数据106。存储单元612可以是暂时存储由数据接口606转发的原始显示数据106的数据锁存器。数据重建单元614可操作地耦合到存储单元612，并且被配置为基于子像素组在帧周期内发光的顺序，在每个帧中将原始显示数据106重建为对应的转换显示数据616。对于扫描方向划分，该顺序对应于子像素行的扫描顺序。应当理解，在一些实施例中，数据转换模块604可以不包括在控制逻辑104中。相反，处理器114可以自己调整原始显示数据106的定时，以适应由帧划分引起的扫描顺序的改变。
图7是示出根据实施例的由两个发光元件共享的像素电路700的一个示例的电路图。该示例中的像素电路700由表示来自不同子像素组的两个子像素的两个发光元件d1、d2共享。该示例中的像素电路700包括存储电容器702、发光控制晶体管704、驱动晶体管706、两个发光晶体管708-1、708-2和开关晶体管710。发光元件d1、d2可以可以是oled，例如顶部发光oled，并且每个晶体管可以是p型晶体管，例如pmostft。像素电路700可以经由扫描线714耦合到栅极扫描驱动器404，和经由数据线716耦合到源写入驱动器406。另外或可选地，补偿电路712可以包括在像素电路700中以确保发光元件d1、d2亮度之间的均匀性。补偿电路712可以是本领域已知的任何配置，其包括一个或多个晶体管和电容器。像素电路700适用于直接充电型像素电路的任何配置，因为在像素电路700中，当在充电时段期间开关晶体管710导通时，数据信号直接施加到驱动晶体管706。
在该示例中，发光控制晶体管704包括可操作地耦合到发光控制信号emc的栅电极，可操作地耦合到电源电压vdd的源电极，以及漏电极。发光控制信号emc可以由发光驱动器402的发光控制电路502提供。该示例中，在一个帧周期中，发光控制信号emc在用于两个发光元件d1、d2的两个发光周期的每个周期中导通发光控制晶体管704。驱动晶体管706包括可操作地耦合到存储电容器702的一个电极的栅电极，可操作地耦合到发光控制晶体管704的漏电极的源电极，以及漏电极。在每个发光周期中(即，当发光控制晶体管704导通时)，驱动晶体管706基于当前存储电容器702处的电压电平确定的电平向发光元件d1、d2之一提供驱动电流。。
每个发光晶体管708-1、708-2包括可操作地耦合到相应的发光信号em1、em2的栅电极，可操作地耦合到驱动晶体管706的漏电极的源电极，以及可操作地耦合到相应的发光元件d1、d2的漏电极。应当理解，在补偿电路712包括在像素电路700中的示例中，每个发光晶体管708-1、708-2的源电极可以不直接连接到驱动晶体管706的漏电极。在任何情况下，在发光时段期间(即，当发光控制晶体管704导通时)，通过电源电压vdd、发光控制晶体管704、驱动晶体管706、发光晶体管708-1、708-2之一、以及发光元件d1，d2之一形成驱动电流路径。每个发光信号em1、em2在帧周期内的两个发光时段中的相应一个期间接通相应的发光晶体管708-1、708-2，以使相应的发光元件d1，d2发光。
在该示例中，开关晶体管710包括可操作地耦合到传输扫描信号的扫描线714的栅电极，可操作地耦合到传输数据信号的数据线716的源电极，以及漏电极。扫描信号可以在帧周期内的两个充电时段中的每一个期间接通开关晶体管710，以使存储电容器702在相应发光元件d1、d2的数据信号中被充电到相应电平。如上所述，显示数据的定时已经被重新排列在转换后的显示数据中，以适应这里公开的帧分割和像素电路共享方案。在该示例中，存储电容器702在一个帧周期中分别对两个发光元件d1、d2充电两次。在每个充电时段期间，发光控制信号emc关闭发光控制晶体管704以阻断电源电压vdd。
图8是根据一个实施例的图7中所示的像素电路700的时序图。在该示例中，帧周期被分成两个子帧，用于两个发光元件d1、d2中的每一个。发光控制信号emc在两个子帧的每一个中接通发光控制晶体管704(即，发光控制晶体管704在帧周期中接通两次)。因此，第一发光信号em1在第一子帧中的第一发光时段802-1期间导通第一发光晶体管708-1，并且第二发光信号em2在第二子帧中的第二发光时段802-2期间导通第二发光晶体管708-2。也就是说，发光控制信号emc和两个发光信号em1、em2的定时被设计为彼此协调以在一个帧周期内产生两个后续发光时段802-1、802-2。
在图8中，在发光控制信号emc接通发光控制晶体管704之前，扫描信号sn接通开关晶体管710以用数据信号data使存储电容器702在两个子帧中的每一个中充电(即，存储电容器702在帧周期中被充电两次)。即，扫描信号sn分别在一个帧周期中为两个发光元件d1、d2产生两个充电周期804-1、804-2。在第一充电时段804-1期间，存储电容器702用第一发光元件d1的电平的数据信号data充电。然后，在第一发光时段802-1期间，第一发光元件d1以基于存储电容器702的充电电压电平确定的亮度等级发光。在第二发光时段804-2，存储电容器702被充电。数据信号data用于第二发光元件d2的电平。然后，在第二发光时段802-2期间，第二发光元件d2以基于存储电容器702的充电电压电平确定的亮度等级发光。在该示例中，在充电时段804-1,804-2期间，发光控制信号emc关闭发光控制晶体管704。
图9和图10分别是根据一个实施例的像素电路900的电路图和时序图，该像素电路900具有由同一列中的两个发光元件共享的补偿电路902。与图7中所示的示例性直接充电型像素电路700相比，将额外的晶体管和控制信号(例如，复位信号sn-1)添加到像素电路900以形成补偿电路902，这消除了驱动晶体管的迁移率的非均匀性和阈值电压vth的影响。当在扫描方向上划分oled阵列时，该示例中的两个发光元件可以是相同列中的相邻oled。在像素电路900中，七个晶体管和一个电容器(7t1c)用于驱动两个子像素。与已知解决方案(例如，直充电型像素电路4700)相比，直充电型像素电路900中每个子像素的平均晶体管数量减少。结果，直充电型像素电路900的排布面积是用于驱动相同数量的子像素的直充电型像素电路4700的排布面积的大约一半。
图11是根据实施例的在扫描方向上将显示帧划分为两个子帧的示例。在该示例中，具有6×4像素的分辨率的显示帧1100在扫描方向上被均匀地划分为第一子帧1102和第二子帧1104。每个子帧周期是帧周期的一半。在该示例中，每个像素1106由同一行中的三个相邻子像素(例如，r、g和b子像素)组成，每个子像素是发光元件。也就是说，6×12子像素阵列在扫描方向上被分成两组子像素。第一组子像素包括6×12子像素中的一半，即第一、第三和第五行中的子像素，第二组子像素包括6×12子像素中的另一半，即，第二，第四和第六行中的子像素。以显示帧1100上的第一列像素为例，如图12所示，在扫描方向上将6×3子像素阵列分成两个子像素组。
图13是根据实施例的用于驱动图12中所示的6×3子像素阵列的像素电路的时序图。在该示例中，示出了发光控制信号emc1、emc2、emc3和发光信号em1-1、em1-2、em1-3、em2-1、em2-2、em2-3的定时。当6×3子像素阵列在扫描方向上被分成两个子像素组时，提供两组发光信号：用于控制发光的第一组发光信号em1-1、em1-2、em1-3第一子像素组中的子像素，以及用于控制第二子像素组中的子像素的发光的第二组发光信号em2-1、em2-2、em2-3。具体地，第一组中的发光信号em1-1、em1-2、em1-3分别控制第一、第三和第五行中的子像素，以在第一子帧周期期间发光(帧1-1)，并且第二组中的发光信号em2-1、em2-2、em2-3分别控制第二行、第四行和第六行中的子像素，以在第一子帧周期之后的第二子帧周期期间发光(帧1-2)。关于发光控制信号emc1、emc2、emc3，它们中的每一个控制共享相同像素电路的两个子像素，以在帧周期内的各个子帧周期(发光周期)中顺序地发光。具体地，发光控制信号emc1可以控制来自第一行子像素和第二行子像素的子像素，发光控制信号emc2可以控制来自第三行子像素和第四行子像素的子像素，并且发光控制信号emc3可以控制来自第五和第六行子像素的子像素。如图13所示，发光控制信号emc1与发光信号em1-1、em2-1配合，使得当任何发光信号em1-1、em2-1变为发光控制信号emc1时，发光控制信号emc1变为低电平。类似地，发光控制信号emc2与发光信号em1-2、em2-2配合，使得当任何发光信号em1-2、em2-2变低时，发光控制信号emc2变低；发光控制信号emc3与发光信号em1-3、em2-3配合，使得当发光信号em1-3、em2-3中的任何一个变低时，发光控制信号emc3变低。
图14是说明根据一个实施例的用于提供用于驱动图12中所示的6×3子像素阵列的发光信号的发光电路504的电路图。在该示例中，发光电路504包括两个移位寄存器1402、1404，每个移位寄存器被配置为提供相应的一组发光信号。第一移位寄存器1402包括三个触发器，响应于由控制逻辑104提供的使能信号ste1和时钟信号cke1、cke2，分别在第一组发光信号中提供三个发光信号em1-1、em1-2、em1-3。第二移位寄存器1404包括三个触发器，响应于由控制逻辑104提供的使能信号ste2和时钟信号cke1、cke2，分别在第二组发光信号中提供三个发光信号em2-1、em2-2、em2-3。在这个例子中，时钟信号cke1、cke2被提供给第一和第二移位寄存器1402、1404中的不同时钟输入。图13中示出了发光信号em1-2、em1-3、em2-1、em2-2、em2-3和使能信号ste1、ste2的时序。该示例中的发光电路504用于驱动图12所示的6×3子像素阵列。对于具有n×m子像素阵列的显示器，当显示时，在扫描方向上，显示帧被均匀地划分为k个子帧(即，k组子像素)，发光电路504中所需的移位寄存器的数量是k。换句话说，发光电路504包括k个移位寄存器，用于分别提供k组发光信号，并且每个移位寄存器包括n/k个触发器，用于分别在每组发光信号中提供n/k个发光信号。
图15a是说明根据一个实施例的用于提供用于驱动图12中所示的6×3子像素阵列的发光控制信号的发光控制电路502的一个实例的电路图。在该示例中，发光控制电路502包括移位寄存器1502，其配置成响应于由控制逻辑104提供的使能信号ste3和时钟信号cke3、cke4，提供发光控制信号emc1、emc2、emc3。在该示例中，使能信号ste3是提供给发光电路504中的两个移位寄存器1402、1404的使能信号ste1、ste2的逻辑分离。例如，当使能信号ste1、ste2中的任何一个为低时，使能信号ste3为低。发光控制信号emc1、emc2、emc3和使能信号ste1、ste2的时序如图13所示。本例中的移位寄存器1502包括三个触发器，输出三个发光控制信号emc1、emc2、emc3，用于驱动图12所示的6×3子像素阵列。对于具有n×m子像素阵列的显示器，当在扫描方向上将显示帧均匀地划分为k个子帧(即，k组子像素)时，移位寄存器在发光控制电路502包括n/k个触发器，分别用于提供n/k个发光控制信号。
图15b是说明根据一个实施例的用于提供用于驱动图12中所示的6×3子像素阵列的发光控制信号的发光控制电路的另一示例的电路图。在该示例中，发光控制电路502包括三个and门1504、1506、1508，每个and门1504、1506、1508被配置为提供发光控制信号emc1、emc2、emc3中的一个。每个and门1504、1506、1608分别基于六个发光信号em1-1、em1-2、em1-3、em2-1、em2-2、em2-3中的两个提供发光控制信号emc1、emc2、emc3。对于每个and门1504、1506、1508，输入发光信号之一来自第一组发光信号em1-1、em1-2、em1-3，另一个输入发光信号来自第二组发光信号em2-1、em2-2、em2-3。相同and门1504、1506、1508的两个输入发光信号用于控制共享相同像素电路的两个子像素。具体地，来自第一组发光信号的发光信号em1-1和来自第二组发光信号的相应发光信号em2-1是第一与门1504的输入，以及发光控制信号emc1是第一个and门1504的输出；来自第一组发光信号的发光信号em1-2和来自第二组发光信号的相应发光信号em2-2是第二与门1506的输入，并且发光控制信号emc2是第二与门1506的输出；来自第一组发光信号的发光信号em1-3和来自第二组发光信号的相应发光信号em2-3是第三与门1508的输入，并且发光控制信号emc3是第三与门1508的输出。
图15b中所示的发光控制电路502适用于pmos像素电路。当两个输入发光信号中的任何一个为低时，输出发光控制信号为低。因为两个输入发光信号分别控制共享相同像素电路的两个发光元件，所以在一个帧周期内，相应的发光控制信号在两个发光周期中的每一个期间(即，当任两个发光信号中的一个发光信号是低时)接通p型发光控制晶体管。输出发光控制信号emc1、emc2、emc3和输入发光信号em1-1、em1-2、em1-3、em2-1、em2-2、em2-3的时序如图13所示。应当理解，在像素电路是nmos像素电路的一些实施例中，三个or门可以代替图15b中的三个and门1504、1506、1508。具有相反极性的相应发光信号被输入到每个或门，并且从每个或门输出具有相反极性的相应发光控制信号。也就是说，当两个输入发光信号中的任何一个为高时，输出发光控制信号为高。因为两个输入发光信号分别控制共享相同像素电路的两个发光元件，所以在一个帧周期内，相应的发光控制信号在两个发光周期中的每一个期间(即，当两个发光信号中的任何一个发光信号是高时)接通n型发光控制晶体管。对于具有n×m子像素阵列的显示器，当在扫描方向上将显示帧均匀地划分为k个子帧(即，k组子像素)时，具有and门或or门的发光控制电路502包括n/kand或or门分别用于提供n/k个发光控制信号。n/kand或or门中的每一个具有k输入发光，用于控制共享相同像素电路的k个子像素。
图16是根据实施例的用于驱动图12中所示的6×3子像素阵列的像素电路的另一时序图。在关于发光信号em1-1、em2-1的时序图中提供扫描信号s1-0、s1-1、s2-0、s2-1的时序。图17是说明根据一个实施例的用于提供扫描图12所示的6×3子像素阵列的扫描信号的栅极扫描驱动器的电路图。在该示例中，栅极扫描驱动器404包括移位寄存器1702，其被配置为响应于由控制逻辑104提供的使能信号stv以及时钟信号ckv1、ckv2，提供扫描信号s0、s1、s2、s3。移位寄存器1702在此例如，包括四个触发器，将四个扫描信号s0、s1、s2、s3输出到像素电路900，具有图9所示的补偿电路902，用于驱动图12所示的6×3子像素阵列。用于具有n×m的显示器在子像素阵列中，当在扫描方向上将显示帧均匀地划分为k个子帧(即，k组子像素)时，来自k个子像素群的k行子像素可以共享相同的扫描线。因此，栅极扫描驱动器404中的移位寄存器包括n/k个触发器，用于分别向没有补偿电路的像素电路(例如，图7中的像素电路700)提供n/k个扫描信号，或包括(n/k)+1个触发器，用于分别向具有补偿电路的像素电路(例如，图9中具有sn-1信号的像素电路900)提供(n/k)+1个扫描信号。
图18是根据实施例的在扫描方向上将6×3子像素阵列划分为三个子像素组的示例。第一组子像素包括6×3子像素中的三分之一，即第一行和第四行中的子像素，第二组子像素包括6×3子像素中的三分之一，即第二行和第五行中的子像素，第三组子像素包括6×3子像素中剩余的三分之一，即第三和第六行中的子像素。
图19是根据一个实施例的像素电路1900的电路图，该像素电路1900具有由同一列中的三个发光元件共享的补偿电路。与图9中所示的示例性像素电路900相比，在像素电路1900中包括一个或多个发光晶体管，以响应于第三发光信号em3-1控制第三发光元件的发光。当oled阵列在扫描方向上被分成三个子像素组时，该示例中的三个发光元件可以是相同列中的相邻oled。在像素电路1900中，八个晶体管和一个电容器(8t1c)用于驱动三个子像素。与已知的解决方案(例如，直充电型像素电路4700)相比，像素电路1900中的每个子像素的平均晶体管数量进一步减少。结果，直充电型像素电路1900的排布面积约为用于驱动相同数量的子像素的直充电型像素电路4700的排布面积的三分之一。
图20是根据实施例的用于驱动图18中所示的6×3子像素阵列的像素电路的时序图。在该示例中，示出了发光控制信号emc1、emc2和发光信号em1-1、em1-2、em2-1、em2-2、em3-1、em3-2的时序。当6×3子像素阵列在扫描方向上被分成三个子像素组时，提供三组发光信号：第一组发光信号em1-1、em1-2，用于控制第一子像素组中的子像素的发光；第二组发光信号em2-1、em2-2，用于控制第二子像素组中的子像素的发光；以及第三组发光信号em3-1、em3-2，用于控制第三子像素组中子像素发光。具体地，第一组中的发光信号em1-1、em1-2分别控制第一行和第四行中的子像素，以在第一子帧周期(帧1-1)期间发光，第二组中的发光信号em2-1、em2-2分别控制第二和第五行中的子像素，以在第一子帧周期之后的第二子帧周期(帧1-2)期间发光，并且第三组中的发光信号em3-1、em3-2分别控制第三行和第六行中的子像素，以在第二子帧周期之后的第三子帧周期(帧1-3)期间发光。关于发光控制信号emc1、emc2，它们中的每一个控制共享相同像素电路的三个子像素，以在帧周期内的各个子帧周期(发光周期)中顺序地发光。具体地，发光控制信号emc1可以控制来自第一行、第二行和第三行子像素的子像素，并且发光控制信号emc2可以控制来自第四行、第五行和第六行子像素的子像素。如图20所示，发光控制信号emc1与发光信号em1-1、em2-1、em3-1配合，使得当任何发光信号em1-1、em2-1、em3-1变低时，发光控制信号emc1变低。类似地，发光控制信号emc2与发光信号em1-2、em2-2、em3-2配合，使得当任何发光信号em1-2、em2-2、em3-2变低时，发光控制信号emc2变低。
图21是说明根据一个实施例的用于提供用于驱动图18所示的6×3子像素阵列的发光信号的发光电路504的电路图。在该示例中，发光电路504包括三个移位寄存器2102、2104、2106，每个移位寄存器被配置为提供相应的一组发光信号。第一移位寄存器2102包括两个触发器，响应于控制逻辑104提供的使能信号ste1和时钟信号cke1、cke2，分别在第一组发光信号中提供两个发光信号em1-1、em1-2。第二移位寄存器2104包括两个触发器，响应于控制逻辑104提供的使能信号ste2和时钟信号cke1、cke2，分别在第二组发光信号中提供两个发光信号em2-1、em2-2。第三移位寄存器2106包括两个触发器，响应于由控制逻辑104提供的使能信号ste3和时钟信号cke1、cke2，分别在第三组发光信号中提供两个发光信号em3-1、em3-2。发光信号em1-1、em1-2、em2-1、em2-2、em3-1、em3-2和使能信号ste1、ste2、ste3的时序如图20所示。在本例中提供的发光电路504驱动图18所示的6×3子像素阵列。对于具有n×m子像素阵列的显示器，当在扫描方向上将显示帧均匀地划分为k个子帧(即，k组子像素)时，发光电路504中所需的移位寄存器的数量是k。换句话说，发光电路504包括k个移位寄存器，用于分别提供k组发光信号，并且每个移位寄存器包括n/k个触发器，用于分别在每组发光信号中提供n/k个发光信号。
图22a是说明根据一个实施例的用于提供用于驱动图18中所示的6×3子像素阵列的发光控制信号的一个示例发光控制电路502的电路图。在该示例中，发光控制电路502包括移位寄存器2202，其被配置为响应于由控制逻辑104提供的时钟信号cke1、cke2和使能信号ste4提供发光控制信号emc1、emc2。在该示例中，使能信号ste4是提供给发光电路504中的三个移位寄存器2102、2102、2104的使能信号ste1、ste2、ste3的逻辑分离。例如，当使能信号ste1、ste2、ste3中的任何一个为低时，使能信号ste4为低。发光控制信号emc1、emc2和使能信号ste1、ste2、ste3的时序如图20所示。该例子中的移位寄存器2202包括两个触发器，输出两个发光控制信号emc1、emc2，用于驱动图18中所示的6×3子像素阵列。对于具有n×m子像素阵列的显示器，当在扫描方向上将显示帧均匀地划分为k个子帧(即，k组子像素)时，在发光控制电路502中的移位寄存器包括n/k触发器，分别用于提供n/k个发光控制信号。
图22b是说明根据一个实施例的用于提供用于驱动图18中所示的6×3子像素阵列的发光控制信号的发光控制电路502的另一示例的电路图。在该示例中，发光控制电路502包括两个and门2204、2206，每个and门2204、2206被配置为提供发光控制信号emc1、emc2中的一个。每个and门2204|2206基于六个发光信号em1-1|em1-2、em2-1、em2-2、em3-1、em3-2中的三个分别提供发光控制信号emc1、emc2。对于每个and门2204、2206，输入发光信号之一来自第一组发光信号em1-1、em1-2，输入发光信号的之一来自第二组发光信号em2-1、em2-2，以及另一个输入发光信号来自第三组发光信号em3-1、em3-2。相同and门2204、2206的三个输入发光信号用于控制共享相同像素电路的三个子像素。具体地，来自第一组发光信号的发光信号em1-1，来自第二组发光信号的相应发光信号em2-1，以及来自第三组发光信号的相应发光信号em3-1发光信号是第一与门2204的输入，发光控制信号emc1是第一与门2204的输出；来自第一组发光信号的发光信号em1-2，来自第二组发光信号的相应发光信号em2-2，以及来自第三组发光信号的相应发光信号em3-2第二与门2206的输入是第二与门2206的输入，并且发光控制信号emc2是第二与门2206的输出。
图22b中所示的发光控制电路502适用于pmos像素电路。当三个输入发光信号中的任何一个为低时，输出发光控制信号为低。因为三个输入发光信号分别控制共享相同像素电路的三个发光元件，所以在帧周期内相应的发光控制信号在三个发光周期中的每一个期间(即，当三个发光信号中的任何一个发光信号是低的时候)接通p型发光控制晶体管。输出发光控制信号emc1、emc2和输入发光信号em1-1、em1-2、em2-1、em2-2、em3-1、em3-2的时序如图20所示。应当理解，在像素电路是nmos像素电路的一些实施例中，两个or门可以代替图22b中的两个and门2204、2206。具有相反极性的相应发光信号被输入到每个或门，并且从每个或门输出具有相反极性的相应发光控制信号。也就是说，当三个输入发光信号中的任何一个为高时，输出发光控制信号为高。因为三个输入发光信号分别控制共享相同像素电路的三个发光元件，所以在帧周期内相应的发光控制信号在三个发光周期中的每一个期间(即，当三个发光信号中的任何一个发光信号是高的时候)。对于具有n×m子像素阵列的显示器，当在扫描方向上将显示帧均匀地划分为k个子帧(即，k组子像素)时，具有and门或or门的发光控制电路502包括n/kand或or门分别用于提供n/k个发光控制信号。n/kand或or门中的每一个具有k个输入发光，用于控制共享相同像素电路的k个子像素。
图23是根据实施例的用于驱动图18中所示的6×3子像素阵列的像素电路的另一时序图。在关于发光信号em1-1、em2-1、em3-1的时序图中提供扫描信号s1-0、s1-1、s2-0、s2-1、s3-0、s3-1的时序。图24是说明根据一个实施例的用于提供扫描图18所示的6×3子像素阵列的扫描信号的栅极扫描驱动器404的电路图。在该示例中，栅极扫描驱动器404包括移位寄存器2402，其被配置为响应于由控制逻辑104提供的使能信号stv和时钟信号ckv1、ckv2提供扫描信号s0、s1、s2。移位寄存器2402在此例如包括三个触发器，将三个扫描信号s0、s1、s2输出到像素电路1900，其具有图19所示的补偿电路，用于驱动图18所示的6×3子像素阵列。对于具有n×m子像素阵列的显示器，当在扫描方向上将显示帧均匀地划分为k个子帧(即，k组子像素)时，来自k个子像素群的k行子像素可以共享相同的扫描线。因此，栅极扫描驱动器404中的移位寄存器包括n/k个触发器，用于分别向没有补偿电路的像素电路(例如，图7中的像素电路700)提供n/k个扫描信号或包括(n/k)+1个触发器用于分别向具有补偿电路的像素电路(例如，图19中的具有sn-1信号的像素电路1900)提供(n/k)+1个扫描信号的。图25是根据实施例的用于驱动图18中所示的6×3子像素阵列的像素电路的又一时序图。关于发光信号em1-1，em2-1，em3-1的时序图中提供扫描信号s1-0、s1-1、s1-2、s2-0、s2-1、s2-2、s3-0、s3-1、s3-2和时钟信号ckv1、ckv2的时序。
图26是根据实施例的在扫描方向上将6×3子像素阵列划分为六个子像素组的示例的示意图。第一组子像素包括6×3子像素中的六分之一，即第一行中的子像素，第二组子像素包括6×3子像素中的六分之一，即第二行中的子像素，第三组中的子像素子像素包括6×3子像素中的六分之一，即第三行中的子像素，第四组子像素包括6×3子像素中的六分之一，即第四行中的子像素，第五组子像素包括6×3子像素中的六分之一，即第五行中的子像素，第六组子像素包括6×3子像素中的六分之一，即第六行中的子像素。
图27是说明根据实施例的具有由同一列中的六个发光元件共享的补偿电路的像素电路2700的电路图。与图19所示的示例性像素电路1900相比，在像素电路2700中包括三个以上的发光晶体管，以响应于第四发光信号em4-1、第五发光信号em5-1和第六发光信号em6-1控制第四，第五和第六发光元件的发光。当oled阵列在扫描方向上被分成六个子像素组时，该示例中的六个发光元件可以是相同列中的相邻oled。在像素电路2700中，11个晶体管和一个电容器(11t1c)用于驱动三个子像素。与已知解决方案(例如，直充电型像素电路4700)相比，直充电型像素电路2700中的每个子像素的平均晶体管数量进一步减少。结果，直充电型像素电路2700的排布面积约为用于驱动相同数量的子像素的直充电型像素电路4700的排布区域的六分之一。
图28是根据实施例的用于驱动图26中所示的6×3子像素阵列的像素电路的时序图。在该示例中，示出了发光控制信号emc和发光信号em1-1、em1-2、em1-3、em1-4、em1-5、em1-6的定时。当6×3子像素阵列在扫描方向上被分成六个子像素组时，提供六组发光信号：用于控制第一子像素组中的子像素的发光的第一组发光信号em1-1、用于控制第二子像素组中子像素的发光的第二组发光信号em1-2、用于控制第三子像素组中子像素的发光的第三组发光信号em1-3、用于控制第四子像素组中的子像素的发光的第四组发光信号em1-4、用于控制第五子像素组中的子像素的发光的第五组发光信号em1-5、以及用于控制第六子像素组中的子像素的发光的第六组发光信号em1-6。具体地，第一组中的发光信号em1-1控制第一行中的子像素在第一子帧周期(帧1-1)期间发光，第二组中的发光信号em1-2控制第二行中的子像素在第一子帧周期之后的第二子帧周期(帧1-2)期间发光，第三组中的发光信号em1-3控制第三行中的子像素发光在第二子帧周期之后的第三子帧周期(帧1-3)期间发光，第四组中的发光信号em1-4控制第四行中的子像素在在第三子帧周期之后的第四子帧周期(帧1-4)期间发光，第五组中的发光信号em1-5控制第五行中的子像素在第五子帧周期期间发光(帧1-5)在第四子帧周期之后，以及第六组中的发光信号em1-6控制第六行中的子像素在第五子帧周期之后的第六子帧周期(帧1-6)期间发光。发光控制信号emc控制共享相同像素电路的六个子像素，以在帧周期内的各个子帧周期(发光周期)中顺序地发光。具体地，发光控制信号emc可以控制来自第一至第六行子像素的子像素。如图28所示，发光控制信号emc与发光信号em1-1、em1-2、em1-3、em1-4、em1-5、em1-6配合，当任何发光信号em1-1、em1-2、em1-3、em1-4、em1-5、em1-6变低时，使得发光控制信号emc变为低。
图29是说明根据一个实施例的用于提供用于驱动图26中所示的6×3子像素阵列的发光信号的发光电路504的电路图。在该示例中，发光电路504包括六个移位寄存器2902、2904、2906、2908、2910、2912，每个移位寄存器配置成提供相应的一组发光信号。第一移位寄存器2902包括触发器，其响应于由控制逻辑104提供的使能信号ste1和时钟信号cke1、cke2在第一组发光信号中提供发光信号em1-1。第二移位寄存器2904包括触发器，响应于由控制逻辑104提供的使能信号ste2和时钟信号cke1、cke2，在第二组发光信号中提供发光信号em2-1。第三移位寄存器2906包括触发器，响应于由控制逻辑104提供的使能信号ste3和时钟信号cke1、cke2，在第三组发光信号中提供发光信号em3-1。第四移位寄存器2908包括触发器，响应于由控制逻辑104提供的使能信号ste4和时钟信号cke1、cke2，在第四组发光信号中提供发光信号em4-1。第五移位寄存器2910包括触发器，响应于由控制逻辑104提供的使能信号ste5和时钟信号cke1、cke2，在第五组发光信号中提供发光信号em5-1。第六移位寄存器2912包括触发器，响应于由控制逻辑104提供的使能信号ste6和时钟信号cke1、cke2，在第六组发光信号中提供发光信号em6-1。发光信号em1-1、em1-2、em1-3、em1-4、em1-5、em1-6的定时在图28中示出。在该示例中，发光电路504用于驱动图26中所示的6×3子像素阵列。对于具有n×m子像素阵列的显示器，当在扫描方向上将显示帧均匀地划分为k个子帧(即，k组子像素)，发光电路504中所需的移位寄存器的数量为k。换句话说，发光电路504包括k个移位寄存器，用于分别提供k组发光信号，并且每个移位寄存器包括n/k个触发器，用于分别在每组发光信号中提供n/k个发光信号。
图30a是说明根据一个实施例的用于提供用于驱动图26中所示的6×3子像素阵列的发光控制信号的发光控制电路502的一个实例的电路图。在该示例中，发光控制电路502包括移位寄存器3002，其被配置为响应于由控制逻辑104提供时钟信号cke1、cke2和使能信号ste7提供发光控制信号emc。在该示例中，使能信号ste7是提供给发光电路504中的六个移位寄存器2902、2904、2906、2908、2910、2912的使能信号ste1、ste2、ste3、ste4、ste5、ste6的逻辑分离。例如，当任何使能信号ste1、ste2、ste3、ste4、ste5、ste6为低时，使能信号ste7为低。图28中示出了发光控制信号emc的定时。该示例中的移位寄存器3002包括输出发光控制信号emc的触发器，用于驱动图26中所示的6×3子像素阵列。对于具有n×m子像素阵列的显示器，当显示帧沿扫描方向均匀划分为k个子帧(即k组子像素)时，发光控制电路502中的移位寄存器包括n/k个触发器，用于分别提供n/k个发光控制信号。
图30b是说明根据一个实施例的用于提供用于驱动图26中所示的6×3子像素阵列的发光控制信号的发光控制电路502的另一示例的电路图。在该示例中，发光控制电路502包括一个and门3004，其被配置为基于六个发光信号em1-1、em1-2、em1-3、em1-4、em1-5、em-6提供发光控制信号emc。and门3004的六个输入发光信号em1-1、em1-2、em1-3、em1-4、em1-5、em1-6用于控制共享相同像素电路的六个子像素。图30b中所示的发光控制电路502适用于pmos像素电路。当六个输入发光信号中的任何一个为低时，输出发光控制信号为低。因为六个输入发光信号分别控制共享相同像素电路的六个发光元件，所以在帧周期内相应的发光控制信号在六个发光周期中的每一个期间(即，当六个发光信号中的任何一个是低的时候)接通p型发光控制晶体管。输出发光控制信号emc和输入发光信号em1-1、em1-2、em1-3、em1-4、em1-5、em1-6的定时如图28所示。
应当理解，在像素电路是nmos像素电路的一些实施例中，或门可以代替图30b中的与门3004。具有相反极性的相应发光信号被输入到每个或门，并且从每个或门输出具有相反极性的相应发光控制信号。也就是说，当六个输入发光信号中的任何一个为高时，输出发光控制信号为高。因为六个输入发光信号分别控制共享相同像素电路的六个发光元件，所以在帧周期内相应的发光控制信号在六个发光周期中的每一个期间(即，当六个发光信号中的任何一个发光信号是高的时候)接通n型发光控制晶体管。对于具有n×m子像素阵列的显示器，当在扫描方向上将显示帧均匀地划分为k个子帧(即，k组子像素)时，具有and门或or门的发光控制电路502包括n/kand或or门分别用于提供n/k个发光控制信号。n/kand或or门中的每一个具有k输入发光，用于控制共享相同像素电路的k个子像素。
图31是根据实施例的用于驱动图26中所示的6×3子像素阵列的像素电路的另一时序图。在关于发光信号em1-1、em2-1、em3-1的时序图中提供扫描信号s1-0、s1-1、s2-0、s2-1、s3-0、s3-1、s4-0、s4-1、s5-0、s5-1、s6-0的定时。图32是说明根据一个实施例的用于提供扫描图26所示的6×3子像素阵列的扫描信号的栅极扫描驱动器404的电路图。在该示例中，栅极扫描驱动器404包括移位寄存器3202，其被配置为响应于由控制逻辑104提供的时钟信号ckv1、ckv2和使能信号stv提供扫描信号s0、s1。在该示例中移位寄存器3202包括两个触发器，将两个扫描信号s0、s1输出到像素电路2700，其具有用于驱动图26所示的6×3子像素阵列的图27所示的补偿电路。对于具有n×m子像素阵列的显示器，当显示帧在扫描方向上均匀划分为k个子帧(即，k组子像素)，来自k个子像素群的k行子像素可以共享相同的扫描线。因此，栅极扫描驱动器404中的移位寄存器包括n/k个触发器，用于分别向没有补偿电路的像素电路(例如，图7中的像素电路700)提供n/k个扫描信号，或包括(n/k)+1个触发器分别用于向具有补偿电路的像素电路(例如，具有sn-1信号的图27中的像素电路2700)提供(n/k)+1个扫描信号。
图33a-33c是根据各种实施例的在扫描方向上将显示帧划分为多个子帧的各种示例的示意图。除了具有如图11、12、18和26所示的真实rgb子像素的每个像素的显示帧之外，上面公开的帧分割和像素电路共享方案也适用于具有任何子像素排列的任何显示帧。如本领域所知，包括但不限于pentilergbg排列、pentilergbw排列、pentile菱形像素排列、zigzagrgb排列(美国专利号8,786,645和9,418,586)、rgbw排列(美国专利号9,165,526)、deltarg排列(美国专利申请公开号2015/0339969和2016/0275846)以及其他子像素排列(例如，pct专利公开号wo2015/062110)。在图33a中，具有特定子像素排列的显示帧在扫描方向上被分成两个子帧。在图33b中，具有特定子像素排列的显示帧在扫描方向上被分成三个子帧。在图33c中，具有特定子像素排列的显示帧在扫描方向上被分成六个子帧。上面参考图11-32描述的像素电路和驱动器也可以应用于图33a-33c中所示的示例。
图34a-34c是根据各种实施例的在数据方向上将2×6子像素阵列划分为多个子像素组的各种示例的示意图。在图34a中，2×6子像素阵列在数据方向上被均匀地分成两个子像素组。第一组子像素包括2×6子像素的一半，即第一、第三和第五列中的子像素，第二组子像素包括2×6子像素中的另一半，即，第二、第四和第六列中的子像素。在图34b中，2×6子像素阵列在数据方向上被均匀地划分为三个子像素组。第一组子像素包括2×6子像素中的三分之一，即第一列和第四列中的子像素，第二组子像素包括2×6子像素中的三分之一，即第二和第五列中的子像素，第三组子像素包括2×6子像素中剩余的三分之一，即第三和第六列中的子像素。在图34c中，2×6子像素阵列在数据方向上被均匀地划分为六个子像素组。第一组子像素包括2×6子像素中的六分之一，即第一列中的子像素，第二组子像素包括2×6子像素中的六分之一，即第二列中的子像素，第三组中的子像素子像素包括2×6子像素中的六分之一，即第三列中的子像素，第四组子像素包括2×6子像素中的六分之一，即第四列中的子像素，第五组子像素包括六分之一在2×6子像素中，即第五列中的子像素，第六组子像素包括剩余的2×6子像素中的六分之一，即第六列中的子像素。上面参考图11-32描述的像素电路和驱动器也可以应用于图34a-34c中的数据方向划分示例。如上所述，对于数据方向划分，由于多个子像素共享相同的数据线，与已知解决方案相比，数据线的总数和扫描/充电周期减少，并且取决于子帧的数量(子像素组)和形成单个像素的子像素的数量(例如，特定子像素排列)。
图35是根据实施例的在扫描和数据方向上将显示帧划分为四个子帧的示例的示意图。在该示例中，在扫描和数据方向，具有6×4像素的分辨率的显示帧3500被均匀地划分为第一子帧3502、第二子帧3504、第三子帧3506和第四子帧3508。每个子帧周期是帧周期的四分之一。在该示例中，每个像素3510、3512由同一行中的两个相邻子像素(例如，r和g子像素或g和b子像素)组成，每个子像素是发光元件。也就是说，在扫描和数据方向上将6×8子像素阵列分成四组子像素。第一组子像素包括6×8子像素中的四分之一，即所有红色子像素，第二组子像素包括6×8子像素中的四分之一，即所有绿色子像素的一半，第三组子像素包括6×8子像素中的四分之一，即所有绿色子像素的一半，第四组子像素包括6×8子像素中的四分之一，即所有蓝色子像素。以显示帧3500上的第一列像素为例，如图36所示，在扫描和数据方向上将6×2子像素阵列分成四个子像素组。
图37是示出根据一个实施例的像素电路3700的电路图，该像素电路3700具有由2×2子像素块中的四个发光元件共享的补偿电路。与图19中所示的示例性像素电路1900相比，在像素电路3700中包括一个以上的发光晶体管，以响应于第四发光信号em4-1控制第四发光元件的发光。当oled阵列在扫描和数据方向上被分成两个子像素组时，该示例中的四个发光元件可以是2×2子像素块中的相邻oled。在像素电路3700中，九个晶体管和一个电容器(9t1c)用于驱动四个子像素。与已知解决方案(例如，直充电型像素电路4700)相比，直充电型像素电路3700中的每个子像素的平均晶体管数量进一步减少。结果，直充电型像素电路3700的排布面积约为用于驱动相同数量的子像素的直充电型像素电路4700的排布面积的四分之一。
图38是根据一个实施例的用于驱动图36中所示的6×2子像素阵列的像素电路的时序图。在该示例中，示出了发光控制信号emc1、emc2、emc3和发光信号em1-1、em1-2、em1-3、em2-1、em2-2、em2-3的定时。当6×2子像素阵列在扫描和数据方向上被均匀地划分为四个子像素组时，提供两组发光信号：用于控制第一和第三子像素组中的子像素的第一组发光信号em1-1、em1-2、em1-3，以及用于控制第二和第四子像素组中的子像素的第二组发光信号em2-1、em2-2、em2-3。具体地，第一组中的发光信号em1-1、em1-2、em1-3控制所有红色子像素在第一子帧周期(帧1-1)和所有绿色子像素的一半在第三个子帧期间(第1-3帧)期间发光；第二组中的发光信号em2-1、em2-2、em2-3控制所有绿色子像素的一半在第一子帧之后的第二子帧周期(帧1-2)期间发光，以及所有蓝色子像素在第三子帧周期之后的第四子帧周期(帧1-4)期间发光。关于发光控制信号emc1、emc2、emc3，在一个帧周期内它们中的每一个控制共享相同像素电路的四个子像素(例如，在每个2×2子像素块中)以在相应的子帧周期(发光周期)中顺序地发光。如图38所示，发光控制信号emc1与发光信号em1-1、em2-1配合，使得当任何发光信号em1-1、em2-1变为低时，发光控制信号emc1变为低电平。类似地，发光控制信号emc2与发光信号em1-2、em2-2配合，使得当任何发光信号em1-2、em2-2变低时，发光控制信号emc2变低；发光控制信号emc3与发光信号em1-3、em2-3配合，使得当发光信号em1-3、em2-3中的任何一个变低时，发光控制信号emc3变低。
图39是说明根据一个实施例的用于提供用于驱动图36中所示的6×2子像素阵列的发光信号的发光电路504的电路图。在该示例中，发光电路504包括两个移位寄存器3902、3904，每个移位寄存器被配置为提供相应的一组发光信号。第一移位寄存器3902包括三个触发器，响应于由控制逻辑104提供的使能信号ste1和时钟信号cke1、cke2，分别在第一组发光信号中提供三个发光信号em1-1、em1-2、em1-3。第二移位寄存器3904包括三个触发器，响应于由控制逻辑104提供的使能信号ste2和时钟信号cke1、cke2，分别在第二组发光信号中提供三个发光信号em2-1、em2-2、em2-3。在这个例子中，时钟信号cke1、cke2被提供给第一和第二移位寄存器3902、3904中的不同时钟输入。图38中示出了发光信号em1-1、em1-2、em1-3、em2-1、em2-2、em2-3和使能信号ste1、ste2的时序。在该示例中的发光电路504被提供用于驱动图36中所示的6×2子像素阵列。
图40a是说明根据一个实施例的用于提供用于驱动图36中所示的6×2子像素阵列的发光控制信号的发光控制电路502的一个实例的电路图。在该示例中，发光控制电路502包括移位寄存器4002，其配置成响应于由控制逻辑104提供的时钟信号cke3、cke4和使能信号ste3提供发光控制信号emc1、emc2、emc3。在该示例中，使能信号ste3是提供给发光电路504中的两个移位寄存器3902、3904的使能信号ste1、ste2的逻辑分离。例如，当使能信号ste1、ste2中的任何一个为低时，使能信号ste3为低。图38中示出了发光控制信号emc1、emc2、emc3和使能信号ste1、ste2的时序。该示例中的移位寄存器4002包括三个触发器，输出三个发光控制信号emc1、emc2、emc3用于驱动图36中所示的6×2子像素阵列。
图40b是说明根据一个实施例的用于提供用于驱动图36中所示的6×2子像素阵列的发光控制信号的发光控制电路502的另一示例的电路图。在该示例中，发光控制电路502包括三个and门4004、4006、4008，每个and门4004、4006、4008被配置为提供发光控制信号emc1、emc2、emc3中的一个。每个and门4004、4006、4008分别基于六个发光信号em1-1、em1-2、em1-3、em2-1、em2-2、em2-3中的两个提供发光控制信号emc1、emc2、emc3。对于每个and门4004、4006、4008，输入发光信号之一来自第一组发光信号em1-1、em1-2、em1-3，而另一个输入发光信号来自第二组发光信号em2-1、em2-2、em2-3。图40b中所示的发光控制电路502适用于pmos像素电路。当两个输入发光信号中的任何一个为低时，输出发光控制信号为低。输出发光控制信号emc1、emc2、emc3和输入发光信号em1-1、em1-2、em1-3、em2-1、em2-2、em2-3的时序如图38所示。应当理解，在像素电路是nmos像素电路的一些实施例中，三个or门可以代替图40b中的三个and4004、4006、4008。具有相反极性的相应发光信号被输入到每个或门，并且从每个或门输出具有相反极性的相应发光控制信号。也就是说，当两个输入发光信号中的任何一个为高时，输出发光控制信号为高。
图41是根据一个实施例的用于驱动图36中所示的6×2子像素阵列的像素电路的另一时序图。在关于发光信号em1-1、em2-1的时序图中提供扫描信号s1-0、s1-1、s2-0、s2-1、s3-0、s3-1、s4-0、s4-1的定时。图42是说明根据一个实施例的用于提供扫描图36所示的6×2子像素阵列的扫描信号的栅极扫描驱动器404的电路图。在该示例中，栅极扫描驱动器404包括移位寄存器4202，其被配置为响应于由控制逻辑104提供的使能信号stv和时钟信号ckv1，ckv2提供扫描信号s0、s1、s2、s3。在本例中，移位寄存器4202包括四个触发器，用于输出四个扫描信号s0、s1、s2、s3到像素电路3700，其具有图37所示的补偿电路，用于驱动图36所示的6×2子像素阵列。
图43是示出根据实施例的由两个发光元件共享的像素电路4300的另一示例的电路图。该示例中的像素电路4300由表示来自不同子像素组的两个子像素的两个发光元件d1、d2共享。该示例中的像素电路4300包括电容器4302、发光控制晶体管4304、驱动晶体管4306、两个发光晶体管4308-1、4308-2和开关晶体管4310。发光元件d1、d2可以是诸如顶部发光oled，每个晶体管可以是p型晶体管，例如pmostft。像素电路4300可以经由扫描线4314可操作地耦合到栅极扫描驱动器404，以及经由数据线4316可操作地耦合到源写入驱动器406。另外或可选地，补偿电路4312可以包括在像素电路4300中以确保发光元件d1、d2之间亮度的均匀性。补偿电路4312可以是本领域已知的任何配置，其包括一个或多个晶体管和电容器。像素电路4300适用于耦合类型的像素电路的任何配置，因为在像素电路4300中，当在充电时段期间开关晶体管4310导通时，数据信号经由电容器4302耦合到驱动晶体管4306的栅极。
在该示例中，发光控制晶体管4304包括可操作地耦合到发光控制信号emc的栅电极，可操作地耦合到参考电压vref的源电极，以及漏电极。在一个帧周期内，发光控制信号emc可以由发光驱动器402的发光控制电路502提供。在该示例中的发光控制信号emc在用于两个发光单元d1、d2的两个发光周期的每个周期中接通发光控制晶体管4304。提供参考电压vref用于补偿驱动晶体管的阈值电压vth的变化，并且可以基于驱动晶体管的阈值电压vth确定参考电压vref的值。驱动晶体管4306包括可操作地耦合到电容器4302的一个电极的栅电极，可操作地耦合到电源电压vdd的源电极，以及漏电极。在每个发光时段中(即，当发光控制晶体管4304导通时)，驱动晶体管4306以基于当前存储电容器处的电压电平确定的电平向发光元件d1、d2之一提供驱动电流。在一些实施例中，电容器4302是存储电容器。在一些实施例中，电容器4302是耦合电容器，并且像素电路4302包括另一电容器作为存储电容器。
每个发光晶体管4308-1、4308-2包括可操作地耦合到相应的发光信号em1、em2的栅电极，可操作地耦合到驱动晶体管4306的漏电极的源电极，以及可操作地耦合到相应的发光元件d1、d2的漏电极。在发光时段期间(即，当发光控制晶体管4304导通时)，通过电源电压vdd、驱动晶体管4306、一个发光晶体管4308-1、4308-2以及发光元件d1、d2其中之一形成驱动电流路径。每个发光信号em1、em2在帧周期内的两个发光时段中的相应一个期间接通相应的发光晶体管4308-1、4308-2，以使相应的发光元件d1、d2发光。
在该示例中，开关晶体管4310包括可操作地耦合到传输扫描信号的扫描线4314的栅电极，可操作地耦合到传输数据信号的数据线4316的源电极，以及漏电极。扫描信号可以在帧周期内的两个充电时段中的每一个期间转换开关晶体管4310，以使得存储电容器(例如，在一些实施例中为电容器4302)在相应发光的数据信号中的相应电平被充电。元素d1，d2。如上所述，显示数据的定时已经被重新排列在转换后的显示数据中，以适应这里公开的帧分割和像素电路共享方案。对于两个发光元件d1、d2，存储电容器(例如，在一些实施例中为电容器4302)可以在一个帧周期中被充电两次。在每个充电时段期间，发光控制信号emc关闭发光控制晶体管4304以阻挡参考电压vref。像素电路4300中的各种信号的定时，例如emc、em1、em2、sn、data，与图8的时序图中所示的相同。
图44是示出根据实施例的具有由多个发光元件共享的补偿电路的像素电路4400的一个示例的电路图。与图43所示的示例性耦合型像素类型电路4300相比，将额外的晶体管和控制信号(例如，复位信号sn-1)添加到像素电路4400以形成补偿电路，这消除了驱动晶体管的迁移率和阈值电压vth的不均匀性的影响。当在扫描方向上划分oled阵列时，该示例中的多个发光元件d1，...，dn可以是相同列中的相邻oled。在耦合型像素电路4400中，例如，八个晶体管和一个电容器(8t1c)用于驱动两个子像素，九个晶体管和一个电容器(9t1c)用于驱动三个子像素。与已知解决方案(例如，耦合型像素电路4800)相比，每个子像素的平均晶体管数量和耦合型像素电路4400的排布面积减小。像素电路4400中的各种信号的时序，例如emc、em1、...、emn、sn、sn-1、data，与图10、13、16、20、23、25、28、31、38和41的时序图中所示的相同。
图45是示出根据实施例的具有由多个发光元件共享的补偿电路的像素电路4500的另一示例的电路图。与图43中所示的示例性耦合型像素电路4300相比，将额外的晶体管、电容器(例如，存储电容器cst)和控制信号(例如，复位信号sn-1)添加到像素电路4500以形成补偿电路，该电路消除了驱动晶体管的迁移率和阈值电压vth的不均匀性的影响。当在扫描方向上划分oled阵列时，该示例中的多个发光元件d1、...、dn可以是相同列中的相邻oled。在耦合型像素电路4500中，例如，六个晶体管和两个电容器(6t2c)用于驱动两个子像素，七个晶体管和两个电容器(7t2c)用于驱动三个子像素。与已知的解决方案(例如，耦合型像素电路4900)相比，每个子像素的平均晶体管数量和耦合型像素电路4500的排布面积减小。
图46是根据实施例的用于驱动具有子像素阵列的显示器的方法的流程图。将参考以上附图对其进行描述。然而，可以采用任何合适的电路、逻辑、单元或模块。从4602开始，接收原始显示数据。在4604处，将原始显示数据存储在帧中。4602和4604可以由控制逻辑104的数据转换模块604的存储单元612执行。进行到4606，基于子像素阵列被划分为至少第一和第二组子像素的方式，将原始显示数据转换为转换后的显示数据。4606可以由控制逻辑104的数据转换模块604的数据重建单元614执行。在4608，在帧周期内的第一子帧周期中，扫描第一组子像素并且导致发光。在4610，在第一子帧周期之后的帧周期内的第二子帧周期中，扫描第二组子像素并使其发光。4608和4610可以由发光驱动器402和栅极扫描驱动器404结合像素电路700、4300执行。
此外，已知集成电路设计系统(例如工作站)基于存储在计算机可读介质上的可执行指令来创建具有集成电路的晶片，所述计算机可读介质例如但不限于cdrom、ram、其他形式的rom、硬盘驱动器、分布式存储器。指令可以由任何合适的语言表示，例如但不限于硬件描述符语言(hdl)、verilog或其他合适的语言。这样，这里描述的逻辑、单元和电路也可以通过这样的系统使用其中存储有指令的计算机可读介质产生为集成电路。
例如，可以使用这种集成电路制造系统来创建具有上述逻辑、单元和电路的集成电路。该计算机可读介质存储可由一个或多个集成电路设计系统执行的指令，该集成电路设计系统使得一个或多个集成电路设计系统设计集成电路。在一个示例中，所设计的集成电路包括控制信号生成模块和数据转换模块。集成电路控制分成k组子像素的子像素阵列的驱动，其中k是大于1的整数。控制信号生成模块被配置为向一个或多个驱动器提供多个控制信号。多个控制信号控制一个或多个驱动器以使k个子像素中的每一个在帧周期内的k个子帧周期中的相应一个中顺序地发光。数据转换模块被配置为基于子像素阵列被划分为k组子像素的方式将原始显示数据转换为转换后的显示数据。k组子像素基于转换的显示数据发光。
已经出于说明和描述的目的而非限制性地呈现了本公开的上述详细描述和其中描述的示例。因此，预期本公开涵盖落入上文和本文所要求保护的基本原理的精神和范围内的任何和所有修改，变化或等同物。