本发明涉及一种源极驱动器，且特别涉及一种改变操作放大器的回变率来补偿阻抗的源极驱动器。
背景技术：
一般来说，显示设备包括了显示面板、栅极驱动器、源极驱动器等组件。显示面板上具有多条栅极线与多条数据线，栅极线是耦接至栅极驱动器，而数据线则是耦接至源极驱动器。在非显示区域中源极驱动器是通过多条导线耦接至数据线，但是这些导线的路径长可能不一致，这使得导线上的阻抗并不相同。为了补偿这些阻抗，在一些公知的做法中是在源极驱动器的输出缓冲器加上电阻，然而这样的做法只能适用于特定的显示面板，并不具备适应性。
技术实现要素：
本发明的实施例提出一种显示设备的源极驱动器。源极驱动器包括多个输出缓冲器，每一个输出缓冲器包括操作放大器，这些输出缓冲器分别电连接至显示面板的多个数据线。源极驱动器包括第一偏压电路、第二偏压电路以及多个压降组件。压降组件设置于第一偏压电路与第二偏压电路之间。其中两个压降组件之间的端点耦接至其中一个输出缓冲器的操作放大器的偏压端点。
在一些实施例中，第一偏压电压包括第一晶体管，第一晶体管的漏极耦接至第一晶体管的栅极。第二偏压电路包括第二晶体管，第二晶体管的漏极耦接至第二晶体管的栅极。上述的压降组件彼此串联，并且这些压降组件的第一端耦接至第一晶体管的栅极，第二端耦接至第二晶体管的栅极。
在一些实施例中，操作放大器包括第三晶体管、差动对、电流镜、输出放大器与电容。第三晶体管的栅极耦接至偏压端点。差动对耦接至第三晶体管。电流镜耦接至差动对。输出放大器的输入端耦接至差动对与电流镜之间。电容耦接至输出放大器的输入端与输出缓冲器之间。
在一些实施例中，第一偏压电路还包括以下组件。第四晶体管的漏极耦接至第一晶体管的漏极。第五晶体管的栅极耦接至第四晶体管的栅极以及第五晶体管的漏极。至少一个第六晶体管的栅极耦接至第五晶体管的栅极，源极耦接至第五晶体管的源极。至少一个开关的第一端耦接至第五晶体管的漏极，第二端耦接至第六晶体管的漏极。第一电流源耦接至第五晶体管的漏极。
在一些实施例中，第二偏压电路还包括以下组件。第七晶体管的其漏极耦接至第二晶体管的漏极。第八晶体管的栅极耦接至第七晶体管的栅极以及第八晶体管的漏极。第二电流源耦接至第八晶体管的漏极。
在一些实施例中，上述的开关是受控于显示设备的时序控制器。
在一些实施例中，上述的压降组件包括电阻、二极管或晶体管。
以另外一个角度来说，本发明的实施例提出一种显示设备，包括显示面板与上述的源极驱动器。
在本发明提出的源极驱动器与显示设备中，可以适应性地调整操作放大器的偏压，从而改变回变率来补偿阻抗不同的问题。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。
附图说明
图1是根据一实施例绘示显示设备的示意图。
图2是根据一实施例绘示源极驱动器120的输出缓冲器配置的示意图。
图3是根据一实施例绘示源极驱动器120的电路配置图。
图4是根据一实施例绘示偏压电路提供偏压的示意图。
图5a与图5b是根据一实施例绘示第一偏压电路与第二偏压电路的电路图。
图6是根据一实施例绘示操作放大器的方块示意图。
图7是根据一实施例绘示操作放大器440的电路图。
图8是根据另一实施例绘示偏压电路的电路图。
具体实施方式
关于本文中所使用的“第一”、“第二”、…等，并非特别指次序或顺位的意思，其仅为了区别以相同技术用语描述的组件或操作。另外，关于本文中所使用的“耦接”，可指二个组件直接地或间接地作电连接。也就是说，当以下描述“第一对象耦接至第二对象”时，第一对象与第二对象之间还可设置其他的对象。
图1是根据一实施例绘示显示设备的示意图。请参照图1，显示设备100包括显示面板110、源极驱动器120、栅极驱动器130与时序控制器140。显示设备100可以实作为电视、笔记本电脑、平板计算机、智能型手机、或任意形式的屏幕或电子装置。
显示面板110的显示模式可以为边缘场切换(fringefieldswitching，ffs)模式、共面切换(in-planeswitching，ips)模式、扭转向列型(twistednematic，tn)、垂直配向(verticalalignment，va)、光学补偿弯曲(opticallycompensatedbend，ocb)、有机发光二极管(organiclightemittingdiode，oled)或其他适当模式。在一些实施例中，显示面板110也可以提供触控功能。显示面板110包括了多条栅极线与数据线data(1)～data(n)，其中n为正整数。
源极驱动器120与栅极驱动器130耦接至显示面板110。在一些实施例中，源极驱动器120及/或门极驱动器130可以实作在可挠式(flexible)电路板上，例如卷带承载封装(tapecarrierpackage，tcp)或晶粒软模封装(chiponfilm，cof)上，但本发明并不在此限。
图2是根据一实施例绘示源极驱动器120的输出缓冲器配置的示意图。请参照图1与图2，源极驱动器120具有多个输出缓冲器ob(1)～ob(n)，在此实施例中正整数n为960，但在其他实施例中正整数n也可以为其他数值，本发明并不在此限。在此，输出缓冲器ob(1)～ob(n)所指的是源极驱动器120上的输出级(stage)，可包括金属接垫(pad)或不包括金属接垫。从图2可以看出，输出缓冲器ob(1)～ob(n)从源极驱动器120的下方，以逆时针的方向依序配置，因此当输出缓冲器ob(1)～ob(n)通过走线耦接至数据线data(1)～data(n)时会有不同的路径长。值得一提的是，图2中输出缓冲器ob(1)～ob(n)的配置仅是一范例，本发明并不限制输出缓冲器ob(1)～ob(n)要如何配置在源极驱动器120上。
图3是根据一实施例绘示源极驱动器120的电路配置图。请参照图2与图3，在此实施例中输出缓冲器ob(1)～ob(n)被分为多个群组301～308，而每个群组301～308中有部分的输出缓冲器ob(1)～ob(n)。源极驱动器120还具有偏压电路311～322与逻辑电路330。每个群组会对应至两个偏压电路，例如群组301对应至偏压电路311、312，群组302对应至偏压电路312、313，群组303对应至偏压电路314、315，以此类推。每个群组所对应的两个偏压电路用以提供偏压给该群组，而逻辑电路330会传送信号给偏压电路311～322，从而控制提供给群组的偏压。
值得注意的是，图3中的配置仅是一范例，在其他实施例中也可以将输出缓冲器ob(1)～ob(n)分为更多或更少的群组，或者不分为群组。此外，图3中偏压电路的配置位置仅为示意，本发明不限制图3中各组件的配置位置。
具体来说，图4是根据一实施例绘示偏压电路提供偏压的示意图。图4中绘示了输出缓冲器ob(1)～ob(m)，其分别耦接至走线out(1)～out(m)，其中走线out(1)～out(m)分别电连接至图1的数据线data(1)～data(m)，m为小于n的正整数。在图4的实施例中，输出缓冲器ob(1)～ob(m)属于同一个群组，而第一偏压电路410与第二偏压电路420对应至该群组的两个偏压电路。例如，请参照图3与图4，输出缓冲器ob(1)～ob(m)可属于群组301，而第一偏压电路410为偏压电路311，并且第二偏压电路420为偏压电路312。然而，本发明并不限于上述例子，图4中的配置可适用于任意两个偏压电路以及相对应的输出缓冲器。
每一个输出缓冲器ob(1)～ob(m)都包括一个操作放大器。第一偏压电路410与第二偏压电路420之间设置有压降组件430(1)～430(m+1)。第一偏压电路410与第二偏压电路420之间会有电位差，因此每个压降组件430(1)～430(m+1)的两端都会有分压。在此实施例中，压降组件430(1)～430(m+1)为电阻，并且每个电阻的电阻值都相同，因此每个压降组件430(1)～430(m+1)上的分压都相同。然而，在其他实施例中压降组件430(1)～430(m+1)也可为二极管或者是二极管接法的晶体管，并且/或者每个压降组件430(1)～430(m+1)上的分压也可以不相同，本发明并不在此限。此外，压降组件430(1)～430(m+1)中两个压降单元之间的端点会耦接至一个输出缓冲器中操作放大器的偏压端点。例如，压降组件430(2)与压降组件430(3)之间的端点会耦接至输出缓冲器ob(2)中操作放大器440的偏压端点441。输出不同的偏压至操作放大器的偏压端点，可使得操作放大器有不同的回变率(slewrate)，在此实施例中每个输出缓冲器ob(1)～ob(m)中的操作放大器都会得到不同的偏压，因此每个操作放大器的回变率都不相同，而不同的回变率可用来补偿不同的阻抗。如此一来，相较于公知技术，在图4中不需要在每个操作放大器的输出端都设置电阻。然而，本发明并不受限于上述优点，在其他实施例中除了通过不同的偏压产生不同的回变率以外，也可以在每个操作放大器的输出端都再设置电阻，本发明并不在此限。另一方面，在图4中压降组件430(1)～430(m+1)的数目大于输出缓冲器ob(1)～ob(m)的个数，但在其他实施例中压降组件430(1)及/或压降组件430(m+1)也可省略，或者压降组件430(1)～430(m+1)也可以有不同的连接方式，只要通过压降组件产生不同的偏压给不同的操作放大器，皆在本发明的精神当中。
图5a是根据一实施例绘示第一偏压电路与第二偏压电路的电路图。请参照图5，在此实施例中，第一偏压电路410包括晶体管m1，晶体管m1的漏极与栅极彼此耦接。另外，第二偏压电路420具有晶体管m2，晶体管m2的漏极与栅极也彼此耦接。压降组件430(1)～430(m+1)彼此串联并具有第一端501与第二端502。第一端501是耦接至晶体管m1的栅极，而第二端502耦接至晶体管m2的栅极。在此实施例中，晶体管m1的源极耦接至系统电压vdd，因此第一端501上的电位为vdd+vgs1，其中vgs1为晶体管m1的栅极至基底之间的电压。另一方面，晶体管m2的源极也耦接至系统电压vdd，因此第二端502上的电位是vdd+vgs2，其中vgs2为晶体管m2的栅极至基底之间的电压。假设每个压降组件430(1)～430(m+1)的电阻值都相同，则在第k个压降组件与第k+1个压降组件之间的电位可表示为以下方程序(1)，其中k为小于等于m的正整数。
如此一来，可产生多个不同的偏压给不同的操作放大器。更进一步来说，通过控制流经晶体管m1的电流的大小便可以改变电压vgs1，进而改变第k个压降组件与第k+1个压降组件之间的电位。具体来说，第一偏压电路410中还具有晶体管m4、m5、至少一个晶体管m6，开关sw1与电流源i1。电流源i1由逻辑电路330所控制或提供。晶体管m4的漏极耦接至晶体管m1的漏极。晶体管m5的栅极与漏极彼此耦接，并且耦接至晶体管m4的栅极。晶体管m6的栅极耦接至晶体管m5的栅极，源极耦接至晶体管m5的源极。晶体管m6的漏极与晶体管m5的漏极之间设置有开关sw1；若晶体管m6的数目大于1，则每两个晶体管m6的漏极之间也会设置有开关sw1。换言之，至少一个开关sw1的第一端耦接至晶体管m5的漏极，第二端耦接至晶体管m6的漏极。开关sw1可为p型金氧半场效晶体管(p-typemetaloxidesemiconductorfieldeffecttransistor，pmos)或是nmos，本发明并不在此限。电流源i1则耦接至晶体管m5的漏极。开关sw1由图1的时序控制器140或源极驱动器120所控制，当开关sw1导通时，等效来说晶体管m5通道的宽度长度比值会增加。由于电流源i1上的电流大小固定，因此当开关sw1导通时会降低流经晶体管m5的电流，降低晶体管m5栅极的电位，进而可以降低流经晶体管m4的电流的大小。换言之，通过导通/截止开关sw1便可以改变电压vgs1。
另一方面，第二偏压电路420还包括晶体管m7、m8与电流源i2。晶体管m7的漏极耦接至晶体管m2的漏极。晶体管m8的栅极与漏极彼此耦接，并耦接至晶体管m7的栅极。电流源i2则耦接至晶体管m8的漏极。在此实施例中，电流源i2由逻辑电路330所控制或提供。在一些实施例中，晶体管m8也可以再并联一或多个晶体管以等效地改变通道的宽度长度比。
图6是根据一实施例绘示操作放大器的方块示意图。请一起参照图5a与图6，在此以操作放大器440为例子说明偏压如何改变回变率。操作放大器440包括晶体管m3、差动对610、电流镜620、输出放大器630与电容c1。晶体管m3的栅极耦接至偏压端点441以作为一个电流源并提供电流iq，在此例子中晶体管m3为pmos。差动对610耦接至晶体管m3的漏极，差动对610具有两个输入端611、612。电流镜620具有第一侧621与第二侧622，两者皆耦接至差动对610。输出放大器630的输入端耦接至差动对610与电流镜620之间。输出放大器630作为一个反向放大器，电容c1耦接至输出放大器630的输入端与输出端之间，用以作为米勒(miller)补偿，电容c1也可以被称为米勒电容。回变率指的是操作放大器440的输出电压随时间改变的斜率。当输入端611与输入端612上的差动信号太大时，晶体管m3所提供的电流iq将会几乎全部地流向第一侧621或第二侧622，在此假设电流iq几乎流向第一侧621。由于电流镜620的电流复制作用，因此第二侧622上的电流大小会相同于电流iq的大小，而第二侧622上的电流几乎完全通过电容c1，因此电容c1上的最大电流便是iq，无法再提高。由于操作放大器440的输出电压变化就是电容c1上的电压变化，因此回变率可以表示为以下方程序(2)。
其中sr代表回变率。vo(t)表示操作放大器440的输出电压，t代表时间。vc1(t)表示电容c1两端之间的电压。ic1,max表示流经电容c1的最大电流。方程式(2)中的c1同时也表示电容c1的电容量。根据以上所分析的，当改变偏压端点441上的电位时会改变电流iq，进而改变操作放大器440的回变率。
在图5a的例子中电流镜由nmos所组成，但在其他的实施例中电流镜也可由pmos所组成。举例来说，请参照图5b，第一偏压电路410包括晶体管m9～m12、开关sw2、电流源i3。电流源i3由逻辑电路330所控制或提供。晶体管m9的栅极与漏极彼此耦接，并且耦接至第一端501。晶体管m10的漏极耦接至晶体管m9的漏极。晶体管m11的栅极与漏极彼此耦接，并且耦接至晶体管m10的栅极。晶体管m12的栅极耦接至晶体管m11的栅极，源极耦接至晶体管m11的源极。晶体管m12的漏极与晶体管m11的漏极之间设置有开关sw2；若晶体管m12的数目大于1，则每两个晶体管m12的漏极之间也会设置有开关sw2。换言之，至少一个开关sw2的第一端是耦接至晶体管m11的漏极，第二端是耦接至晶体管m12的漏极。开关sw2可为pmos或是nmos，本发明并不在此限。电流源i3则耦接至晶体管m11的漏极。开关sw2由图1的时序控制器140或源极驱动器120所控制，当开关sw2导通时，等效来说晶体管m11通道的宽度长度比值会增加。另一方面，第二偏压电路420还包括晶体管m13、m14、m15与电流源i4。晶体管m13的栅极与漏极彼此耦接，并且耦接至第二端502。晶体管m14的漏极耦接至晶体管m13的漏极。晶体管m15的栅极与漏极彼此耦接，并耦接至晶体管m14的栅极。电流源i4则耦接至晶体管m15的漏极，电流源i4由逻辑电路330所控制或提供。在一些实施例中，晶体管m15也可以再并联一或多个晶体管以等效地改变通道的宽度长度比。然而，本领域技术人员当可根据图5a中的操作来理解图5b中的操作，在此不再赘述。
请参照图5b与图6，当使用pmos来实作电流镜时，晶体管m3可为nmos，此变化并不影响上述对于差动对610、电流镜620、输出放大器630与电容c1的描述，因此并不再重复赘述。
图7是根据一实施例绘示操作放大器440的电路图。请参照图7，在此实施例中操作放大器440同时具有pmos组成的电流镜以及nmos组成的电流镜。具体来说，操作放大器440包括差动对711、712、电流镜721、722、输出放大器731、732与电容c2、c3。pmos晶体管m16的源极耦接至系统电压vdd，栅极耦接至偏压端点701。差动对711包括pmos晶体管m18、m19，其中晶体管m18、m19的源极都耦接至晶体管m16的漏极，晶体管m18的栅极耦接至反向输入端inn，晶体管m19的栅极耦接至正向输入端inp。差动对712包括nmos晶体管m20、m21，晶体管m20、m21的源极耦接至晶体管m17的漏极，晶体管m20的栅极耦接至反向输入端inn，晶体管m21的栅极耦接至正向输入端inp。晶体管m17的栅极耦接至偏压端点702，源极耦接至接地电压vss。
电流镜721包括pmos晶体管m22～m25。晶体管m22的源极耦接至系统电压vdd，漏极耦接至晶体管m20的漏极，栅极耦接至晶体管m23的栅极。晶体管m24的源极耦接至晶体管m22的漏极，漏极耦接至晶体管m22的栅极，栅极耦接至晶体管m25的栅极。晶体管m23的源极耦接至系统电压vdd。晶体管m25的源极耦接至晶体管m23的漏极以及晶体管m21的漏极，栅极耦接至偏压端点705。nmos晶体管m26的栅极耦接至偏压端点703，漏极耦接至晶体管m24的漏极。pmos晶体管m27的栅极耦接至偏压端点704，源极耦接至晶体管m24的漏极，漏极耦接至晶体管m26的源极。nmos晶体管m28的栅极耦接至偏压端点706，漏极耦接至晶体管m25的漏极。晶体管m29的栅极耦接至偏压端点707，源极耦接至晶体管m25的漏极，漏极耦接至晶体管m28的源极。电流镜722包括nmos晶体管m30～m33。晶体管m30的漏极耦接至晶体管m27的漏极，源极耦接至晶体管m18的漏极和晶体管m32的漏极。晶体管m32的栅极耦接至晶体管m30的漏极以及晶体管m33的栅极。晶体管m31的漏极耦接至晶体管m29的漏极，栅极耦接至偏压端点708，源极耦接至晶体管m19的漏极。晶体管m33的漏极耦接至晶体管m31的源极，源极耦接至晶体管m32的源极并耦接至接地电压vss。
输出放大器731包括pmos晶体管m34，其源极耦接至系统电压vdd，栅极耦接至晶体管m25的漏极。电容c2的两端分别耦接至晶体管m34的栅极与漏极。输出放大器732包括nmos晶体管m35，其源极耦接至接地电压vss，栅极耦接至晶体管m31的漏极。电容c3的两端分别耦接至晶体管m35的栅极和漏极。操作放大器440的输出端out则耦接至晶体管m34的漏极与晶体管m35的漏极。此外，输出端out也耦接至反向输入端inn，换言之操作放大器440可做为电压追随器。
请参照图4与图7，偏压端点701～708都需要给一个偏压，偏压端点701～708中的任何一个偏压端点都可以是图4中的偏压端点441。或者，在一些实施例中，对于每一个偏压端点701～708，第一偏压电路410与第二偏压电路420之间都有对应的压降组件430(1)～430(m+1)，从而每个偏压端点701～708都可以施加适当的偏压。
图8是根据另一实施例绘示偏压电路的电路图。图8与图5a(或图5b)不同之处在于，图8中的第一偏压电路410可以提供多于一个偏压。具体来说，请参照图8，电流源i5由图3的逻辑电路330所控制或提供。晶体管m36的栅极与漏极彼此耦接，并且耦接至电流源i5。晶体管m38的栅极与漏极彼此耦接，并且耦接至晶体管m36的源极。至少一个晶体管m40会与晶体管m38并联，从而增加晶体管m38的等效通道宽度。晶体管m40的漏极耦接至晶体管m38的漏极，源极耦接至晶体管m38的源极(耦接至接地电压vss)，栅极耦接至开关sw3的一端，开关sw3的另一端则耦接至晶体管m38的漏极。开关sw3由图1的时序控制器140所控制。晶体管m39的源极耦接至接地电压vss，栅极耦接至晶体管m38的栅极。晶体管m37的源极耦接至晶体管m39的漏极，栅极耦接至晶体管m36的栅极。晶体管m41的栅极与漏极彼此耦接，并且耦接至晶体管m37的漏极。晶体管m42的源极耦接至系统电压vss，栅极与漏极彼此耦接并且耦接至晶体管m41的源极。晶体管m43的源极耦接至系统电压vss，漏极耦接至晶体管m44的源极。晶体管m44的栅极耦接至晶体管m41的栅极。晶体管m45的栅极与漏极彼此耦接并耦接至晶体管m44的漏极。晶体管m46的源极耦接至接地电压vss，栅极与漏极彼此耦接并耦接至晶体管m45的源极。晶体管m47的源极耦接至接地电压vss，栅极耦接至晶体管m46的栅极。晶体管m48的源极耦接至晶体管m47的栅极，栅极耦接至晶体管m45的栅极。晶体管m49的栅极与漏极彼此耦接并耦接至晶体管m48的漏极。晶体管m50的源极耦接至系统电压vss，栅极与漏极彼此耦接并耦接至晶体管m49的源极。晶体管m51的源极耦接至系统电压vdd，栅极耦接至晶体管m50的栅极。晶体管m52的源极耦接至晶体管m51的漏极，栅极耦接至晶体管m49的栅极。晶体管m53的栅极与漏极彼此耦接，并且耦接至晶体管m52的漏极。晶体管m54的源极耦接至接地电压vss，栅极与漏极彼此耦接并耦接至晶体管m53的源极。晶体管m55的栅极耦接至晶体管m45的栅极。晶体管m56的源极耦接至接地电压vss，漏极耦接至晶体管m55的源极。晶体管m57的栅极与漏极彼此耦接，并耦接至晶体管m55的漏极。晶体管m58的源极耦接至系统电压vdd，栅极与漏极彼此耦接并耦接至晶体管m57的源极。
请参照图7与图8，晶体管m50的栅极耦接至偏压端点701，晶体管m46的栅极耦接至偏压端点702，晶体管m53的栅极耦接至偏压端点703，晶体管m57的栅极耦接至偏压端点704。值得注意的是，通过控制开关sw3导通的数目，可以控制图8中各个电流镜的电流大小，从而可以改变偏压端点701～704上的电位。在图7中当偏压端点701～707中的任何一个偏压端点上的电位改变时，都会改变流经电容c2及/或电容c3上的电流，进而改变回变率。然而，本发明并不限制要改变哪一个偏压端点上的电位，也不限制要改变多少个偏压端点上的电位。
虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视后附的申请专利范围所界定者为准。