有源矩阵基板及其制造方法与流程

本发明涉及有源矩阵基板及其制造方法。

背景技术：

液晶显示装置等所使用的有源矩阵基板按每个像素具备薄膜晶体管(thinfilmtransistor；以下称为“tft”)等开关元件。作为这种开关元件，以往广泛使用将非晶硅膜作为活性层的tft(以下，称为“非晶硅tft”)、将多晶硅膜作为活性层的tft(以下，称为“多晶硅tft”)。在本说明书中，将按每个像素作为开关元件配置的tft称为“像素tft”。另外，将有源矩阵基板中的与显示装置的像素相对应的部分称为“像素”或“像素区域”。

近年来，已提出代替非晶硅、多晶硅而使用氧化物半导体作为tft的活性层的材料。将这种tft称为“氧化物半导体tft”。氧化物半导体具有比非晶硅高的迁移率。因此，氧化物半导体tft能以比非晶硅tft高的速度进行动作。另外，氧化物半导体膜以比多晶硅膜简便的工艺形成，因此也能够应用于需要大面积的装置。具备氧化物半导体tft的有源矩阵基板(以下，称为“tft基板”)例如已公开于专利文献1和2中。

另一方面，已知将栅极驱动器、源极驱动器等驱动电路单片地(一体的)设置于边框区域的技术。“边框区域”是指排列有多个像素的显示区域以外的区域，也称为“周边区域”或“非显示区域”。近来，使用了用氧化物半导体tft来制作这些驱动电路(单片驱动器)的技术。在本说明书中，将构成驱动电路等电路的tft称为“电路tft”，以区别于像素tft。

图12是用于说明具备单片栅极驱动器的以往的有源矩阵基板2000的概略的俯视图。有源矩阵基板2000具有显示区域800和以包围显示区域800的方式配置的非显示区域900。在显示区域800中，多个像素排列在行方向和列方向上。在该图中，在非显示区域900中的位于显示区域800的右侧和左侧的部分，单片地形成有栅极驱动器910。另外，在位于显示区域800的下侧的部分，通过cog(chiponglass；玻璃上芯片)安装方式搭载有源极驱动器920。在非显示区域900中，还安装有柔性印刷配线基板(fpc)930。

在上述构成中，如果应用有源矩阵基板的显示装置的屏幕尺寸变大，则栅极驱动器910的电路规模也增大，有时难以实现边框区域的缩小(窄边框化)。

对此，例如专利文献1和非专利文献1公开了在显示区域800中的像素内形成栅极驱动器的技术。该技术称为像素内栅极驱动器单片(in-pixelgatedrivermonolithic；ipgdm)。

图13是用于说明栅极驱动器形成在像素内的有源矩阵基板2001的概略的俯视图。在有源矩阵基板2001中，栅极驱动器910分散地配置在显示区域800的多个像素内。从而，无需在非显示区域900形成复杂的电路和配线连接，因此，无论屏幕尺寸如何都能够进一步实现窄边框化。

现有技术文献

专利文献

专利文献1：国际公开2014/069529号

非专利文献

非专利文献1：田中耕平，其他13名，“ffd(freeformdisplay)技術開発”，シャープ技報(夏普技术报告)第108号，2015年3月，p8-11

技术实现要素：

发明要解决的问题

然而，在有源矩阵基板2001中，栅极驱动器910形成在像素内，因此，由于构成栅极驱动器910的配线和tft，光透射区域在像素中所占的面积比(以下称为“像素开口率”)可能会下降。此外，代替栅极驱动器而在像素内形成例如源极驱动器等其它驱动电路的情况下，也会有同样的问题。

本发明的一个实施方式是鉴于上述问题而完成的，其目的在于，提高在像素内具备包含氧化物半导体tft的驱动电路的有源矩阵基板的像素开口率和光透射率。

用于解决问题的方案

本发明的一个实施方式的有源矩阵基板具有包含多个像素区域的显示区域，上述显示区域具有：基板；多个栅极总线，其在上述基板上由第1金属膜形成；多个源极总线，其在上述基板上由第2金属膜形成；以及驱动电路，其支撑于上述基板，上述驱动电路包含第1电路tft，上述多个像素区域中的每一个像素区域包含像素tft和连接到上述像素tft的像素电极，上述多个像素区域中的至少1个像素区域还包含上述第1电路tft和连接到上述第1电路tft的驱动电路配线，上述像素tft和上述第1电路tft分别是氧化物半导体tft，包含：栅极电极；氧化物半导体层；栅极绝缘层，其配置在上述栅极电极与上述氧化物半导体层之间；以及源极电极和漏极电极，其电连接到上述氧化物半导体层，上述像素tft的上述漏极电极与上述像素电极电连接，上述像素tft的上述栅极电极电连接到上述多个栅极总线中的任意一个栅极总线，上述像素tft的上述源极电极电连接到上述多个源极总线中的任意一个源极总线，上述像素电极由上部透明导电膜形成，上述驱动电路配线包含透明配线部，上述透明配线部由位于比上述上部透明导电膜靠上述基板侧的下部透明导电膜形成，上述第1电路tft的上述源极电极和上述漏极电极中的至少一方由上述下部透明导电膜形成。

在某个实施方式中，上述像素tft的上述源极电极由上述第2金属膜形成。

在某个实施方式中，上述像素tft的上述源极电极由上述下部透明导电膜形成。

在某个实施方式中，上述透明配线部包含上述第1电路tft的上述源极电极和上述漏极电极。

在某个实施方式中，上述像素tft的上述漏极电极是使用上述上部透明导电膜而与上述像素电极一体地形成的。

在某个实施方式中，上述多个像素区域在第1方向和第2方向上排列成矩阵状，上述驱动电路配线的上述透明配线部包含在上述第1方向或上述第2方向上横穿上述至少1个像素区域而延伸的部分。

在某个实施方式中，还具有位于上述显示区域的周边的非显示区域，上述非显示区域具备支撑于上述基板的周边电路，上述周边电路包含多个周边电路tft，上述多个周边电路tft包含第2电路tft，上述第2电路tft是结晶质硅tft，包含：栅极电极；结晶质硅半导体层；其它栅极绝缘层，其配置在上述栅极电极与上述结晶质硅半导体层之间；以及源极电极和漏极电极，其与上述结晶质硅半导体层接触。

在某个实施方式中，上述第1电路tft和上述像素tft具有底栅结构，上述第2电路tft具有顶栅结构，上述第1电路tft、上述第2电路tft以及上述像素tft的上述栅极电极均由上述第1金属膜形成，上述第2电路tft的上述结晶质硅半导体层配置在比上述第1金属膜靠上述基板侧。

在某个实施方式中，上述驱动电路配线包含连接部分，上述连接部分是与上述结晶质硅半导体层由相同结晶质硅膜形成的。

在某个实施方式中，上述驱动电路配线还包含第1金属部分和第2金属部分，上述第1金属部分和上述第2金属部分由上述第1金属膜或上述第2金属膜形成，并且相互分离地配置，上述连接部分将上述第1金属部分与上述第2金属部分电连接。

在某个实施方式中，上述多个像素区域中的每一个像素区域还具备：共用电极，其由其它透明导电膜形成；以及电介质层，其位于上述共用电极与上述像素电极之间。

在某个实施方式中，上述氧化物半导体层包含铟和锡。

在某个实施方式中，上述氧化物半导体层包含in-sn-zn-o系半导体。

在某个实施方式中，上述下部透明导电膜是铟-锌氧化物。

本发明的一个实施方式的有源矩阵基板的制造方法是上述任意一个实施方式所记载的有源矩阵基板的制造方法，包含：(a)在基板上形成第1金属膜，通过上述第1金属膜的图案化，形成上述多个栅极总线与上述第1电路tft及上述像素tft的上述栅极电极的工序；(b)形成将上述第1电路tft及上述像素tft的上述栅极电极覆盖的上述栅极绝缘层的工序；(c)在上述栅极绝缘层上，形成上述第1电路tft及上述像素tft的上述氧化物半导体层的工序；(d)在上述第1电路tft及上述像素tft的上述氧化物半导体层上和上述栅极绝缘层上，形成下部透明导电膜，通过上述下部透明导电膜的图案化，形成与上述第1电路tft的上述氧化物半导体层接触的上述透明配线部的工序；(e)在上述氧化物半导体层上和上述栅极绝缘层上，形成第2金属膜，通过上述第2金属膜的图案化，形成上述多个源极总线与上述像素tft的上述源极电极的工序。

在某个实施方式中，上述第1电路tft及上述像素tft的上述氧化物半导体层包含氧化物半导体，上述氧化物半导体包含铟和锡，上述下部透明导电膜包含铟锡氧化物或铟锌氧化物，在上述工序(d)中，将包含磷酸、硝酸以及醋酸的混合酸作为蚀刻液，进行对上述下部透明导电膜的湿式蚀刻。

本发明的另一实施方式的有源矩阵基板具有显示区域和非显示区域，上述显示区域包含多个像素区域，上述非显示区域位于上述显示区域的周边，上述显示区域具有基板、多个栅极总线、多个源极总线以及支撑于上述基板的、包含第1电路tft的驱动电路，上述非显示区域具有包含第2电路tft的周边电路，上述多个像素区域中的每一个像素区域包含像素tft和连接到上述像素tft的像素电极，上述多个像素区域中的至少1个像素区域还包含上述第1电路tft和连接到上述第1电路tft的驱动电路配线，上述像素tft和上述第1电路tft分别是氧化物半导体tft，上述氧化物半导体tft具有氧化物半导体层作为活性区域，上述第2电路tft是结晶质硅tft，上述结晶质硅tft具有结晶质硅半导体层作为活性区域，上述驱动电路配线的至少一部分是与结晶质硅半导体层由相同结晶质硅膜形成的。

发明效果

根据本发明的实施方式，能提高在像素内具备包含氧化物半导体tft的驱动电路的有源矩阵基板的像素开口率和光透射率。

附图说明

图1是示出第1实施方式的有源矩阵基板1001的概略的俯视图。

图2是用于说明有源矩阵基板1001中的栅极驱动器和端子部的配置的俯视图。

图3的(a)是示出栅极驱动器110的等效电路的一个例子的图，(b)是示出将栅极驱动器110配置在像素内的例子的图。

图4的(a)是例示第1实施方式的有源矩阵基板1001中的1个像素区域pix1的俯视图，(b)是有源矩阵基板1001中的像素tft和第1电路tft的截面图。

图5是示出第1实施方式的另一个有源矩阵基板1002的截面图。

图6是示出用于驱动栅极驱动器110的信号波形的图。

图7的(a)是例示另一个栅极驱动器210的电路图，(b)是示出用于驱动栅极驱动器210的信号波形的图。

图8是例示第2实施方式的有源矩阵基板1003中的像素tft、第1电路tft以及第2电路tft的截面图。

图9是例示第2实施方式的有源矩阵基板1003中的ssd电路140的俯视图。

图10是例示第3实施方式的有源矩阵基板1004中的栅极驱动器110的一部分的截面图。

图11的(a)是例示第3实施方式的另一个有源矩阵基板1005的截面图，(b)是示出有源矩阵基板1005的一部分的放大俯视图。

图12是用于说明具备单片栅极驱动器的以往的有源矩阵基板2000的概略的俯视图。

图13是用于说明栅极驱动器形成于像素内的有源矩阵基板2001的概略的俯视图。

具体实施方式

(第1实施方式)

下面，参照附图来说明本发明的有源矩阵基板的第1实施方式。本实施方式的有源矩阵基板在显示区域内具有单片栅极驱动器。源极驱动器通过例如cog安装方式设置于有源矩阵基板。

图1是示出本实施方式的有源矩阵基板1001的概略的俯视图。

如图1所示，有源矩阵基板1001具备：多个像素区域pix，其在第1方向x和第2方向y上排列成矩阵状；多个栅极总线gl，其在第1方向x上延伸；以及多个源极总线sl，其在第2方向y上延伸。将有源矩阵基板1001中的包含多个像素区域pix的区域800称为“显示区域”，位于显示区域800的周边的区域900称为“非显示区域”(或“边框区域”)。在非显示区域900安装有源极驱动器120和fpc基板130。另外，能设置端子部、ssd电路以及检查电路等。

虽然未图示，但栅极驱动器以跨越多个像素区域pix的方式形成于显示区域800。栅极总线gl分别连接到栅极驱动器的各个端子。源极总线sl分别连接到源极驱动器120的各个端子。

图2是用于说明有源矩阵基板1001中的栅极驱动器和端子部的配置的俯视图。为了简单，省略了源极总线sl。

栅极驱动器110形成在排列于显示区域800的栅极总线gl(1)～gl(n)之间。在该例中，每个栅极总线gl连接有4个栅极驱动器110。

在非显示区域900安装有：源极驱动器120；以及fpc基板130，其形成有控制电路134和电源135。另外，设置有：端子部(第1端子部)112，其将各种信号供应到栅极驱动器110；以及端子部(第2端子部)122，其连接源极驱动器120与源极总线sl。源极驱动器120根据从控制电路134输入的控制信号，将数据信号输出到各个源极总线sl。

端子部112与控制电路134和电源135连接。端子部112接收从控制电路134和电源135输出的控制信号(cka、ckb)、电源电压信号等信号。输入到端子部112的控制信号(cka、ckb)和电源电压信号等信号经由驱动电路配线l被供应到各个栅极驱动器110。栅极驱动器110根据所供应的信号，将表示选择状态和非选择状态中的一种状态的电压信号输出到所连接的栅极总线gl，并且将该电压信号输出到下一级的栅极总线gl。在以下的说明中，有时将分别对应于选择状态和非选择状态的电压信号称为扫描信号。另外，将选择了栅极总线gl的状态称为栅极总线gl的驱动。

在本实施方式中，在显示区域800内，每个栅极总线gl连接有多个栅极驱动器110。连接到同一栅极总线gl的栅极驱动器110是同步的，栅极总线gl由从这些栅极驱动器110输出的扫描信号驱动。

图3的(a)是示出栅极驱动器110的等效电路的一个例子的图。栅极驱动器110具有：tft-a，其用于对作为栅极驱动器110的内部节点的neta进行预充电；tft-b，其用于使内部节点neta的电荷放电；tft-c，其是用于向栅极总线gl供应信号的输出晶体管；tft-d，其用于保持栅极总线gl的电位；以及电容cbst，其形成在内部节点neta与栅极总线gl之间。栅极驱动器110连接有时钟信号(cka、ckb)的输入端子、用于供应电源(vss)的电源配线等。

在图3的(b)中示出将图3的(a)所示的等效电路配置在像素内的例子。在图3的(b)中，省略了像素tft和像素电路。

栅极驱动器110是跨多个像素区域而配置的。构成栅极驱动器110的多个tft和电容cbst分别配置在不同的像素中。各个tft与电容cbst通过跨越像素延伸的驱动电路配线而相互连接。

在本实施方式中，构成栅极驱动器110的多个电路tft和像素tft是氧化物半导体tft。另外，在多个电路tft中的至少1个电路tft中，源极电极和漏极电极中的至少一方是由透明导电膜(以下，称为“第1透明导电膜”或“下部透明导电膜”)形成的透明电极。将这种tft结构称为“透明tft结构”，将具有透明tft结构的电路tft称为“第1电路tft”。

构成栅极驱动器110的驱动电路配线的至少一部分由第1透明导电膜形成。在本说明书中，将驱动电路配线中的由第1透明导电膜形成的部分称为“透明配线部”。第1透明配线部由与像素电极和共用电极不同的透明导电膜形成。也可以是，透明配线部与第1电路tft的氧化物半导体层接触，包含作为源极电极或漏极电极发挥功能的部分。

下面，更具体地说明有源矩阵基板1001中的像素区域的结构。

图4的(a)是例示本实施方式的有源矩阵基板1001中的1个像素区域pix1的俯视图。图4的(b)是有源矩阵基板1001中的像素tft和第1电路tft的截面图，示出沿图4的(a)中的a-a’线和b-b’线的截面。

像素区域pix1是源极总线sl和栅极总线gl所包围的区域，其中，源极总线sl在x方向上延伸，栅极总线gl在与x方向交叉的y方向上延伸。

像素区域pix1具有基板1、支撑于基板1的像素tft20、以及像素电极15。像素tft20为氧化物半导体tft。在像素区域pix中还设置有栅极驱动器110的一部分。在该例中，构成栅极驱动器110的1个电路tft(第1电路tft)10和作为驱动电路配线l的第1配线l1～第3配线l3配置在像素区域pix1内。第1电路tft10是具有透明tft结构的氧化物半导体tft。第1电路tft10例如相当于图3的(b)所示的tft-c。另外，位于像素区域pix1内的驱动电路配线l的至少一部分(在此为第1配线l1和第2配线l2)是由第1透明导电膜形成的透明配线部。此外，配置于各像素区域的电路用元件、驱动电路配线l、透明配线部等的位置、连接方法等不限于图示的例子。

参照图4的(b)来说明构成有源矩阵基板1001的各层。

有源矩阵基板1001从基板1侧依次具有包含多个栅极总线gl的栅极金属层m1、栅极绝缘层5、成为第1电路tft10和像素tft20的活性层的氧化物半导体层7a、7b、包含多个源极总线sl的源极金属层m2、以及覆盖第1电路tft10和像素tft20的层间绝缘层13。栅极金属层m1是指由与栅极总线gl相同的金属膜(以下，称为“栅极金属膜”或“第1金属膜”)形成的层。同样地，源极金属层m2是指由与源极总线sl相同的金属膜(以下，称为“源极金属膜”或“第2金属膜”)形成的层。

在氧化物半导体层7a、氧化物半导体层7b与层间绝缘层13之间，第1透明导电层t1与源极金属层m2分开地配置。第1透明导电层t1是指由与透明配线部相同的第1透明导电膜形成的层。在该例中，驱动电路配线l的第1配线l1和第2配线l2(透明配线部)是形成在第1透明导电层t1内的透明配线。

在层间绝缘层13上依次形成有包含像素电极15的第2透明导电层t2、电介质层17、以及包含共用电极19的第3透明导电层t3。第2透明导电层t2是指由与像素电极相同的透明导电膜(以下，称为“第2透明导电膜”或“上部透明导电膜”)形成的层，第3透明导电层t3是指由与共用电极相同的透明导电膜(以下，称为“第1透明导电膜”)形成的层。第1透明导电膜至第3透明导电膜例如能是铟锡氧化物(ito)、铟锌氧化物(izo)等。

此外，各层的顺序不限于图示的例子。源极金属层m2也可以配置在氧化物半导体层7a、氧化物半导体层7b的基板1侧。第1透明导电层t1只要配置在基板1与第2透明导电层t2之间即可。另外，如后所述，第3透明导电层t3也可以是配置在比第2透明导电层t2靠基板1侧。

接着，更详细地说明第1电路tft10和像素tft20的结构。

第1电路tft10是底栅结构的tft，具有：栅极电极3a，其支撑于基板1；栅极绝缘层5，其覆盖栅极电极3a；氧化物半导体层7a，其形成在栅极绝缘层5上；以及源极电极8和漏极电极9，其以与氧化物半导体层7a接触的方式配置。源极电极8和漏极电极9是使用第1透明导电膜形成的透明电极。

漏极电极9连接到第1配线l1，源极电极8连接到第2配线l2，栅极电极3a连接到第3配线l3。在此，第1配线l1以在y方向上横穿像素区域pix1的方式延伸，并连接到配置在非显示区域900的时钟信号cka的输入端子(未图示)。第2配线l2延伸到栅极总线gl(n-1)上，并在形成于栅极绝缘层5的开口部5p内与栅极总线gl(n-1)接触。第3配线l3横穿源极总线sl(n)而延伸到相邻的另一像素区域，构成栅极驱动器110的内部节点neta。

栅极电极3a与第3配线l3也可以一体地形成在栅极金属层m1内。在这种情况下，将第3配线l3中的隔着栅极绝缘层5与氧化物半导体层7a重叠的部分称为栅极电极3a。漏极电极9和第1配线l1也可以一体地形成在第1透明导电层t1内。换言之，第1配线l1也可以包含与氧化物半导体层7a接触而作为漏极电极9发挥功能的部分。同样地，源极电极8和第2配线l2也可以一体地形成在第1透明导电层t1内。将第1配线l1中的与氧化物半导体层7a接触的部分称为漏极电极9，将第2配线l2中的与氧化物半导体层7a接触的部分称为源极电极8。

像素tft20是底栅结构的tft，具有：栅极电极3b，其支撑于基板1；栅极绝缘层5，其覆盖栅极电极3b；氧化物半导体层7b，其形成在栅极绝缘层5上；以及源极电极28和漏极电极29，其以与氧化物半导体层7b接触的方式配置。源极电极28是形成在源极金属层内的金属电极。漏极电极29是使用第2透明导电膜形成的透明电极。

栅极电极3b连接到对应的栅极总线gl，源极电极28连接到对应的源极总线sl。漏极电极29与像素电极15电连接。

栅极电极3b和栅极总线gl也可以一体地形成在栅极金属层内。将栅极总线gl中的与氧化物半导体层7b接触的部分称为栅极电极3b。源极电极28和源极总线sl也可以一体地形成在源极金属层内。漏极电极29也可以与像素电极15一体地形成在第2透明导电层t2内。将源极总线sl中的与氧化物半导体层7b接触的部分称为源极电极28，将像素电极15中的与氧化物半导体层7b接触的部分称为漏极电极29。

如后所述，源极电极28也可以是形成在第1透明导电层t1内的透明电极。另外，漏极电极29也可以不与像素电极15一体地形成。在这种情况下，漏极电极29例如也可以是形成在源极金属层内的金属电极。而且，源极电极8、28和漏极电极9、29只要是电连接到氧化物半导体层7a、7b的沟道区域的两侧即可，也可以不与氧化物半导体层7a、7b直接接触。

氧化物半导体层7a、7b的氧化物半导体例如可以包含in和sn。作为这种氧化物半导体，能列举出in-sn-zn-o系半导体、in-ga-sn-o系半导体、in-al-sn-zn-o系半导体等。从而，如后所述，在第1电路tft10中，能通过湿式蚀刻进行用于将源极与漏极分离的第1透明导电膜的图案化。

层间绝缘层13包含无机绝缘层(钝化膜)11和配置在无机绝缘层11上的有机绝缘层12。像素电极15形成在层间绝缘层13上，在设置于层间绝缘层13的开口部13p内与氧化物半导体层7b接触。此外，也可以不包含有机绝缘层12。

像素电极15和共用电极19以隔着电介质层17部分地重叠的方式配置。像素电极15按每个像素是分离的。共用电极19也可以形成于除了形成有像素tft20的区域以外的整个像素区域pix1。共用电极19也可以不按每个像素分离。这种有源矩阵基板1001例如能应用到ffs(fringefieldswitching；边缘场开关)模式的显示装置。ffs模式是在其中一个基板上设置一对电极，沿平行于基板面的方向(横向)对液晶分子施加电场的横向电场方式的模式。在该例中，生成由从像素电极15出来并穿过液晶层(未图示)，进一步穿过像素电极15的狭缝状的开口而到达共用电极19的电力线所表示的电场。该电场相对于液晶层具有横向的成分。其结果是，能够将横向的电场施加到液晶层。在横向电场方式中，液晶分子不会从基板立起，因此具有能够实现比纵向电场方式更宽广的视角的优点。

像素电极15隔着电介质层17配置在共用电极19上的电极结构例如已记载于国际公开第2012/086513号中。此外，共用电极19也可以隔着电介质层17配置在像素电极15上。换言之，也可以是，像素电极15形成在第2透明导电层t2内，共用电极19形成在第3透明导电层t3内。这种电极结构例如已记载于特开2008-032899号公报、特开2010-008758号公报中。为了参考，将国际公开第2012/086513号、特开2008-032899号公报以及特开2010-008758号公报的所有公开内容援引至本说明书中。

在本实施方式的有源矩阵基板1001中，由透明导电膜形成构成栅极驱动器110的驱动电路配线l的至少一部分和第1电路tft的源极或漏极电极。从而，能够抑制由于将栅极驱动器110设置在像素内而导致的像素开口率的下降，能够实现光利用效率高的有源矩阵基板1001。

另外，以往，为了确保像素开口率，需要将栅极驱动器110分散得较广来进行配置。对此，根据本实施方式，既能确保像素开口率，又能更高密度地形成栅极驱动器110。因此，能够使栅极驱动器110的电路宽度(图13所示的宽度w)更小。其结果是，显示区域的形状的自由度变高，也能合适地应用于例如曲线状等任意的形状的显示器。

＜有源矩阵基板1001的制造方法＞

接着，再次参照图4来说明本实施方式中的有源矩阵基板1001的制造方法的一个例子。

首先，在基板1上形成栅极金属膜(第1金属膜)后，通过公知的光刻工序将其图案化。从而，形成包含栅极总线gl和栅极电极3a、3b的栅极金属层m1。

作为基板1，能够使用透明且具有绝缘性的基板。在此，使用玻璃基板。作为栅极金属膜，能够适当使用包含铝(al)、钨(w)、钼(mo)、钽(ta)、铬(cr)、钛(ti)、铜(cu)等金属或其合金或者其金属氮化物的膜。另外，也可以使用将这多个膜层叠而成的层叠膜。栅极金属膜的厚度例如为50nm以上500nm以下。在此，依次形成cu膜和ti膜，得到层叠膜。

接着，以覆盖栅极金属层m1的方式形成栅极绝缘层5。此后，使用公知的光刻法，在栅极绝缘层5形成到达栅极总线gl(n)的开口部5p。作为栅极绝缘层5，例如可以使用氧化硅(sio2)层、氮化硅(sinx)层。在此，使用以氧化硅(sio2)层(厚度：50nm)为上层并以氮化硅(sinx)层(厚度：325nm))为下层的层叠膜作为栅极绝缘层5。

接着，在栅极绝缘层5上，通过例如溅射法形成氧化物半导体膜，并将其图案化，从而得到氧化物半导体层7a、7b。氧化物半导体层7a、7b分别以隔着栅极绝缘层5与栅极电极3a、3b重叠的方式配置。在此，作为氧化物半导体膜，例如使用in-sn-zn-o系半导体膜(厚度：70nm)。氧化物半导体膜的厚度例如也可以为10nm以上110nm以下。在形成氧化物半导体层7后，也可以进行n2o等离子体处理等氧化处理。

接下来，以覆盖栅极绝缘层5和氧化物半导体层7a、7b的方式形成第1透明导电膜，通过第1透明导电膜的图案化，形成包含驱动电路配线l的透明配线部的第1透明导电层t1。透明配线部包含第1配线l1、第2配线l2、第1电路tft10的源极电极8和漏极电极9。作为第1透明导电膜，例如能够使用ito(铟锡氧化物)膜、izo(铟锌氧化物)膜、zno膜(氧化锌膜)等。在此，将izo膜(厚度：75nm)用作透明导电膜。

在该例中，氧化物半导体层7a、7b是in-sn-zn-o系半导体层。in-sn-zn-o系半导体具有高的迁移率，但另一方面，当由于被还原而产生氧缺陷时，阈值电压容易向负的方向偏移。因此，与氧化物半导体层7a直接接触的源极和漏极电极8、9优选由氢含量少的透明导电膜(例如izo膜)形成。

第1透明导电膜的图案化可以通过干式蚀刻进行，也可以通过湿式蚀刻进行。如果使用湿式蚀刻，则既能够抑制对氧化物半导体层7a的损害，又能够进行源极/漏极的分离，因此是有利的。

在将ito膜或izo膜用作第1透明导电膜的情况下，这些氧化物膜的干式蚀刻是困难的，因此，对于这些氧化物膜的图案化，一般使用湿式蚀刻。然而，在使用in-ga-zn-o系半导体的以往的有源矩阵基板中，有时会因为将ito膜或izo膜图案化时的蚀刻液使in-ga-zn-o系半导体等氧化物半导体也被蚀刻。因此，需要形成蚀刻阻挡层以使氧化物半导体层不被蚀刻。

对此，本发明的发明人经过研究后发现，如果将包含in和sn的氧化物半导体层用作氧化物半导体层7a、7b，并且将包括例如磷酸、硝酸以及醋酸的混合酸(磷酸-硝酸-醋酸)用作蚀刻液，则能解决上述问题。第1透明导电膜(ito膜或izo膜)溶于磷酸-硝酸-醋酸，包含in和sn的氧化物半导体(in-sn-zn-o系半导体、in-ga-sn-o系半导体等)不溶于磷酸-硝酸-醋酸。因此，当使用磷酸-硝酸-醋酸时，无需用蚀刻阻挡层保护氧化物半导体层7a，就能够进行第1透明导电膜的图案化(源极漏极分离)，因此能够提高生产性。

此外，也可以使用干式蚀刻进行第1透明导电膜的图案化。在这种情况下，在干式蚀刻时，有如下可能：氧化物半导体层7a的表面也被蚀刻(过蚀刻)，氧化物半导体层7a的厚度变小，导通电流下降。因此，优选考虑到过蚀刻量而预先将成膜时的氧化物半导体层7a的厚度设定得大。

此后，以覆盖栅极绝缘层5和氧化物半导体层7a、7b的方式形成第2金属膜，通过源极金属膜(第2金属膜)的图案化，形成包含像素tft20的源极电极28和源极总线sl的源极金属层m2。作为源极金属膜，能够适当使用包含铝(al)、钨(w)、钼(mo)、钽(ta)、铬(cr)、钛(ti)、铜(cu)等金属或其合金或者其金属氮化物的膜。另外，也可以使用将这多个膜层叠而成的层叠膜。或者，也可以使用izo(in-zn-o)等导电性氧化物膜。在此，依次形成ti膜和cu膜，得到层叠膜。源极金属膜的厚度例如为50nm以上500nm以下。

此外，第1透明导电层t1和源极金属层m2的形成顺序没有特别限定。也可以在形成源极金属层m2后，形成第1透明导电层t1。

在形成第1透明导电层t1和源极金属层m2后，以覆盖源极金属层m2和氧化物半导体层7a、7b的方式形成无机绝缘层11。作为无机绝缘层11，能够使用氧化硅(sio2)膜、氮化硅(sinx)膜、氧氮化硅(sioxny；x＞y)膜、氮氧化硅(sinxoy；x＞y)膜或它们的层叠膜。在此，作为无机绝缘层11，使用例如包含氧化硅(sio2)膜(厚度：300nm)和形成其之上的氮化硅(sinx)膜(厚度：150nm)的层叠膜。无机绝缘层的厚度例如为100～500nm，优选为200～500nm。

此后，为了使第1透明导电膜和源极金属膜的图案化时在氧化物半导体层7a、7b中产生的氧缺陷终止，也可以进行退火处理。退火处理的温度没有特别限定，例如可以为250℃以上450℃以下，优选为300℃以上400℃以下。当以300℃以上的高温进行处理时，能够更有效地使缺陷能级终止，因此能够进一步提高tft的可靠性。

此外，在将ti等金属电极用作源极/漏极电极的情况下，当进行高温(例如300℃以上)的退火处理时，在金属电极与氧化物半导体层接触的界面，会有如下可能：吸留在金属中的氢在退火处理时被放出，拉出氧化物半导体中的氧，致使氧化物半导体层的载流子浓度上升。其结果是，有如下可能：氧化物半导体层的沟道区域中的与源极/漏极电极接触的部分也被导体化，有效的沟道长度l变短。如果为了避免这种情况而将退火处理的温度设定得低，则有可能得不到充分的可靠性。对此，在本实施方式中，将ito、izo等金属氧化物用作第1电路tft10的源极电极8和漏极电极9。在退火处理时从这些金属氧化物放出的氢量比从ti等金属放出的氢量少。因此，即使以高的温度进行退火处理，也不易产生有效的沟道长度l变短这样的问题。因此，通过以例如300℃以上的高的温度进行退火处理，既能确保所希望的tft特性，又能进一步提高第1电路tft10的可靠性。

接下来，在无机绝缘层11上形成有机绝缘层(厚度：例如1～3μm、优选2～3μm)12。也可以形成包含感光性树脂材料的有机绝缘膜作为有机绝缘层12。接着，在无机绝缘层11和有机绝缘层12设置将氧化物半导体层7b的一部分露出的开口部13p。在此，首先，通过光刻工序进行有机绝缘层12的图案化，在有机绝缘层12设置开口部。接着，将有机绝缘层12作为掩模，对无机绝缘层11进行蚀刻，从而形成开口部13p。

接下来，在有机绝缘层12上和开口部13p内形成第2透明导电膜(厚度：例如50nm以上200nm以下)，将第2透明导电膜图案化，从而形成包含像素电极15的第2透明导电层t2。作为第2透明导电膜，例如能够使用ito(铟锡氧化物)膜、in-zn-o系氧化物(铟锌氧化物)膜、zno膜(氧化锌膜)等。

接下来，以覆盖第2透明导电层t2的方式形成电介质层17。作为电介质层17，能够适当使用氮化硅(sinx)膜、氧化硅(siox)膜、氧氮化硅(sioxny；x＞y)膜、氮氧化硅(sinxoy；x＞y)膜等。电介质层17的厚度例如为70nm以上300nm以下。

接着，在电介质层17上形成第3透明导电膜，并将其图案化，从而形成包含共用电极19的第3透明导电层t3。第3透明导电膜的合适的材料和厚度也可以与第2透明导电膜相同。通过这样，制造有源矩阵基板1001。

＜变形例＞

图5是示出本实施方式的另一个有源矩阵基板1002的截面图。在图5和以后的附图中，对与有源矩阵基板1001同样的构成要素标注相同的附图标记。另外，关于与有源矩阵基板1001同样的构成要素，适当省略说明。

如图5所示，有源矩阵基板1002在像素tft20的源极电极28为使用第1透明导电膜形成的透明电极这一点上与有源矩阵基板1001不同。源极电极28电连接到对应的源极总线sl。虽然未图示，但源极电极28也可以延伸到与源极总线sl重叠的位置，并与源极总线sl的上表面或下表面直接接触。

根据有源矩阵基板1002，使用透明导电膜形成像素tft20的源极电极28，因此，相比于图4所示的有源矩阵基板1001能够提高像素开口率。

＜栅极驱动器的动作和栅极驱动电路的变形例＞

在此，说明本实施方式中的栅极驱动器110的动作。

图6是示出用于驱动栅极驱动器110的信号波形的图。首先，在期间t1中，作为上一级的第n-1行的栅极信号s输入到第n行的栅极驱动器的tft-a，内部节点neta被预充电。此时，tft-c和tft-d变为导通状态，但由于cka为低电位(vss)，因此，低电位(vss)被充电到栅极总线gl(n)。接着，在期间t2中，cka切换到高电位(vdd)，ckb切换到低电位(vss)。此时，tft-c为导通状态，tft-d为截止状态，因此，cka的高电位(vdd)被充电到栅极总线gl(n)。栅极总线gl(n)被充电，并且内部节点(neta)经由电容cbst被进一步推高到高的电位。从而，能够对tft-c的栅极电极施加用于将栅极总线充电到高电位(vdd)的足够高的电压。另外，在该期间内，栅极总线gl(n)的信号输入到作为下一级的第n+1行的栅极驱动器，其内部节点被预充电。接着，在期间t3中，cka切换到低电位(vss)、ckb切换到高电位(vdd)。从而，栅极总线gl(n)经由tft-d被放电到低电位(vss)。另外，此时，由于下一级第(n+1)行的栅极总线被充电到高电位(vdd)，因此，tft-b变为导通状态，将内部节点(neta)放电到vss电位，从而完成第(n)行的栅极总线的动作。以后，vss电位根据ckb的动作而经由tft-d输入到栅极总线gl(n)，并维持低状态，直到在下一帧中再次进行操作。

本实施方式中的栅极驱动器的构成不限于图4所示的例子。在本实施方式中，能应用各种公知的栅极驱动器。另外，也可以代替栅极驱动器而在像素内形成源极驱动器。

图7的(a)是例示本实施方式中的另一个栅极驱动器210的电路图。图7的(b)是示出用于驱动栅极驱动器210的信号波形的图。

栅极驱动器210配置在栅极总线gl(n-1)与栅极总线gl(n-2)之间，驱动栅极总线gl(n-1)。栅极驱动器210具有作为电路tft的tft-a～tft-j、电容cbst、被供应时钟信号等信号的多个端子、被输入低电平的电源电压信号的端子群。图4中例示的第1电路tft10例如相当于栅极驱动器210中的tft-f。

栅极驱动器210的详细结构和动作已公开于例如国际公开2014/069529号中。为了参考，将国际公开2014/069529号的所有公开内容援引至本说明书中。

(第2实施方式)

下面，参照附图来说明本发明的有源矩阵基板的第2实施方式。本实施方式的半导体装置是具备形成在同一基板上的氧化物半导体tft和结晶质硅tft的有源矩阵基板。

本实施方式的有源矩阵基板在显示区域具备构成像素tft和驱动电路(例如栅极驱动器)的第1电路tft，在非显示区域具备第2电路tft。第2电路tft是构成单片地形成于非显示区域的周边电路的电路tft。这种周边电路也可以是ssd(sourceshareddriving；源极共享驱动)电路、检查电路、驱动电路(例如源极驱动器)等。

像素tft和第1电路tft是与前述的实施方式同样的氧化物半导体tft。另一方面，第2电路tft例如是将多晶硅膜作为活性层的结晶质硅tft。

图8是例示本实施方式的有源矩阵基板中的像素tft、第1电路tft以及第2电路tft的截面图。

有源矩阵基板1003具备：基板1；以及支撑于基板1的第1电路tft10、像素tft20及第2电路tft30。第2电路tft30是具有主要包含结晶质硅的活性区域的结晶质硅tft。第1电路tft10和像素tft20是具有主要包含氧化物半导体的活性区域的氧化物半导体tft。在此所说的“活性区域”，是指成为tft的活性层的半导体层中的形成沟道的区域。

第1电路tft10和像素tft20的构成与参照图4如前所述的构成是同样的。

第2电路tft30具有：结晶质硅半导体层(例如低温多晶硅层)31，其形成于基板1；绝缘层(也称为“其它栅极绝缘层”)33，其覆盖结晶质硅半导体层31；以及栅极电极3c，其设置在绝缘层33上。绝缘层33中的位于结晶质硅半导体层31与栅极电极3c之间的部分作为第2电路tft30的栅极绝缘膜发挥功能。结晶质硅半导体层31具有形成沟道的区域(活性区域)31c以及分别位于活性区域的两侧的源极区域31s和漏极区域31d。在该例中，结晶质硅半导体层31中的、隔着绝缘层33与栅极电极3c重叠的部分成为活性区域31c。第2电路tft30还具有分别连接到源极区域31s和漏极区域31d的源极电极38和漏极电极39。源极和漏极电极38、39也可以设置在覆盖栅极电极3c和结晶质硅半导体层31的绝缘膜(在此为栅极绝缘层5)上，在形成于栅极绝缘层5的接触孔内与结晶质硅半导体层31连接。第2电路tft30与第1电路tft10和像素tft20同样地由包含无机绝缘层11和有机绝缘层12的层间绝缘层13覆盖。

在图示的例子中，第2电路tft30具有在栅极电极3c与基板1之间配置有结晶质硅半导体层31的顶栅结构。另一方面，第1电路tft10和像素tft20具有在氧化物半导体层7a、7b与基板1之间配置有栅极电极3a、3b的底栅结构。通过采用这种结构，在同一基板1上一体地形成2种薄膜晶体管时，能更有效地抑制制造工序数、制造成本的增加。

第1电路tft10、像素tft20以及第2电路tft30的tft结构不限于上述。例如，第1电路tft10、像素tft20以及第2电路tft30也可以具有相同的tft结构。或者也可以是，第2电路tft30具有底栅结构，第1电路tft10和像素tft20具有顶栅结构。另外，在底栅结构的情况下，可以是如第1电路tft10、像素tft20这样的沟道蚀刻型，也可以是蚀刻阻挡型。

作为第1电路tft10和像素tft20的栅极绝缘膜的栅极绝缘层5也可以延伸配置到形成第2电路tft30的区域，作为覆盖第2电路tft30的栅极电极3c和结晶质硅半导体层31的层间绝缘膜发挥功能。这样，在第2电路tft30的层间绝缘膜和第1电路tft10与像素tft20的栅极绝缘膜形成在同一层(栅极绝缘层5)内的情况下，栅极绝缘层5也可以具有层叠结构。例如，栅极绝缘层5也可以具有包含能供应氢的供氢性层(例如氮化硅层)和配置在供氢性层上的、能供应氧的供氧性层(例如氧化硅层)的层叠结构。

在该例中，第2电路tft30的栅极电极3c形成在与栅极电极3a、3b以及栅极总线gl相同的栅极金属层内。另外，第2电路tft30的源极电极38和漏极电极39形成在与像素tft20的源极电极28和源极总线sl相同的源极金属层内。从而，能够抑制制造工序数和制造成本的增加。

图9是用于说明本实施方式的有源矩阵基板1003的一个例子的图。

有源矩阵基板1003还具备配置在非显示区域900的ssd电路140。ssd电路140具有包含第2电路tft30的、多个tft(周边电路tft)。第2电路tft30是参照图8如前所述的结晶质硅tft。

ssd电路140例如配置在端子部122(图1)与显示区域800之间。将源极驱动器120和ssd电路140称为源极驱动部170。源极驱动部170由设置在非显示区域900的控制电路150来控制。

在源极驱动器120的每一个输出引脚pin上连接有多条输出线do1～doi中的任意一条输出线。相互相邻的多条(在此为4条)源极总线sl(1)～源极总线sl(4)被分为一组而对应1条输出线do，在输出线do与被分为一组的源极总线sl(1)～源极总线sl(4)之间，以输出线为单位设置有ssd电路140。在ssd电路140中，在被分为一组的源极总线sl(1)～源极总线sl(4)中的每一个源极总线上设置有tft(以下称为“ssd用tft”)30作为选择开关。选择信号ss1～ss4中的任意一个选择信号从控制电路150供应到第2电路tft30的栅极电极。选择信号ss1～ss4规定了同一组内的选择开关的导通期间，其与来自源极驱动器120的按时间顺序的信号输出是同步的。ssd电路140将通过对输出线do的输出进行分时而得到的数据电位按时间顺序写入多个源极总线sl(1)～源极总线sl(4)(分时驱动)。从而，能够实现源极驱动器120的输出引脚数的削减，因此能够进一步降低非显示区域900的面积(窄边框化)。

此外，使用了各ssd电路140的显示装置的动作、分时驱动的时序图等已公开于例如特开2008-225036号公报、特开2006-119404号公报等。在本说明书中，为了参考，援引特开2008-225036号公报和特开2006-119404号公报的所有公开内容。

根据本实施方式，既能在像素内配置具有透明tft结构的tft来确保高的像素开口率，又能在ssd电路140中使用能以高速进行驱动的第2电路tft30。

能以如下所述的方式制造有源矩阵基板1003。

首先，在基板1上形成基底膜(未图示)，在其上形成结晶质硅膜。基底膜没有特别限定，例如可以形成将氮化硅(sinx)膜作为下层并将氧化硅(siox)膜作为上层的层叠膜。能够通过形成非晶质硅(a-si)膜并使其结晶化来形成结晶质硅膜。a-si膜的形成例如能够通过等离子体cvd(chemicalvapordeposition；化学气相沉积)法、溅射法等公知的方法进行。a-si膜的结晶化例如也可以通过向a-si膜照射准分子激光的方式来进行。

接着，进行结晶质硅膜的图案化，形成岛状的结晶质硅半导体层(厚度：例如30nm以上70nm以下)31。此后，以覆盖结晶质硅半导体层31的方式来形成第1绝缘层(厚度：例如50nm以上130nm以下)33。绝缘层33虽然没有特别限定，但主要包含例如氧化硅(siox)。绝缘层33也延伸配置于显示区域800。

接下来，通过与有源矩阵基板1001同样的方法来形成包含栅极电极3a、3b、3c以及栅极总线gl的栅极金属层m1。

此后，将栅极电极3c作为掩模，将杂质注入结晶质硅半导体层31，形成源极区域31s和漏极区域31d。结晶质硅半导体层31中的没有注入杂质的区域成为活性区域(沟道区域)31c。

此后，通过与前述的实施方式同样的方法来进行栅极绝缘层5、氧化物半导体层7a、7b、第1透明导电层t1、源极金属层m2、层间绝缘层13、第2透明导电层t2、电介质层17以及第3透明导电层t3的形成。但是，在本实施方式中，在形成源极金属层m2前，在栅极绝缘层5设置分别到达源极区域31s和漏极区域31d的开口部。此后，在栅极绝缘层5和开口部内形成源极金属膜，进行源极金属膜的图案化。从而，得到包含源极电极38、漏极电极39、源极电极28以及源极总线sl的源极金属层m2。其它方法与前述的实施方式是同样的。

(第3实施方式)

下面，参照附图来说明本发明的有源矩阵基板的第2实施方式。本实施方式的半导体装置是具备形成在同一基板上的氧化物半导体tft和结晶质硅tft的有源矩阵基板。

在本实施方式中，在使用与结晶质硅半导体层31相同的结晶质硅膜形成驱动电路配线l的至少一部分这一点上与第2实施方式的有源矩阵基板1003不同。具体地说，本实施方式中的驱动电路配线l包含：第1金属部分和第2金属部分，其由栅极金属膜或源极金属膜形成；以及连接部分，其由结晶质硅膜形成，并且将第1金属部分与第2金属部分电连接。

图10是例示本实施方式的有源矩阵基板1004中的栅极驱动器110的一部分的截面图。在图10中示出第1电路tft10和连接到第1电路tft10的栅极电极3a的第3配线l3。以下，主要说明与图8所示的有源矩阵基板1003的不同点，省略与有源矩阵基板1003同样的说明。

在有源矩阵基板1004中，第3配线l3包含形成在栅极金属层内的部分和由结晶质硅膜形成的部分。在该例中，第3配线l3包含：第1栅极金属部分(第1金属部分)3m1和第2栅极金属部分(第2金属部分)3m2，其在栅极金属层内相互分离地配置；以及连接部分31m，其由结晶质硅膜形成。第1栅极金属部分3m1也可以包含栅极电极3a。

连接部分31m是在结晶质硅膜中注入杂质而得到的n^-型、n⁺型或p⁺型的结晶质硅层。也可以是，连接部分31m通过与第2电路tft20的源极区域31s或漏极区域31d相同的杂质注入工序形成，与源极区域31s或漏极区域31d以相同的浓度包含相同的杂质。

连接部分31m将第1栅极金属部分3m1与第2栅极金属部分3m2电连接。第1栅极金属部分3m1和第2栅极金属部分3m2也可以分别在形成于绝缘层33的开口部内与连接部分31m直接接触。

根据本实施方式，能在不追加新的透明层的情况下，通过能使光透射过的结晶质硅膜形成以往由金属膜形成的驱动电路配线l的一部分。因此，能够不增加制造工序数地进一步提高像素开口率。

虽然也取决于连接部分31m的电阻值，但连接部分31m的宽度(配线宽度)可以大于金属部分(例如第2栅极金属部分3m2)的宽度。由于连接部分31m能使光透射过，因此即使将宽度变大，光透射率也不会大幅下降。

另外，根据本实施方式，通过由结晶质硅膜形成驱动电路配线l的一部分，能将驱动电路配线l的连接部分31m与第1电路tft10等电路元件、其它配线部分重叠地配置。因此，能够进一步缩小电路面积。

＜变形例＞

图11的(a)是例示本实施方式的另一个有源矩阵基板1005的截面图。图11的(b)是示出有源矩阵基板1005的一部分的放大俯视图，示出相邻的2个像素区域pix1、picx2的一部分。

在像素区域pix1、pix2分别配置有图7所示的tft-f、tft-c作为电路tft。连接到tft-f的栅极电极3a的第3配线l3延伸到另一个像素区域pix2而连接到tft-c的漏极电极。

在有源矩阵基板1005中，第3配线l3的一部分由结晶质硅膜形成。具体地说，第3配线l3包含：第1栅极金属部分3m1，其包含栅极电极3a；连接部分31m，其由结晶质硅膜形成；第2栅极金属部分3m2；以及源极金属部分8m，其形成在源极金属层内。第1栅极金属部分3m1(第1金属部分)经由连接部分31m、第2栅极金属部分3m与源极金属部分8m(第2金属部分)电连接。

在该例中，第1栅极金属部分3m1和第2栅极金属部分3m2分别在设置于绝缘层33的开口部内与连接部分31m接触。源极金属部分8m在设置于栅极绝缘层5的开口部内经由第2栅极金属部分3m2电连接到连接部分31m。将该连接部40称为“配线连接部”。在配线连接部40中，也可以不形成第2栅极金属部分3m2，源极金属部分8m与连接部分31m直接接触。

应用本实施方式中的配线结构的配线不限于图10和图11所示的第3配线l3。只要构成栅极驱动器110的驱动电路配线l的至少一部分包含由栅极金属膜或源极金属膜形成的第1金属部分和第2金属部分、以及由结晶质硅膜形成并且将第1金属部分与第2金属部分电连接的连接部分即可。

在本实施方式的有源矩阵基板中，虽然未图示，但也可以是不设置第1透明导电膜，第1电路tft10不具有透明tft结构。即使在这种情况下，通过由结晶质硅膜形成驱动电路配线l的一部分，也能够提高像素开口率。

＜关于tft结构和氧化物半导体＞

上述实施方式中的第1电路tft10和像素tft20也可以具有蚀刻阻挡结构，上述阻挡结构具有覆盖沟道区域的蚀刻阻挡物。作为蚀刻阻挡层，例如能够使用sio2层等包含氧的绝缘层。在具有蚀刻阻挡结构的tft中，源极/漏极电极的沟道侧的端部例如位于蚀刻阻挡层上。例如通过在形成将半导体层的上表面中的成为沟道区域的部分覆盖的蚀刻阻挡层后，在半导体层和蚀刻阻挡层上形成源极/漏极电极用的导电膜，并进行源极/漏极分离，从而形成蚀刻阻挡型的tft。

上述实施方式的第1电路tft10和像素tft20可以是源极/漏极电极与半导体层的上表面接触的顶接触结构，也可以是源极/漏极电极与半导体层的下表面接触的底接触结构。在底接触结构的情况下，在半导体层的图案化工序中，也可以使用对半导体层的图案化所使用的蚀刻液具有耐性的导电膜来形成源极/漏极电极，以使比半导体层先形成的源极/漏极电极不被蚀刻。在将草酸用作蚀刻液的情况下，源极/漏极电极能使用对草酸具有耐性的多晶金属氧化物导电膜(例如聚ito等)形成。

氧化物半导体层7a、7b中包含的氧化物半导体可以是非晶质氧化物半导体，也可以是具有结晶质部分的结晶质氧化物半导体。作为结晶质氧化物半导体，能列举出多晶氧化物半导体、微晶氧化物半导体、c轴大体垂直于层面取向的结晶质氧化物半导体等。

氧化物半导体层7a、7b也可以具有2层以上的层叠结构。在氧化物半导体层7a、7b具有层叠结构的情况下，氧化物半导体层7a、7b可以包含非晶质氧化物半导体层和结晶质氧化物半导体层。或者，也可以包含结晶结构不同的多个结晶质氧化物半导体层。另外，也可以包含多个非晶质氧化物半导体层。在氧化物半导体层7a、7b具有包含上层和下层的2层结构的情况下，优选上层中包含的氧化物半导体的能隙大于下层中包含的氧化物半导体的能隙。但是，在这些层的能隙之差比较小的情况下，下层的氧化物半导体的能隙也可以大于上层的氧化物半导体的能隙。

非晶质氧化物半导体和上述各结晶质氧化物半导体的材料、结构、成膜方法以及具有层叠结构的氧化物半导体层的构成等已记载于例如特开2014-007399号公报中。为了参考，将特开2014-007399号公报的所有公开内容援引至本说明书中。

氧化物半导体层7a、7b可以包含例如in、ga以及zn中的至少1种金属元素。在本实施方式中，氧化物半导体层7a、7b例如包含in-ga-zn-o系的半导体(例如氧化铟镓锌)。在此，in-ga-zn-o系的半导体是in(铟)、ga(镓)、zn(锌)的三元系氧化物，in、ga以及zn的比例(组成比)没有特别限定，例如包含in：ga：zn＝2：2：1、in：ga：zn＝1：1：1、in：ga：zn＝1：1：2等。这种氧化物半导体层7a、7b能由包含in-ga-zn-o系的半导体的氧化物半导体膜形成。

in-ga-zn-o系的半导体可以是非晶质，也可以是结晶质。作为结晶质in-ga-zn-o系的半导体，优选c轴大体垂直于层面取向的结晶质in-ga-zn-o系的半导体。

此外，结晶质in-ga-zn-o系的半导体的结晶结构例如已公开于上述的特开2014-007399号公报、特开2012-134475号公报、特开2014-209727号公报等。为了参考，将特开2012-134475号公报和特开2014-209727号公报的所有公开内容援引至本说明书中。具有in-ga-zn-o系半导体层的tft具有高的迁移率(与a-sitft相比超过20倍)和低的漏电流(与a-sitft相比不到100分之1)，因此适合用作驱动tft(例如，在包含多个像素的显示区域的周边设置在与显示区域相同的基板上的驱动电路中包含的tft)和像素tft(设置于像素的tft)。

氧化物半导体层7a、7b也可以包含其它氧化物半导体来代替in-ga-zn-o系半导体。例如也可以包含in-sn-zn-o系半导体(例如in2o3-sno2-zno；insnzno)。in-sn-zn-o系半导体是in(铟)、sn(锡)以及zn(锌)的三元系氧化物。或者，氧化物半导体层7a、7b也可以包含in-al-zn-o系半导体、in-al-sn-zn-o系半导体、zn-o系半导体、in-zn-o系半导体、zn-ti-o系半导体、cd-ge-o系半导体、cd-pb-o系半导体、cdo(氧化镉)、mg-zn-o系半导体、in-ga-sn-o系半导体、in-ga-o系半导体、zr-in-zn-o系半导体、hf-in-zn-o系半导体、al-ga-zn-o系半导体、ga-zn-o系半导体等。

＜显示装置＞

上述实施方式的有源矩阵基板例如能应用于显示装置。显示装置可以具备：有源矩阵基板；相对基板，其以与有源矩阵基板相对的方式配置；以及显示介质层，其设置于有源矩阵基板与相对基板之间。显示介质层可以为液晶层、有机el层等。

有源矩阵基板不仅能应用于ffs模式、面内开关(in-planeswitching；ips)模式这样的横电场模式的液晶显示装置，也能应用于垂直取向模式(va模式)液晶显示装置。这些液晶显示装置的结构已广为人知，因此省略说明。

工业上的可利用性

本发明的实施方式能够广泛应用于液晶显示装置、有机电致发光(el)显示装置以及无机电致发光显示装置等显示装置、图像传感器装置等摄像装置、图像输入装置、指纹读取装置等电子装置等。

附图标记说明

1：基板

3a、3b、3c：栅极电极

5：栅极绝缘层

7a、7b：氧化物半导体层

8、28、38：源极电极

9、29、39：漏极电极

11：无机绝缘层

12：有机绝缘层

13：层间绝缘层

15：像素电极

17：电介质层

19：共用电极

31：结晶质硅半导体层

31c：活性区域

31d：漏极区域

31s：源极区域

31m：连接部分

33：其它栅极绝缘层

40：配线连接部

110、210：栅极驱动器

120：源极驱动器

130：fpc基板

140：ssd电路

800：显示区域

900：非显示区域

1001、1002、1003、1004、1005：有源矩阵基板

gl：栅极总线

sl：源极总线

l：驱动电路配线

l1：第1配线

l2：第2配线

l3：第3配线

pix、pix1、pix2：像素区域

m1：栅极金属层

m2：源极金属层

t1：第1透明导电层

t2：第2透明导电层

t3：第3透明导电层。