本发明涉及显示技术领域，尤指一种移位寄存器、阵列基板及其驱动方法、显示装置。
背景技术：
在平板显示面板中，通常通过栅极驱动电路向像素区域的各个薄膜晶体管(tft，thinfilmtransistor)的栅极提供栅极开启信号。栅极驱动电路可以通过阵列工艺形成在平板显示面板的阵列基板上，即阵列基板行驱动(gatedriveronarray，goa)工艺，这种集成工艺不仅节省了成本，而且可以做到平板显示面板(panel)两边对称的美观设计，同时，也省去了栅极集成电路(ic，integratedcircuit)的绑定(bonding)区域以及扇出(fan-out)的布线空间，从而可以实现窄边框的设计。
相关技术中的栅极驱动电路是由多个级联的移位寄存器级联组成，各级移位寄存器用于向与该级移位寄存器的信号输出端相连的栅线提供栅极开启信号以开启对应行的像素区域的tft。其中，除第一级移位寄存器之外，其余各级移位寄存器的输入信号端分别与上一级移位寄存器的信号输出端相连。但是该种设置在显示面板仅需要进行局部显示时，并不能仅对设置在阵列基板上的部分栅线输出控制信号，还是会逐级向阵列基板上的每条栅线输出控制信号，这样使显示面板整体的功耗会大大的增加。
因此，如何实现显示面板的局部显示，从而节约显示面板的功耗是一个亟待解决的问题。
技术实现要素：
本发明实施例提供一种移位寄存器、阵列基板及其驱动方法、显示装置，用以实现显示面板的局部显示，以减少显示面板的功耗。
本发明实施例提供的一种移位寄存器，包括：移位寄存模块、第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管和第六晶体管；其中，
所述移位寄存模块用于在第一时钟信号端、第二时钟信号端、输入信号端和第一参考电压信号端的控制下将第一时钟信号端的信号提供给所述第一晶体管的第一极，将第二时钟信号端的信号提供给第一信号输出端；
所述第一晶体管用于在第一控制信号端的控制下将所述第一晶体管的第一极的信号提供给所述第五晶体管的栅极；
所述第二晶体管用于在所述第一控制信号端的控制下将所述第一信号输出端的信号提供给所述第六晶体管的栅极；
所述第三晶体管用于在第二控制信号端的控制下将第三参考电压信号端的信号提供给所述第六晶体管的栅极；
所述第四晶体管用于在所述第二控制信号端的控制下将第二参考电压信号端的信号提供给所述第五晶体管的栅极；
所述第五晶体管用于在所述第一晶体管的第二极的电压或所述第四晶体管的第二极的电压的控制下将所述第三参考电压信号端的信号提供给第二信号输出端；
所述第六晶体管用于在所述第二晶体管的第二极的电压或所述第三晶体管的第二极的电压的控制下将所述第二参考电压信号端的信号提供给第二信号输出端。
另一方面，本发明实施例还提供了一种阵列基板，包括级联的多个如上述实施例所述的移位寄存器和栅线；
除最后一级移位寄存器之外，其余每一级移位寄存器的第一信号输出端分别与其相邻的下一级移位寄存器的输入信号端相连；
所述移位寄存器的第二信号输出端与所述栅线相连。
另一方面，本发明实施例还提供了一种上述实施例提供的阵列基板的驱动方法，包括：
获取一帧时间内的待显示图像；
判断本帧所述待显示图像与上一帧图像是否存在相同图像；
当本帧所述待显示图像与上一帧图像存在不相同图像时，根据不相同图像对应的区域的栅线扫描所需的时间，确定向所述第一控制信号端输入第一信号的时间，以及向所述第二控制信号端输入第二信号的时间；
当本帧所述待显示图像与上一帧图像存在相同图像时，根据本帧图像中所述相同图像对应的区域的栅线扫描所需的时间，确定向所述第一控制信号端输入第二信号的时间，以及向所述第二控制信号端输入第一信号的时间。
另一方面，本发明实施例还提供了一种显示装置，包括：本发明实施例提供的上述阵列基板。
本发明有益效果如下：
本发明实施例提供的一种移位寄存器、阵列基板及其驱动方法、显示装置，该移位寄存器包括：移位寄存模块、第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管和第六晶体管；通过上述移位寄存模块与各晶体管的相互配合，在第一控制信号端和第二控制信号端的控制下，使第二信号输出端输出栅极扫描信号，或使第信号二输出端输出栅极关闭信号。当第二信号输出端向阵列基板上的栅线输出栅极扫描信号时，该栅线对应的显示区域进行正常的刷新；当第二信号输出端向阵列基板上的栅线输出栅极关闭信号时，该栅线对应的显示区域不进行刷新。通过该种设置可以使显示面板进行局部显示，以达到降低显示面板功耗的目的。
附图说明
图1为相关技术中的栅极驱动电路的结构示意图；
图2为本发明实施例提供的一种移位寄存器的结构示意图；
图3为本发明实施例提供的另一种移位寄存器的结构示意图；
图4为图3中提供的移位寄存器对应的一种时序图；
图5为图3中提供的移位寄存器对应的另一种时序图；
图6为本发明实施例提供的一种栅极驱动电路的结构示意图；
图7为本发明实施例提供的阵列基板的驱动方法的流程图；
图8为本发明实施例提供的显示装置的结构示意图。
具体实施方式
如图1所示，图1为相关技术中的栅极驱动电路的结构示意图，相关技术中的栅极驱动电路，包括级联的多个移位寄存器：sr(1)、sr(2)…sr(n)…sr(n-1)、sr(n)(共n个移位寄存器，1≤n≤n)；其中，除第一级移位寄存器sr(1)之外，其余每一级移位寄存器sr(n)的信号输出端output分别与其相邻的上一级移位寄存器sr(n-1)的复位信号端reset相连；除最后一级移位寄存器sr(n)之外，其余每一级移位寄存器sr(n)的信号输出端output分别与其相邻的下一级移位寄存器sr(n+1)的输入信号端input相连。该种栅极驱动电路的设置每级移位寄存器均向所对应的栅线发送栅极扫描信号，即在显示面板进行显示时只能进行全屏显示，而不能仅使显示面板的局部区域进行显示，但是在显示面板进行显示时，并不是每一帧都需要对显示面板的全部区域都进行刷新，可以只进行局部区域的刷新，以减少显示面板的功耗。
有鉴于此，本发明实施例提供了一种移位寄存器、阵列基板及其驱动方法、显示装置，用以降低显示面板的能耗。
为了使本发明的目的，技术方案和优点更加清楚，下面结合附图，对本发明实施例提供的移位寄存器、阵列基板及其驱动方法、显示装置的具体实施方式进行详细地说明。应当理解，下面所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。并且在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。
显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。附图中各部件的形状和大小不反映真实比例，目的只是示意说明本发明内容。
具体地，本发明实施例提供了一种移位寄存器，如图2所示，图2为本发明实施例提供的一种移位寄存器的结构示意图；该移位寄存器包括：移位寄存模块、第一晶体管m1、第二晶体管m2、第三晶体管m3、第四晶体管m4、第五晶体管m5和第六晶体管m6；其中，
移位寄存模块用于在第一时钟信号端clk、第二时钟信号端clkb、输入信号端input和第一参考电压信号端vref1的控制下将第一时钟信号端clk的信号提供给第一晶体管m1的第一极，将第二时钟信号端clkb的信号提供给第一信号输出端output1；
第一晶体管m1用于在第一控制信号端pw1的控制下将第一晶体管m1的第一极的信号提供给第五晶体管m5的栅极；
第二晶体管m2用于在第一控制信号端pw1的控制下将第一信号输出端output1的信号提供给第六晶体管m6的栅极；
第三晶体管m3用于在第二控制信号端pw2的控制下将第三参考电压信号端vref3的信号提供给第六晶体管m6的栅极；
第四晶体管m4用于在第二控制信号端pw2的控制下将第二参考电压信号端vref2的信号提供给第五晶体管m5的栅极；
第五晶体管m5用于在第一晶体管m1的第二极的电压或第四晶体管m4的第二极的电压的控制下将第三参考电压信号端vref3的信号提供给第二信号输出端output2；
第六晶体管m6用于在第二晶体管m2的第二极的电压或第三晶体管m3的第二极的电压的控制下将第二参考电压信号端vref2的信号提供给第二信号输出端output2。
本发明实施例提供的一种移位寄存器包括：移位寄存模块、第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管和第六晶体管；通过上述移位寄存模块与各晶体管的相互配合，在第一控制信号端和第二控制信号端的控制下，使第二信号输出端输出栅极扫描信号，或使第信号二输出端输出栅极关闭信号。当第二信号输出端向阵列基板上的栅线输出栅极扫描信号时，该栅线对应的显示区域进行正常的刷新；当第二信号输出端向阵列基板上的栅线输出栅极关闭信号时，该栅线对应的显示区域不进行刷新。通过该种设置可以使显示面板进行局部显示，以达到降低显示面板功耗的目的。
具体地，在本发明实施例提供的上述移位寄存器中，如图2所示，以所有的晶体管均为p型晶体管，第二参考电压信号端vref2为低电平信号，第三参考电压信号端vref3为高电平信号为例进行说明，当第一控制信号端pw1提供的信号为低电平信号，第二控制信号端pw2提供的信号为高电平信号时，第一晶体管m1和第二晶体管m2导通，第三晶体管m3和第四晶体管m4截止，此时，第六晶体管m6的栅极电位与第一信号输出端output1的电位一致，第五晶体管m5的栅极的电位与第二节点n2的电位一致，即第二节点n2的电位与第四节点n4的电位一致。在第一信号输出端output1的电位为低电平时第二节点n2的电位为高电平，第六晶体管m6导通，第五晶体管m5截止，此时，第二参考电压信号端vref2的电位通过导通的第六晶体管m2提供给第二信号输出端output2；在第一信号输出端output1的电位为高电平时第二节点n2的电位为低电平，第六晶体管m6截止，第五晶体管m5导通，此时，第三参考电压信号端vrfe3的电位通过导通的第五晶体管m5提供给第二信号输出端output2，即第二信号输出端output2能够向其对应栅线输出正常栅极扫描信号。
当第一控制信号端pw1提供的信号为高电平信号，第二控制信号端pw2提供的信号为低电平信号时，第一晶体管m1和第二晶体管m2截止，第三晶体管m3和第四晶体管m4导通，第三晶体管m3导通将第三参考电压信号vref3提供给第三节点n3，第六晶体管m6截止；第四晶体管m4导通将第二参考电压信号端vref2的电压提供给第四节点n4，第五晶体管m5导通，从而将第三参考电压信号端vref3的电压提供给第二信号输出端output2，即第二信号输出端output2一致输出高电平，此时高电平为栅极关闭信号，不能使阵列基板中栅线连接的晶体管打开。
具体地，在本发明实施例提供的上述移位寄存器中，第一晶体管m1的栅极与第一控制信号端相连，第一晶体管m1的第一极与移位寄存模块相连，第一晶体管m1的第二极与第五晶体管m5的栅极相连。
具体地，在本发明实施例提供的上述移位寄存器中，第二晶体管m2的栅极与第一控制信号端相连，第二晶体管m2的第一极与第一信号输出端相连，第二晶体管m2的第二极与第六晶体管m6的栅极相连。
具体地，在本发明实施例提供的上述移位寄存器中，第三晶体管m3的栅极与第二控制信号端相连，第三晶体管m3的第一极与第三参考电压信号端相连，第三晶体管m3的第二极与第六晶体管m6的栅极相连。
具体地，在本发明实施例提供的上述移位寄存器中，第四晶体管m4的栅极与第二控制信号端相连，第四晶体管m4的第一极与第二参考电压信号端相连，第四晶体管m4的第二极与第五晶体管m5的栅极相连。
具体地，在本发明实施例提供的上述移位寄存器中，第五晶体管m5的栅极分别第四晶体管m4的第二极和第一晶体管m1的第二极相连，第五晶体管m5的第一极与第三参考电压信号端相连，第五晶体管m5的第二极与第二信号输出端相连。
具体地，在本发明实施例提供的上述移位寄存器中，第六晶体管m6的栅极分别第二晶体管m2的第二极和第三晶体管m3的第二极相连，第六晶体管m6的第一极与第二参考电压信号端相连，第六晶体管m6的第二极与第二信号输出端相连。
具体地，在本发明实施例提供的上述移位寄存器中，如图3所示，移位寄存模块包括：第七晶体管m7、第八晶体管m8、第九晶体管m9、第十晶体管m10、第十一晶体管m11、第十二晶体管m12、第十三晶体管m13、第十四晶体管m14、第一电容c1和第二电容c2；
第七晶体管m7的栅极与第一时钟信号端clk相连，第七晶体管m7的第一极与输入信号端input相连，第七晶体管m7的第二极与第十一晶体管m11的第一极相连；
第八晶体管m8的栅极与第一时钟信号端clk相连，第八晶体管m8的第一极与第一参考电压信号端vref1相连，第八晶体管m8的第二极分别与第十二晶体管m12和第十四晶体管m14的栅极相连；
第九晶体管m9的栅极与第一参考电压信号端vref1相连，第九晶体管m9的第一极与第七晶体管m7的第二极相连，第九晶体管m9的第二极与第十三晶体管m13的栅极相连；
第十晶体管m10的栅极与第九晶体管m9的第一极相连，第十晶体管m10的第一极与第一时钟信号端clk相连，第十晶体管m10的第二极与第十二晶体管m12的栅极相连；
第十一晶体管m11的栅极与第二时钟信号端clkb相连，第十一晶体管m11的第二极与第十二晶体管m12的第一极相连；
第十二晶体管m12的第二极与第三参考电压信号端vref3相连；
第十三晶体管m13的第一极与第二时钟信号端clkb相连，第十三晶体管m13的第二极与第一信号输出端output1相连；
第十四晶体管m14第一极与第一信号输出端output1相连，第十四晶体管m14第二极与第三参考电压信号端vref3相连；
第一电容c1的一端与第十三晶体管m13的栅极相连，第一电容c1的另一端与第一信号输出端output1相连；
第二电容c2的一端与第十四晶体管m14的栅极相连，第二电容c2的另一端与第一晶体管m1的第一极相连。
以上仅是举例说明移位寄存器中移位寄存模块的具体结构，在具体实施时，移位寄存模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不做限定。
具体地，在本发明实施例提供的上述移位寄存器中，为了简化制作工艺，晶体管一般均采用相同材质的晶体管，因此，所有晶体管均为n型晶体管或p型晶体管。在具体实施时，当需要的栅极开启信号的电位为高电位时，所有晶体管均为n型晶体管；当需要的栅极开启信号的电位为低电位时，所有晶体管均为p型晶体管。
进一步的，在具体实施时，n型晶体管在高电位作用下导通，在低电位作用下截止；p型晶体管在高电位作用下截止，在低电位作用下导通。
需要说明的是本发明上述实施例中提到的晶体管均为金属氧化物半导体场效应管(mos，metaloxidescmiconductor)。在具体实施中，这些晶体管的第一极为源极，第二极为漏极，或者第一极为漏极，第二极为源极，在此不做具体区分。
下面分别结合电路时序图，对本发明实施例提供的上述移位寄存器的工作过程作以描述。下述描述中以1表示高电位信号，0表示低电位信号。
实施例一
以图3所示的移位寄存器为例，其中图3所示的移位寄存器中晶体管均为p型晶体管，第一参考电压信号端vref1为低电位，第三参考信号端vref3均为高电位。对应的一种上述移位寄存器的时序图如图4所示。
在t1阶段，input＝0，clk＝0，clkb＝1，pw1＝1，pw2＝0。
第一时钟信号端clk的信号使第七晶体管m7导通，将输入信号端input的信号分别提供给第九晶体管m9的第一极和第十晶体管m10的栅极，由于第一参考电压信号端vref1的电压为低电位，第九晶体管m9导通，使第一节点n1的电位为低电平，第十晶体管m10导通将第一时钟信号端clk的信号提供给第二节点n2，因此，第十四晶体管m14导通，将第三参考电压端vref3的信号提供给第一信号输出端output1。
此时，第一控制信号端pw1的电位为高电平，第二控制信号端pw2的电位为低电平，第一晶体管m1和第二晶体管m2截止，第三晶体管m3和第四晶体管m4导通，第一参考电压信号端vref1的低电位通过导通的第四晶体管m4提供给第四节点n4，使得第五晶体管m5导通，将第三参考电压信号端vref3的电压提供给第二信号输出端output2，即第二信号输出端output2输出高电平信号。
在t2阶段，input＝1，clk＝1，clkb＝0，pw1＝0，pw2＝1。
由于第一时钟信号端clk的电位为高电位，因此第二节点n2的电位为高电位，第十四晶体管m14截止，由于第二时钟信号端clkb的电位为低电位，通过导通第十三晶体管m13使第一信号输出端output1输出低电平信号。
此时，第一控制信号端pw1的电位为低电平，第二控制信号端pw2的电位为高电平，第一晶体管m1和第二晶体管m2导通，第三晶体管m3和第四晶体管m4截止，第三节点n3的电位与第一信号输出端output1的电位一致，均为低电平，第四节点n4的电位与第二节点n2的电位一致，均为高电平，因此第五晶体管m5截止，第六晶体管m6导通，导通的第六晶体管m6将第一参考电压信号端vref1的电压提供给第二信号输出端output2，因此第二信号输出端output2输出低电平，与第一信号输出端output1输出的信号一致。
实施例二
以图3所示的移位寄存器为例，其中图3所示的移位寄存器中晶体管均为p型晶体管，第一参考信号端为低电位，第一参考电压信号端与第二参考信号端为同一信号端，第三参考信号端均为高电位。对应的另一种上述移位寄存器的时序图如图5所示。
在t1阶段，input＝0，clk＝0，clkb＝1，pw1＝0，pw2＝1。
第一时钟信号端clk的信号使第七晶体管m7导通，将输入信号端input的信号分别提供给第九晶体管m9的第一极和第十晶体管m10的栅极，由于第一参考电压信号端vrfe1的电压为低电位，第九晶体管m9导通，使第一节点n1的电位为低电平，第十晶体管m10导通将第一时钟信号端clk的信号提供给第二节点n2，因此，第十四晶体管m14导通，将三参考电压端vref3的信号提供给第一信号输出端output1，即第一信号输出端output1输出高电平。
此时，第一控制信号端pw1的电位为低电平，第二控制信号端pw2的电位为高电平，第一晶体管m1和第二晶体管m2导通，第三晶体管m3和第四晶体管m4截止，第三节点n3的电位与第一信号输出端output1的电位一致，均为高电平，第四节点n4的电位与第二节点n2的电位一致，均为低电平，因此第六晶体管m6截止，第五晶体管m5导通，导通的第五晶体管m5将第三参考电压信号端vref3的电压提供给第二信号输出端output2，即第二信号输出端output2输出高电平信号。
在t2阶段，input＝1，clk＝1，clkb＝0，pw1＝1，pw2＝0。
由于第一时钟信号端clk的电位为高电位，因此第二节点n2的电位为高电位，第十四晶体管m14截止，由于第二时钟信号端clkb的电位为低电位，通过导通第十三晶体管m13使第一信号输出端output1输出低电平信号。
此时，第一控制信号端pw1的电位为高电平，第二控制信号端pw2的电位为低电平，第一晶体管m1和第二晶体管m2截止，第三晶体管m3和第四晶体管m4导通，第一参考电压信号端vref1的低电位通过导通的第四晶体管m4提供给第四节点n4，使得第五晶体管m5导通，将第三参考电压信号端vref3的电压提供给第二信号输出端output2，即第二信号输出端output2输出高电平信号，也就是说第二信号输出端output2一直输出高电平信号。
基于同一发明构思，本发明实施例还提供了一种阵列基板，如图6所示，包括级联的多个上述实施例中的移位寄存器和栅线；
除最后一级移位寄存器sr(n)之外，其余每一级移位寄存器的第一信号输出端output1分别与其相邻的下一级移位寄存器的输入信号端input相连；
移位寄存器的第二信号输出端output2与栅线相连。
由上述可知，在栅极驱动电路中，第一信号输出端用于进行各级移位寄存器之间的级联，第二信号输出端用于向阵列基板上的栅线输出栅极驱动信号，第一信号输出端一直输出移位寄存模块输出的级联信号，第二信号输出端仅在显示面板对应的该区域需要刷新时才输出栅极扫描信号，通过该种方式的设置，可以实现显示面板的局部显示，以减少显示面板的能耗。
具体地，在本发明上述实施例提供的一种阵列基板中，还包括：处理模块，
处理模块用于获取一帧时间内的待显示图像，并识别待显示图像的刷新区域和非刷新区域，根据刷新区域和非刷新区域对应的栅线所需的扫描时间确定第一控制信号端和第二控制信号端需要发出信号的时序。
需要说明的是，上述刷新区域指的是本帧图像与上一帧图像不相同的区域，非刷新区域指的是本帧图像与上一帧图像相同的区域，根据刷新区域或非刷新区域确定该刷新区域或非刷新区域对应的栅线的个数n，确定扫描n条栅线所需的时间，从而确定在刷新区域或非刷新区域进行扫描时第一控制新号端和第二控制信号到需要发出信号的时序。
基于同一发明构思，如图7所示本发明实施例还提供了一种阵列基板的驱动方法，包括：
s701、获取一帧时间内的待显示图像；
s702、判断本帧待显示图像与上一帧图像是否存在相同图像；
s703、当本帧待显示图像与上一帧图像存在不相同图像时，根据不相同图像对应的区域的栅线扫描所需的时间，确定向第一控制信号端输入第一信号的时间，以及向第二控制信号端输入第二信号的时间；
s704、当本帧待显示图像与上一帧图像存在相同图像时，根据本帧图像中相同图像对应的区域的栅线扫描所需的时间，确定向第一控制信号端输入第二信号的时间，以及向第二控制信号端输入第一信号的时间。
具体地，在本发明上述实施例提供的阵列基板的驱动方法中，如图8所示，例如用户在读取一篇较长的文章，需要不断的对正文区域进行刷新才能满足阅读，但是读者始终读的是一篇文章，因此无需在对文章的标题区域进行刷新，因此，在除第一帧外，其他的一帧的时间内，本帧图像的正文区域的图像与上一帧图像的正文区域的图像是不相同的，即显示面板的正文区域在本帧时间内需要随时刷新，根据正文区域的图像确定出正文区域对应的栅线个数，从而确定扫描对应个数的栅线所需的时间，进而确定向第一控制信号端输入第一信号的时间，以及向所述第二控制信号端输入第二信号的时间，以使在该时间内与该区域栅线连接的移位寄存器的第二信号输出端输出栅极扫描信号。
同理，标题区域的图像与上一帧标题区域的图像是相同，该标题区域在本帧时间内无需进行刷新，根据标题区域的图像确定出标题区域对应的栅线个数，从而确定扫描对应个数的栅线所需的时间，进而确定向第一控制信号端输入第二信号的时间，以及向所述第二控制信号端输入第一信号的时间，以使在该时间内与该区域栅线连接的移位寄存器的第二信号输出端输出栅极关闭信号。
其中，如何通过控制第一控制信号端和第二控制信号端来使第二信号输出端输出不同的信号，与上述实施例所示的原理相同，在此不再赘述。
基于同一发明构思，本发明实施例还提供了一种显示装置，包括上述的阵列基板。该显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。该显示装置的实施可以参见上述栅极驱动电路的实施例，重复之处不再赘述。
本发明实施例提供的一种移位寄存器、阵列基板及其驱动方法、显示装置，该移位寄存器包括：移位寄存模块、第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管和第六晶体管；通过上述移位寄存模块与各晶体管的相互配合，在第一控制信号端和第二控制信号端的控制下，使第二信号输出端输出栅极扫描信号，或使第信号二输出端输出栅极关闭信号。当第二信号输出端向阵列基板上的栅线输出栅极扫描信号时，该栅线对应的显示区域进行正常的刷新；当第二信号输出端向阵列基板上的栅线输出栅极关闭信号时，该栅线对应的显示区域不进行刷新。通过该种设置可以使显示面板进行局部显示，以达到降低显示面板功耗的目的。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。