本发明涉及显示技术领域，具体地，涉及像素电路及其驱动方法、阵列基板、显示面板和显示装置。
背景技术：
随着显示技术的进步，相对于传统的液晶显示(liquidcrystaldisplay，lcd)装置，新一代的有机发光二极管(organiclightemittingdiode，oled)显示装置具有更低的制造成本，更快的反应速度，更高的对比度，更广的视角，更大的工作温度范围，不需要背光单元，色彩鲜艳及轻薄等优点，因此oled显示技术成为当前发展最快的显示技术。
为了提高oled面板的工艺集成度并降低成本，通常采用阵列基板行驱动(gatedriveronarray，简称goa)技术而将薄膜晶体管(tft)的栅极开关电路集成在显示面板的阵列基板上以形成对显示面板的扫描驱动。这种利用goa技术而集成在阵列基板上的栅极驱动电路也称为goa单元或移位寄存器单元。采用goa单元的显示装置由于省去了绑定驱动电路的部分，可以从材料成本和制作工艺两方面降低成本。
技术实现要素：
本发明的实施例提供了一种像素电路及其驱动方法、阵列基板、显示面板和显示装置，其可利用移位寄存器单元来简化像素电路的结构。
根据本发明的第一方面，提供了一种像素电路。像素电路包括移位寄存器单元、反相器和像素驱动电路。移位寄存器单元被配置为在启动信号、第一时钟信号和第二时钟信号的控制下提供第一驱动信号。反相器被配置为对第一驱动信号进行反相，以产生第二驱动信号。像素驱动电路被配置为根据第一驱动信号和第二驱动信号，控制发光器件。第一时钟信号和第二时钟信号反相。
在本发明的实施例中，移位寄存器单元包括输入电路、下拉电路、控制电路、第一输出电路和第二输出电路。输入电路可根据第一时钟信号和启动信号控制第一节点的电压。下拉电路可根据第一时钟信号和第一电压信号控制第二节点的电压。控制电路可根据第一节点的电压和第一时钟信号控制第二节点的电压。第一输出电路可根据第二节点的电压和第二电压信号向移位寄存器单元的输出信号端提供第一驱动信号。第二输出电路可根据第一节点的电压和第二时钟信号向输出信号端提供第一驱动信号。
在本发明的实施例中，输入电路可包括第一晶体管。第一晶体管的控制极耦接第一时钟信号，第一极耦接启动信号，第二极耦接第一节点。
在本发明的实施例中，下拉电路可包括第二晶体管。第二晶体管的控制极耦接第一时钟信号，第一极耦接第一电压信号，第二极耦接第二节点。
在本发明的实施例中，控制电路可包括第三晶体管。第三晶体管的控制极耦接第一节点，第一极耦接第一时钟信号，第二极耦接第二节点。
在本发明的实施例中，第一输出电路可包括第四晶体管和第一电容。第四晶体管的控制极耦接第二节点，第一极耦接第二电压信号，第二极耦接输出信号端。第一电容被耦接在第二节点和第二电压信号之间。
在本发明的实施例中，第二输出电路可包括第五晶体管和第二电容。第五晶体管的控制极耦接第一节点，第一极耦接第二时钟信号，第二极耦接输出信号端。耦接在第一节点和第二时钟信号之间。
在本发明的实施例中，反相器可包括第一电路和第二电路。第一电路可根据第一驱动信号和第一电压信号，产生第二驱动信号。第二电路，可根据第一驱动信号和第二电压信号，产生第二驱动信号。第一电路中的晶体管和第二电路中的晶体管的类型相反。
在本发明的实施例中，第一电路可包括第六晶体管。第六晶体管的控制极耦接第一驱动信号，第一极耦接第一电压信号，第二极耦接反相器的输出端以提供第二驱动信号。
在本发明的实施例中，第二电路可包括第七晶体管。第七晶体管的控制极耦接第一驱动信号，第一极耦接第二电压信号，第二极耦接反相器的输出端以提供第二驱动信号。
在本发明的实施例中，第一驱动信号是栅极驱动信号，以及第二驱动信号是像素驱动信号。
根据本发明的第二方面，提供了一种用于驱动本发明的第一方面的像素电路的方法。在方法中，提供处于第一电平的启动信号、处于第一电平的第一时钟信号和处于第二电平的第二时钟信号，以使得第一驱动信号为第二电平，第二驱动信号为第一电平。提供处于第二电平的启动信号、处于第二电平的第一时钟信号和处于第一电平的第二时钟信号，以使得第一驱动信号为第一电平，第二驱动信号为第二电平。然后，提供处于第二电平的启动信号、处于第一电平的第一时钟信号和处于第二电平的第二时钟信号，以使得第一驱动信号为第二电平，第二驱动信号为第一电平。
根据本发明的第三方面，提供了一种阵列基板。阵列基板包括硅基板和在硅基板上形成的多个级联的本发明的第一方面的像素电路。每级像素电路的移位寄存器单元的第一驱动信号被提供给下一级像素电路，作为下一级像素电路的移位寄存器单元的启动信号。相邻像素电路的第一时钟信号反相，相邻像素电路的第二时钟信号反相。
根据本发明的第四方面，提供了一种显示面板。显示面板包括本发明的第三方面的阵列基板。
根据本发明的第五方面，提供了一种显示装置。显示装置包括本发明的第四方面的显示面板。
根据本发明的实施例，可利用硅基形成阵列基板，并利用移位寄存器单元和反相器来提供第一驱动信号和第二驱动信号，从而简化像素电路的结构。
附图说明
为了更清楚地说明本发明的技术方案，下面将对实施例的附图进行简单说明。应当知道，以下描述的附图仅仅是本发明的一些实施例，而非对本发明的限制，其中：
图1示出了根据本发明的实施例的像素电路的示意性框图；
图2示出了根据本发明的实施例的移位寄存器单元的示意性框图；
图3示出了根据本发明的实施例的反相器的示意性框图；
图4示出了根据本发明的实施例的像素电路的一部分的示例性电路图；
图5示出了根据本发明的实施例的像素电路的信号的时序图；
图6示出了根据本发明的实施例的用于驱动像素电路的方法的流程图；
图7示出了根据本发明的实施例的阵列基板的示意图。
具体实施方式
为了使本发明的实施例的目的、技术方案和优点更加清楚，下面将结合附图，对本发明的实施例的技术方案进行清楚、完整的描述。显然，所描述的实施例仅仅是本发明的一部分实施例，而并非全部的实施例。基于所描述的实施例，本领域的普通技术人员在无需创造性劳动的前提下所获得的所有其它实施例，也都属于本发明的范围。
在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上；术语“上”、“下”、“左”、“右”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的机或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“连接”、“耦接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
通常，在阵列基板上将像素电路和栅极驱动电路分开设置，这使得电路所占面积较大，且功耗较高。
图1示出了根据本发明的实施例的像素电路的示意性框图。如图1所示，像素电路100可包括移位寄存器单元110、反相器120和像素驱动电路130。移位寄存器单元100可在启动信号stv、第一时钟信号ck和第二时钟信号cb的控制下提供第一驱动信号vg，并将其传递至反相器120和像素驱动电路130。其中，第一时钟信号ck和第二时钟信号cb反相。反相器120可接收第一驱动信号vg，并对第一驱动信号vg进行反相，以产生第二驱动信号ve。此外，像素驱动电路130可包括发光器件，并可根据第一驱动信号vg和第二驱动信号ve来控制发光器件。
在本发明的实施例中，通过移位寄存器单元和反相器，提供栅极驱动信号和使能信号，可简化像素电路的结构，降低功耗。
在本发明的一些实施例中，第一驱动信号vg是栅极驱动信号vg，其可开启特定的像素驱动电路130。第二驱动信号ve是像素驱动信号ve，其可被传递至像素驱动电路130的使能信号端，可作为像素驱动电路130的使能信号。
下面，以第一驱动信号vg是栅极驱动信号vg以及第二驱动信号ve是像素驱动信号ve为例，进行详细描述。
图2示出了根据本发明的实施例的移位寄存器单元的示意性框图。如图2所示，移位寄存器单元110包括输入电路210、下拉电路220、控制电路230、第一输出电路240和第二输出电路250。具体地，输入电路210可根据第一时钟信号ck和启动信号stv控制第一节点p1的电压。下拉电路220可根据第一时钟信号ck和第一电压信号vl控制第二节点p2的电压。第一电压信号vl例如是高电平信号。控制电路230可根据第一节点p1的电压和第一时钟信号ck控制第二节点p2的电压。第一输出电路240可根据第二节点p2的电压和第二电压信号vh向输出信号端提供栅极驱动信号vg。第二输出电路250可根据第一节点p1的电压和第二时钟信号cb向输出信号端提供栅极驱动信号vg。
图3示出了根据本发明的实施例的反相器的示意性框图。如图3所示，反相器120包括第一电路310和第二电路320。第一电路310可在栅极驱动信号vg和第一电压信号vl的控制下，提供像素驱动信号ve。第二电路320可在栅极驱动信号vg和第二电压vh信号的控制下，提供像素驱动信号ve。第一电压信号vl例如是低电平信号，第二电压信号vh例如是高电平信号。
图4示出了根据本发明的实施例的像素电路的一部分的示例性电路图。在实施例中，所采用的晶体管可以是n型晶体管或者p型晶体管。具体地，晶体管可以是n型或p型场效应晶体管(mosfet)，或者n型或p型双极性晶体管(bjt)。在本发明的实施例中，晶体管的栅极被称为控制极。由于晶体管的源极和漏极是对称的，因此对源极和漏极不做区分，即晶体管的源极可以为第一极(或第二极)，漏极可以为第二极(或第一极)。
在本发明的实施例中，移位寄存器单元110可采用5t2c结构。以下，以p型场效应晶体管(pmos)为例进行详细的描述。
输入电路210包括第一晶体管t1。第一晶体管t1的控制极耦接第一时钟信号ck，第一极耦接启动信号stv，第二极耦接第一节点p1。第一晶体管t1可在第一时钟信号ck的控制下，将启动信号stv提供至第一节点p1，以控制第一节点p1的电压。
下拉电路220包括第二晶体管t2。第二晶体管t2的控制极耦接第一时钟信号ck，第一极耦接第一电压信号vl，第二极耦接第二节点p2。第二晶体管t2可在第一时钟信号ck的控制下，将第一电压信号vl提供在至第二节点p2，以控制第二节点p2的电压。
控制电路230包括第三晶体管t3。第三晶体管t3的控制极耦接第一节点p1，第一极耦接第一时钟信号ck，第二极耦接第二节点p2。第三晶体管t3可在第一节点p1的电压的控制下，将第一时钟信号ck提供至第二节点p2，以控制第二节点p2的电压。
第一输出电路240包括第四晶体管t4和第一电容c1。第四晶体管t4的控制极耦接第二节点p2，第一极耦接第二电压信号vh，第二极耦接移位寄存器单元的输出信号端o1。第一电容c1被耦接在第二节点p2和第二电压信号vh之间。第四晶体管t4可在第二节点p2的电压的控制下，将第二电压信号vh提供至输出信号端o1，以输出栅极驱动信号vg。第一电容c1可保持第二节点p2的电压和第二电压信号vh之间的电压差。
第二输出电路250包括第五晶体管t5和第二电容c2。第五晶体管t5的控制极耦接第一节点p1，第一极耦接第二时钟信号cb，第二极耦接移位寄存器单元的输出信号端o1。第二电容c2耦接在第一节点和第二时钟信号之间。第五晶体管t5可在第一节点p1的电压的控制下，将第二时钟信号cb提供至输出信号端o1，以输出栅极驱动信号vg。第二电容c2可保持第一节点的电压和第二时钟信号之间的电压差。
此外，移位寄存器单元110也可采用其它电路结构，例如4t1c等。
在本发明的实施例中，反相器可采用cmos工艺实现。
第一电路310可包括第六晶体管t6。第六晶体管t6的控制极耦接栅极驱动信号vg，第一极耦接第一电压信号vg，第二极耦接反相器的输出信号端o2。第六晶体管t6可在栅极驱动信号vg的控制下，将第一电压信号vg提供至反相器的输出端o2，以输出像素驱动信号ve。
第二电路320可包括第七晶体管t7。第七晶体管t7的控制极耦接栅极驱动信号vg，第一极耦接第二电压信号vh，第二极耦接反相器的输出信号端o2。第七晶体管t7栅极驱动信号vg的控制下，将第二电压信号vh提供至反相器的输出端o2，以输出像素驱动信号ve。
在本发明的实施例中，第六晶体管t6和第七晶体管t7是相反类型的晶体管。例如，第六晶体管t6是nmos晶体管，第七晶体管t7是pmos晶体管。
此外，反相器也可采用除上述cmos反相器结构以外的其它结构实现。
图5示出了根据本发明的实施例的像素电路的信号的时序图。像素电路例如包括图4所示的像素电路。其中，第一电压信号vl为低电平信号，第二电压信号vh为高电平信号。
在t1时间段，启动信号stv处于低电平，第一时钟信号ck处于低电平，第二时钟信号cb处于高电平。在如图4所示的电路中，第一晶体管t1、第二晶体管t2、第三晶体管t3、第四晶体管t4和第五晶体管t5均导通，并且第一节点p1和第二节点的电压均处于低电平。因此，移位寄存器单元的输出信号端o1输出高电平的栅极驱动信号，反相器的输出端o2输出低电平的像素驱动信号。
在t2时间段，启动信号stv处于高电平，第一时钟信号ck处于高电平，第二时钟信号cb处于低电平。在此情况下，第一晶体管t1和第二晶体管t2均关断。由于第一节点p1的电压保持处于上一时间段的低电平，使得第三晶体管t3和第五晶体管t5导通。第二节点p2的电压变为高电平，导致第四晶体管t4关断。由此，移位寄存器单元的输出信号端o1输出低电平的栅极驱动信号，反相器的输出端o2输出高电平的像素驱动信号。
在t3时间段，启动信号stv处于高电平，第一时钟信号ck处于低电平，第二时钟信号cb处于高电平。第一晶体管t1和第二晶体管t2均导通。第一节点p1的电压变为高电平，导致第三晶体管t3和第五晶体管t5均关断。第二节点p2的电压处于低电平，使得第四晶体管t4导通。由此，移位寄存器单元的输出信号端o1输出高电平的栅极驱动信号，反相器的输出端o2输出低电平的像素驱动信号。
可选地，在本发明的其它实施例中，第一驱动信号vg是像素驱动信号，第二驱动信号是栅极驱动信号。此时，通过对像素驱动信号进行反相，生成栅极驱动信号。然后，根据像素驱动信号和栅极驱动信号来控制发光器件。
图6示出了根据本发明实施例的用于驱动像素电路的方法的示意性流程图。
在方法中，在步骤s610，提供处于第一电平的启动信号、处于第一电平的第一时钟信号和处于第二电平的第二时钟信号，以使得第一驱动信号为第二电平，第二驱动信号为第一电平。
在步骤s620，提供处于第二电平的启动信号、处于第二电平的第一时钟信号和处于第一电平的第二时钟信号，以使得第一驱动信号为第一电平，第二驱动信号为第二电平。
然后，在步骤s630，提供处于第二电平的启动信号、处于第一电平的第一时钟信号和处于第二电平的第二时钟信号，以使得第一驱动信号为第二电平，第二驱动信号为第一电平。
在本发明的实施例中，第一电平是使移位寄存器单元的输入电路导通的电平，例如高电平。相应地，第二电平是移位寄存器单元的输入电路关断的电平，例如低电平。
在本发明的一些实施例中，第一驱动信号可以是栅极驱动信号，第二驱动信号可以是像素驱动信号。
在本发明的另一些实施例中，第一驱动信号可以是像素驱动信号，第二驱动信号可以是栅极驱动信号。
图7示出了根据本发明实施例的阵列基板的示意图。阵列基板700包括硅基板和在硅基板上形成的多个级联的像素电路。如图所示，级联的像素电路例如包括第一极像素电路710、第二极像素电路720、第三极像素电路730、第四极像素电路740等。
具体地，第1级像素电路接收启动信号stv。每级像素电路的移位寄存器单元的第一驱动信号(例如栅极驱动信号)vg，被提供给下一级像素电路，作为下一级像素电路的移位寄存器单元的启动信号。第2n-1级像素电路的第一时钟信号耦接第2n级像素电路的第二时钟信号，第2n-1级像素电路的第二时钟信号耦接第2n级像素电路的第一时钟信号，以使得相邻像素电路的第一时钟信号反相，相邻像素电路的第二时钟信号反相。
由此，可通过一个启动信号stv和两个反相的时钟信号(第一时钟信号ck和第二时钟信号cb)来实现第一驱动信号vg和第二驱动信号(例如像素驱动信号)ve的输出。第n级的第一驱动信号vg作为第n+1级的启动信号stv，进而通过反相器产生第二驱动信号ve，从而对阵列基板的结构进行了简化。
在本发明的实施例中，阵列基板700中使用的硅基板可包括单晶硅，单晶硅上的器件工艺均匀性较好。在硅基板中，可利用cmos工艺来制造本发明实施例的像素电路。
另一方面，本发明的实施例还提供了一种包括以上阵列基板的显示面板，以及包括该显示面板的显示装置。显示装置例如可以是显示屏、移动电话、平板计算机、照相机、可穿戴式设备等。
以上对本发明的若干实施方式进行了详细描述，但本发明的保护范围并不限于此。显然，对于本领域的普通技术人员来说，在不脱离本发明的精神和范围的情况下，可以对本发明的实施例进行各种修改、替换或变形。本发明的保护范围由所附权利要求限定。