本公开涉及显示技术领域，尤其涉及一种像素驱动电路及像素驱动方法、显示面板。
背景技术
有机发光二极管(organiclightemittingdiode，oled)作为一种电流型发光器件，因其所具有的自发光、快速响应、宽视角和可制作在柔性衬底上等特点越来越多地被应用于高性能显示领域当中。
但是驱动晶体管在制作过程中，由于工艺偏差会导致不同位置的驱动晶体管的阈值电压存在差异。并且随着工作时间延长及使用环境改变，驱动晶体管的阈值电压会发生漂移。同时，显示器各像素所处的位置不同会导致电源的压降(irdrop)不同，从而对驱动oled的电流产生影响。如果不能对阈值电压和电源irdrop进行补偿，则会导致oled显示器的发光不均匀，使显示画面的观感变差。
需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
技术实现要素：
本公开的目的在于提供一种像素驱动电路及像素驱动方法、显示面板，进而至少在一定程度上克服由于阈值电压导致的显示亮度不均匀的问题。
根据本公开的一个方面，提供一种像素驱动电路，用于驱动电致发光元件，所述像素驱动电路包括：
第一开关单元，与第一节点连接，用于响应扫描信号而导通，以将预设信号传输至所述第一节点；
补偿单元，与第二节点连接，用于响应所述扫描信号而导通，以将数据信号传输至所述第二节点；
电源控制单元，与第三节点连接，用于响应第一控制信号而导通，以将第一电源信号传输至所述第三节点；
第二开关单元，与所述第一节点以及第二节点连接，用于响应第二控制信号而导通，以联通所述第一节点和第二节点；
驱动单元，与所述第二节点、所述第三节点及第四节点连接，用于响应所述第二节点的信号而导通，并在所述第三节点的信号的作用下输出驱动电流至所述第四节点；
隔离单元，与所述第四节点连接，用于响应所述第二控制信号而导通，以将所述驱动电流传输至所述电致发光元件；
储能单元，连接与所述第一节点和所述第三节点之间。
在本公开的一种示例性实施例中，所述第一开关单元包括第一晶体管，其中：
所述第一晶体管的第一端接收所述预设信号，第二端与所述第一节点连接，控制端接收所述扫描信号。
在本公开的一种示例性实施例中，所述补偿单元包括第二晶体管，其中：
所述第二晶体管的第一端接收所述数据信号，第二端连接所述第二节点，控制端接收所述扫描信号。
在本公开的一种示例性实施例中，所述电源控制单元包括第三晶体管，其中：
所述第三晶体管的第一端接收所述第一电源信号，第二端连接所述第三节点，控制端接收所述第一控制信号。
在本公开的一种示例性实施例中，所述第二开关单元包括第四晶体管，其中：
所述第四晶体管的第一端连接所述第一节点，第二端连接所述第二节点，控制端接收所述第二控制信号。
在本公开的一种示例性实施例中，所述驱动单元包括驱动晶体管，其中：
所述驱动晶体管的第一端连接所述第三节点，第二端连接所述第四节点，控制端连接所述第二节点。
在本公开的一种示例性实施例中，所述隔离单元包括第五晶体管，其中：
所述第五晶体管的第一端连接所述第四节点，第二端与所述电致发光元件连接，控制端接收所述第二控制信号。
在本公开的一种示例性实施例中，所述储能单元包括存储电容，其中：
所述存储电容的第一端连接所述第一节点，第二端连接所述第三节点。
在本公开的一种示例性实施例中，所述像素驱动电路还包括：
第三开关单元，与所述第四节点连接，用于响应所述扫描信号而导通，以将所述预设信号传输至所述第四节点。
在本公开的一种示例性实施例中，所述第三开关单元包括第六晶体管；其中：
所述第六晶体管的第一端接收所述预设信号，第二端连接所述第四节点，控制端接收所述扫描信号。
在本公开的一种示例性实施例中，所述像素驱动电路还包括：
第三开关单元，与所述第四节点连接，用于响应所述扫描信号而导通，以将第二电源信号传输至所述第四节点。
在本公开的一种示例性实施例中，所述第三开关单元包括第六晶体管；其中：
所述第六晶体管的第一端接收所述第二电源信号，第二端连接所述第四节点，控制端接收所述扫描信号。
在本公开的一种示例性实施例中，所述晶体管均为n型薄膜晶体管或者均为p型薄膜晶体管。
在本公开的一种示例性实施例中，所述薄膜晶体管为非晶硅薄膜晶体管、多晶硅薄膜晶体管以及非晶-氧化铟镓锌薄膜晶体管中的一种或多种。
根据本公开的一个方面，提供一种像素驱动电路，用于驱动电致发光元件，所述像素驱动电路包括：
第一晶体管，与第一节点连接，用于响应扫描信号而导通，以将预设信号传输至所述第一节点；
第二晶体管，与第二节点连接，用于响应所述扫描信号而导通，以将数据信号传输至所述第二节点；
第三晶体管，与第三节点连接，用于响应第一控制信号而导通，以将第一电源信号传输至所述第三节点；
第四晶体管，与所述第一节点以及第二节点连接，用于响应第二控制信号而导通，以联通所述第一节点和第二节点；
驱动晶体管，与所述第二节点、所述第三节点及第四节点连接，用于响应所述第二节点的信号而导通，并在所述第三节点的信号的作用下输出驱动电流至所述第四节点；
第五晶体管，与所述第四节点连接，用于响应所述第二控制信号而导通，以将所述驱动电流传输至所述电致发光元件；
存储电容，连接于所述第一节点和所述第三节点之间。
根据本公开的一个方面，提供一种像素驱动方法，用于驱动上述任意一项所述的像素驱动电路，所述像素驱动方法包括：
在充电阶段，利用所述扫描信号导通所述第一开关单元以及补偿单元，利用第一控制信号导通所述电源控制单元，以使所述数据信号写入所述第二节点以及使所述预设信号以及第一电源信号对所述储能单元进行充电；
在补偿阶段，利用所述扫描信号导通所述第一开关单元以及补偿单元，以使所述第三节点通过所述驱动单元放电补偿信号；所述补偿信号为所述数据信号和所述驱动单元的阈值电压之差；
在发光阶段，利用所述第二控制信号导通所述第二开关单元以及隔离单元，以将所述第一节点的信号写入所述第二节点，以使所述驱动单元在所述第二节点的信号的作用下导通，并在所述第三节点的信号的作用下通过所述隔离单元向所述电致发光元件输出驱动电流。
在本公开的一种示例性实施例中，所述预设信号的电压为0。
在本公开的一种示例性实施例中，所述像素驱动电路还包括与所述第四节点连接的第三开关单元；所述像素驱动方法包括：
在所述补偿阶段，利用所述扫描信号导通所述第三开关单元，以使所述第三节点通过所述驱动单元以及所述第三开关单元放电至所述补偿信号。
根据本公开的一个方面，提供一种显示面板，包括上述任意一项所述的像素驱动电路。
本公开一种示例性实施例提供的一种像素驱动电路及像素驱动方法、显示面板，该像素驱动电路包括第一开关单元、补偿单元、电源控制单元、第二开关单元、驱动单元、隔离单元以及储能单元。在该像素驱动电路的工作过程中，一方面，在补偿阶段，利用第一扫描信号导通第一开关单元以及补偿单元，以使所述第三节点通过所述驱动单元放电补偿信号；所述补偿信号为所述数据信号和所述驱动单元的阈值电压之差；一方面，通过在补偿阶段，利用扫描信号导通第一开关单元以及补偿单元，以使第三节点通过驱动单元中的驱动晶体管放电补偿信号，对驱动晶体管的阈值电压进行补偿，消除驱动晶体管的阈值电压对驱动电流的影响，确保各像素驱动电路输出的驱动电流一致，进而保证各像素显示亮度的均一性；另一方面，该像素驱动电路在补偿阶段，消除第一电源信号对驱动晶体管的控制端和第一端之间的电压的影响，从而消除导线ir压降对各像素显示亮度的影响，以在发光阶段确保各像素驱动电路输出的驱动电流一致，保证各像素显示亮度的均一性。
需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
附图说明
通过参照附图来详细描述其示例性实施例，本公开的上述和其它特征及优点将变得更加明显。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。在附图中：
图1为相关技术中的像素驱动电路示意图；
图2为相关技术中像素驱动电路的电流仿真图；
图3为本公开一种像素驱动电路的示意图；
图4为本公开一种像素驱动电路的具体结构示意图；
图5为本公开一示例性实施例中提供的像素驱动电路的工作时序图；
图6为本公开提供的像素驱动电路在充电阶段的等效电路图；
图7为本公开提供的像素驱动电路在补偿阶段的等效电路图；
图8为本公开提供的像素驱动电路在发光阶段的等效电路图；
图9为图1中像素驱动电路的电容充电时的等效电路示意图；
图10为本公开提供的像素驱动电路的电容充电时的等效电路示意图；
图11为本公开提供的像素驱动电路的另一种具体结构示意图；
图12为本公开提供的像素驱动电路中各节点的电压仿真图；
图13为本公开提供的像素驱动电路的驱动电流仿真图。
附图标记：
m1-m6第一至第六晶体管
m7驱动晶体管
c存储电容
n1-n4第一至第四节点
vdd第一电源信号
vss第二电源信号
vinit预设信号
vdata数据信号
g1扫描信号
g2-g3第一和第二控制信号
l电致发光元件
具体实施方式
现在将参考附图更全面地描述示例实施例。然而，示例实施例能够以多种形式实施，且不应被理解为限于在此阐述的实施例；相反，提供这些实施例使得本公开将全面和完整，并将示例实施例的构思全面地传达给本领域的技术人员。所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本公开的实施例的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而没有所述特定细节中的一个或更多，或者可以采用其它的方法、组元、材料、装置、步骤等。在其它情况下，不详细示出或描述公知技术方案以避免模糊本公开的各方面。
此外，附图仅为本公开的示意性图解，并非一定是按照比例绘制。图中相同的附图标记标识相同或相似的部分，因而将省略对它们的重复描述。
相关技术中的像素电路补偿多数为pmos电压补偿技术，所用的晶体管数少的补偿电路(如7t1c)不能对电源irdrop进行补偿，所使用晶体管数量多的补偿电路虽然能对阈值电压和电源irdrop进行补偿，但是像素结构较为复杂(如8t1c)。如图1所示的电压补偿电路，晶体管m1和晶体管m2的栅极均受控于n1点电位vn，其中晶体管m2源级s和漏极d都没有跟电源电压直接连接，受晶体管m3和晶体管m1开启写入状态控制，处于长期floating状态，对于晶体管m2，其开关特性稳定性较差，写入电流不稳定，如图2所示。其次，由于电路进行适当简化，没有vdd写入进行补偿，对于高ppi、大尺寸面板，对于电流的长程均一性存在问题，会导致oled显示器的发光不均匀，影响产品质量。最后，由于传统电压补偿电路，通过对电容充电过程中写入了vth补偿，当driver-tft(m3)处于临界状态时，即vg＝vdata+vth时，电容充电完成，随着晶体管m3的开启能力减弱，充电效率逐渐降低，对电容充电时间有较高要求。
本示例实施方式中提供了一种像素驱动电路，用于驱动电致发光元件，参照图3所示，该像素驱动电路可以包括：
第一开关单元100，与第一节点n1连接，用于响应扫描信号g1而导通，以将预设信号vinit传输至所述第一节点n1；
补偿单元200，与第二节点n2连接，用于响应所述扫描信号g1而导通，以将数据信号vdata传输至所述第二节点n2；
电源控制单元300，与第三节点n3连接，用于响应第一控制信号g2而导通，以将第一电源信号vdd传输至所述第三节点n3；
第二开关单元400，与所述第一节点n1以及第二节点n2连接，用于响应第二控制信号g3而导通，以联通所述第一节点n1和第二节点n2；
驱动单元500，与所述第二节点n2、所述第三节点n3及第四节点n4连接，用于响应所述第二节点n2的信号而导通，并在所述第三节点n3的信号的作用下输出驱动电流至所述第四节点n4；
隔离单元600，与所述第四节点n4连接，用于响应所述第二控制信号g3而导通，以将所述驱动电流传输至所述电致发光元件l；
储能单元700，连接与所述第一节点n1和所述第三节点n2之间。
除此之外，像素驱动电路还可包括第三开关单元800，与所述第四节点n4连接，用于响应所述扫描信号g1而导通，以将所述预设信号vinit传输至所述第四节点n4。通过设置第三开关单元可防止隔离单元的漏电流造成电致发光元件提前开启。除此之外，在另一种实施例中，通过将第三开关单元连接第二电源信号vss，可减小或消除发光层界面上未复合的载流子，去除引起发光材料老化的因素，延长发光材料的使用寿命。
本示例性实施例中提供的像素驱动电路，一方面，通过在补偿阶段，利用扫描信号导通第一开关单元以及补偿单元，以使第三节点通过驱动单元中的驱动晶体管放电补偿信号，对驱动晶体管的阈值电压vth进行补偿，消除驱动晶体管的阈值电压对驱动电流的影响，确保各像素驱动电路输出的驱动电流一致，进而保证各像素显示亮度的均一性；另一方面，该像素驱动电路在补偿阶段，消除第一电源信号对驱动晶体管的控制端和第一端之间的电压的影响，从而消除电源ir压降对各像素显示亮度的影响，以在发光阶段确保各像素驱动电路输出的驱动电流一致，保证各像素显示亮度的均一性。
下面结合附图对本示例实施方式中的像素驱动电路各个单元进行详细的说明。结合图3和图4进行说明，所述第一开关单元包括第一晶体管，所述补偿单元包括第二晶体管，所述电源控制单元包括第三晶体管，所述第二开关单元包括第四晶体管，所述驱动单元包括驱动晶体管，所述隔离单元包括第五晶体管，所述储能单元包括存储电容，所述第三开关单元包括第六晶体管。
如图4中所示，以第一晶体管至第六晶体管以及驱动晶体管均具有控制端、第一端和第二端。在此基础上，上述像素驱动电路中的第一晶体管至第六晶体管(m1～m6)和驱动晶体管m7的连接关系如下：
所述第一开关单元100包括第一晶体管m1，所述第一晶体管m1的第一端接收所述预设信号vinit，第二端与所述第一节点n1连接，控制端接收所述扫描信号g1。所述补偿单元200包括第二晶体管m2，所述第二晶体管m2的第一端接收所述数据信号vdata，第二端连接所述第二节点n2，控制端接收所述扫描信号g1。所述电源控制单元300包括第三晶体管m3，所述第三晶体管m3的第一端接收第一电源信号vdd，第二端连接所述第三节点n3，控制端接收所述第一控制信号g2。所述第二开关单元400包括第四晶体管m4，所述第四晶体管m4的第一端连接所述第一节点n1，第二端连接所述第二节点n2，控制端接收所述第二控制信号g3。所述驱动单元500包括驱动晶体管m7，所述驱动晶体管m7的第一端连接所述第三节点n3，第二端连接所述第四节点n4，控制端连接所述第二节点n2。所述隔离单元600包括第五晶体管m5，所述第五晶体管m5的第一端连接所述第四节点n4，第二端与所述电致发光元件l的第一极连接，控制端接收所述第二控制信号g3。所述储能单元700包括存储电容c，所述存储电容的第一端连接所述第一节点n1，第二端连接所述第三节点n3。所述电致发光元件l的第二极连接第二电源信号vss。第三开关单元800包括第六晶体管m6，其第一端接收所述预设信号vinit，第二端连接所述第四节点n4，控制端接收所述扫描信号g1。在另一种实施例中，第六晶体管m6的第一端可接收第二电源信号vss，第二端连接所述第四节点n4，控制端接收所述扫描信号g1。
需要说明的是，各晶体管的控制端可以为栅极、第一端可以为源极、第二端可以为漏极；或者，晶体管的第一端和第二端可以互换。在本示例实施方式中，所有晶体管均可以均采用n型薄膜晶体管或者p型薄膜晶体管。需要说明的是：针对不同的晶体管类型，各个信号端的电平信号需要相应的调整变化。所述薄膜晶体管可以为非晶硅薄膜晶体管、多晶硅薄膜晶体管以及非晶-氧化铟镓锌薄膜晶体管中的一种或多种。
例如，第一晶体管至第六晶体管均为p型薄膜晶体管时，所述晶体管的第一端均可以为源极，所述晶体管的第二端均可以为漏极。再例如，在所述第一晶体管至第六晶体管均为n型薄膜晶体管时，所述晶体管的第一端均可以为漏极，所述晶体管的第二端可以均为源极。需要说明的是，上述晶体管还可以为其他类型的晶体管，本示例性实施例对此不作特殊限定。
此外，各晶体管可以为增强型晶体管或者耗尽型晶体管，本示例性实施例对此不作特殊限定。需要说明的是，由于晶体管的源极和漏极对称，因此，晶体管的源极、漏极可以互换。
所述驱动晶体管m7具有控制端、第一端以及第二端。例如，驱动晶体管m7的控制端可以为栅极，第一端可以为源极、第二端可以为漏极。再例如，驱动晶体管m7的控制端可以为栅极，第一端可以为漏极，第二端可以为源极。此外，驱动晶体管m7可以为增强型驱动晶体管或耗尽型驱动晶体管，本示例性实施例对此不作特殊限定。
所述存储电容c的类型可以根据具体的电路进行选择。例如，可以为mos电容、金属电容或双多晶电容等，本示例性实施例对此不作特殊限定。
所述电致发光元件l为电流驱动型电致发光元件，由流经驱动晶体管m7的电流控制其进行发光，例如，电致发光元件可为oled，但本示例性实施例中的电致发光元件l不限于此。此外，电致发光元件l具有第一极和第二极。例如，电致发光元件l的第一极可以为阳极，第二极可以为阴极。除此之外，电致发光元件l的第一极和第二极也可互换。
在本公开的示例性实施例中，还提供了一种像素驱动方法，用于驱动如图3和图4所示的像素驱动电路。下面，以所述晶体管均为p型薄膜晶体管、驱动晶体管为p型驱动晶体管为例，结合图5所示的像素驱动电路的工作时序图对图3和图4中的像素驱动电路的工作过程加以详细的说明。由于晶体管均为p型薄膜晶体管，因此，晶体管的第一端均为源极，晶体管的第二端均为漏极，且晶体管的导通信号均为低电平信号，晶体管的关断信号为高电平信号。该驱动时序图绘示出了扫描信号g1、第一控制信号g2、第二控制信号g3、以及数据信号vdata。除此之外，第一电源信号vdd保持高电平信号，第二电源信号vss保持低电平信号，预设信号vinit保持低电平信号。
基于此，所述像素驱动电路的工作过程具体可以包括以下阶段：
在t1阶段即充电阶段，可利用扫描信号导通所述第一开关单元以及补偿单元，利用第一控制信号导通所述电源控制单元，以使所述数据信号写入所述第二节点以及使所述预设信号以及第一电源信号对所述储能单元进行充电。具体而言，如图6所示，由于t1阶段的扫描信号g1、第一控制信号g2为低电平信号，第二控制信号g3为高电平信号，数据信号vdata为低电平信号，因此第一晶体管m1、第二晶体管m2以及第六晶体管m6在扫描信号g1的低电平信号的作用下导通，第三晶体管m3在第一控制信号g2的低电平信号作用下导通，第四晶体管m4和第五晶体管m5处于截止状态。如此一来，可将预设信号vinit通过第一晶体管m1传输至第一节点n1，同时将数据信号vdata通过第二晶体管m2写入第二节点n2，将第一电源信号vdd通过第三晶体管m3写入第三节点n3，实现通过预设信号vinit以及第一电源信号vdd对所述储能单元中的存储电容c进行充电的功能。由于数据信号vdata为低电平，可导通驱动晶体管m7，进而将第三节点n3的电压信号通过驱动晶体管m7写入第四节点n4，同时将预设信号vinit写入第四节点n4。此时，第一节点的电压信号为预设信号vinit，第二节点的电压信号为数据信号vdata，第三节点的电压为vdd，第四节点的电压信号为vdd-vinit。
其中，数据信号vdata可通过第二晶体管m2改变驱动晶体管m7的栅极电压。根据驱动电流
在该阶段中，充电过程的等效电路图如图10所示，可通过预设信号vinit对存储电容c的第一极板直接进行电源充电，通过第一电源信号vdd对存储电容c的第二极板直接进行电源充电，相对于如图9中所示的充电过程的等效电路图而言，可实现通过电源信号直接对电容充电的效果，提高了电容充电速度和充电效率，缩短了充电时间。
在t2阶段即补偿阶段，可利用扫描信号g1导通第一开关单元以及补偿单元，以使第三节点n3通过驱动单元放电补偿信号；具体而言，如图7所示，由于t2阶段的扫描信号g1为低电平信号、第一控制信号g2以及第二控制信号g3为高电平信号，数据信号vdata为高电平信号，因此第一晶体管m1、第二晶体管m2以及第六晶体管m6在扫描信号g1的低电平信号的作用下导通，第三晶体管m3、第四晶体管m4和第五晶体管m5处于截止状态。如此一来，可将预设信号vinit通过第一晶体管m1写入第一节点n1，同时将数据信号vdata通过第二晶体管m2写入第二节点n2，将预设信号vinit通过第六晶体管m6写入第四节点n4。
通过扫描信号导通第三开关单元，以使第三节点n3通过驱动单元以及第三开关单元放电至补偿信号。具体而言，由于驱动晶体管m7在充电后vgs<vth，可对存储电容c的第二极板进行放电，以使电流流向第六晶体管m6。当电容第二极板的电压为补偿电压即数据信号和驱动单元的阈值电压之差vdata-vth时，驱动晶体管m7的vgs＝vth，驱动晶体管m7进入截止状态，在存储电容第二极板写入vth，补偿完成。该阶段中通过开启第六晶体管m6，减少漏电流进入电致发光元件l或oled，从而可增加一帧黑画面，对短时残像有一定改善作用。除此之外，第六晶体管m6开启，能够防止第五晶体管m5的漏电流造成电致发光元件l器件提前开启。
在本发明的另一实施例中，第三开关单元中可包括第六晶体管m6，如图11中所示，第六晶体管的第一端接收第二电源信号vss，第二端连接所述第四节点n4，控制端接收所述扫描信号g1。在补偿阶段，第六晶体管m6可响应扫描信号g1的低电平信号而导通，以将第二电源信号vss传输至第四节点n4。如此一来，相当于将电致发光元件l的第一端和第二端相连接。对于电致发光元件l而言，在其发光层的载流子进行复合时，可通过这种连接方式将电致发光元件l的阴极和阳极短接，以消除发光层界面上未复合的载流子，去除引起发光材料老化的因素，从而延长发光材料的使用寿命。
在t3阶段即发光阶段，可利用所述第二控制信号导通第二开关单元以及隔离单元，以将所述第一节点的信号写入所述第二节点，以使所述驱动单元在所述第二节点的信号的作用下导通，并在所述第三节点的信号的作用下通过所述隔离单元向所述电致发光元件输出驱动电流。具体而言，如图8所示，扫描信号g1为高电平信号，第一控制信号g2、第二控制信号g3以及数据信号均为低电平信号。在扫描信号g1的高电平信号的作用下，第一晶体管m1、第二晶体管m2以及第六晶体管m6关断，第三晶体管m3在第一控制信号g2的低电平信号作用下导通，第四晶体管m4和第五晶体管m5在第二控制信号g3的低电平信号的作用下导通。如此一来，第二晶体管m2的栅极电压为vinit，第三晶体管m3开启，电容c通过跳变，使得驱动晶体管m7的栅极电压调整为vinit+vdd-vdata+vth，驱动晶体管m7的vgs为vinit-vdata，抵消掉第一电源信号vdd和驱动电压vth，达到补偿irdrop和vth的目的，驱动晶体管m7输出的驱动电流为
由此可知，由于驱动晶体管输出的驱动电流与驱动晶体管m7的阈值电压vth和第一电源信号vdd均无关。因此，通过在补偿阶段，利用扫描信号g1导通第一开关单元100以及补偿单元200，以使第三节点n3通过驱动单元500中的驱动晶体管m7放电补偿信号，通过将vdata和vth写入第三节点，即对驱动晶体管m7的阈值电压vth进行补偿，消除驱动晶体管m7的阈值电压vth对驱动电流的影响，确保各像素驱动电路输出的驱动电流一致，进而保证各像素显示亮度的均一性，同时消除第一电源信号vdd对驱动晶体管m7的控制端和第一端之间的电压的影响，从而消除导线ir压降对各像素显示亮度的影响，以在发光阶段确保各像素驱动电路输出的驱动电流一致，保证各像素显示亮度的均一性。
采用全p型薄膜晶体管具有以下优点：例如对噪声抑制力强；例如由于是低电平导通，而充电管理中低电平容易实现；例如p型薄膜晶体管制程简单，相对价格较低；例如p型薄膜晶体管的稳定性更好等等。
需要说明的是：在上述具体的实施例中，所有晶体管均为p型薄膜晶体管；但本领域技术人员容易根据本公开所提供的像素驱动电路得到所有晶体管均为n型薄膜晶体管的像素驱动电路。在本公开的一种示例性实施方式中，所有晶体管可以均为n型薄膜晶体管，由于晶体管均为n型薄膜晶体管，因此，晶体管的导通信号均为高电平，晶体管的第一端均为漏极，晶体管的第二端均为源极。当然，本公开所提供的像素驱动电路也可以改为cmos(complementarymetaloxidesemiconductor，互补金属氧化物半导体)电路等，并不局限于本实施例中所提供的像素驱动电路，这里不再赘述。
本示例实施方式还提供一种显示面板，包括上述的像素驱动电路。该显示面板包括：多条扫描线，用于提供扫描信号；多条数据线，用于提供数据信号；多个像素驱动电路，电连接于上述的扫描线和数据线；其中至少之一的像素驱动电路包括本示例实施方式中的上述任一像素驱动电路。其中，所述显示面板例如可以包括手机、平板电脑、电视机、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
通过在显示面板中设置本示例性实施例中如图4所示的像素驱动电路，可对驱动晶体管m7的阈值电压vth进行补偿，消除驱动晶体管m7的阈值电压vth对驱动电流的影响，确保各像素驱动电路输出的驱动电流一致，进而保证各像素显示亮度的均一性，同时消除第一电源信号vdd对驱动晶体管m7的控制端和第一端之间的电压的影响，从而消除导线ir压降对各像素显示亮度的影响，以在发光阶段确保各像素驱动电路输出的驱动电流一致，保证各像素显示亮度的均一性。
需要说明的是：所述显示面板中各模块单元的具体细节已经在对应的像素驱动电路中进行了详细的描述，因此这里不再赘述。
应当注意，尽管在上文详细描述中提及了用于动作执行的设备的若干模块或者单元，但是这种划分并非强制性的。实际上，根据本公开的实施方式，上文描述的两个或更多模块或者单元的特征和功能可以在一个模块或者单元中具体化。反之，上文描述的一个模块或者单元的特征和功能可以进一步划分为由多个模块或者单元来具体化。
此外，尽管在附图中以特定顺序描述了本公开中方法的各个步骤，但是，这并非要求或者暗示必须按照该特定顺序来执行这些步骤，或是必须执行全部所示的步骤才能实现期望的结果。附加的或备选的，可以省略某些步骤，将多个步骤合并为一个步骤执行，以及/或者将一个步骤分解为多个步骤执行等。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由所附的权利要求指出。