本发明属于数字电子技术领域，尤其涉及一种辅助数字电子技术课程学习的多功能实验系统
背景技术：
数字电子技术一直以来都是高等学校电类专业核心基础课，兼有理论性、实践性和工程性，对学生实践能力、应用能力和创新能力的培养有着重要的作用。数字电子技术实验目前主要采用实验箱，主流的实验箱均采用14脚或16脚通用芯片插座，用到什么芯片就插上什么芯片。这种实验箱主要缺陷在于：1)进行实验时需要将相应芯片插入通用芯片座，实验内容改变后则需更换芯片，如此反复插拔很容易损坏芯片引脚，造成实验经费的浪费。2)由于芯片座是通用的，接线端处无法标注芯片引脚名称，致使电路连接时需要不断对照实验指导书或芯片数据手册才能保证连接的正确性。连接电路对于实验技能薄弱的低年级大学生来说可算是费时费力，使不少学生感到理解困难，实验难度大，从而造成实验效果不佳。3)对于需要多个芯片同时使用的综合性实验，课程设计或一些实际系统，会出现芯片插座不足，需要接入额外的电路板；就算芯片插座勉强够用电路连接也将会是一件更加麻烦且困难的事情，稍有错误就会造成实验结果不正确，从而影响学生的学习热情和学习效果。
中国专利说明书“活板式数字电子技术实验箱”(授权公告号：cn103198742b)公开一种实验教学数字电子技术实验箱，缺陷在于：1)所有芯片都布局在实验板的背面，学生看到只是实验板正面的芯片符号，致使学生对芯片缺乏感性认识。2)由于实验板背面仍然是通用芯片插座，因此实验板正面没有芯片引脚名称标注，学生连接电路依然容易出错。3)实验板背面芯片座数量不足，虽然不用每次更换芯片，但作某些常规性实验和综合性实验时还是需要更换芯片。
技术实现要素：
本发明的目的是为了解决数字电子技术课程实验存在的问题，提出了一种多功能学习板，所述的学习板把完成课程实验、进行课程设计、辅助课程学习、设计并验证小规模实际系统或该实际系统的子模块等多个功能集于一身。所述的学习板特别适合学习数字电子技术课程的低年级大学生使用。
本发明是这样实现的：学习板将数字电子技术课程涉及的实验内容制作在一整块电路板上。学习板包含输入模块，组合逻辑模块，时序逻辑模块和输出模块。各模块间只有电源线和地线连接在一起，实现统一供电。各模块中的芯片全部安装在所述的学习板正面，各芯片的输入、输出信号都引出到常规的2.54cm插针或插排上，输入信号和输出信号间采用常规的杜邦线进行互连。信号线布线均在芯片安装面，即所述的学习板正面，学习板背面只布电源线和地线。
各模块中的每个芯片设计为一个独立单元，芯片各引脚名称都有文字标注；芯片的每个输入端连接一个1芯或2芯连通的插针；芯片的每个输出端连接一个2x3插排，且2x3插排上6根插针是连通的；这样设计可使芯片的输出信号通过杜邦线方便地连接多个输入信号。
输入模块包含：开关量输入、手动时钟产生单元和连续时钟产生单元。开关量分为频繁切换“高”“低”电平的信号和固定电平信号，使用单刀双掷开关输入“高”“低”电平频繁变化的信号；固定电平的输入只需就近连接学习板四周的电源、地的插排。手动时钟产生单元利用拨动开关和74ls00芯片组成rs触发器，保证每拨动一次开关只输出一个时钟边沿。连续时钟产生单元利用555定时器构成多谐振荡器产生频率可调的连续时钟信号。
输出模块包括：led灯和七段数码管，按正逻辑方式设计，led灯和七段数码管均采用共阴极接法。七段数码管用于显示计数器芯片的输出值，还使用显示译码器74ls48可将4位二进制数值直接转换成数码管上显示的十进制数。
组合逻辑模块包含：门电路、3-8译码器、2-4译码器、4选1数据选择器、8选1数据选择器、8-3编码器、数值比较器、加法器。门电路最大支持4变量逻辑函数实现，门电路包含4输入与门，4输入与非门，4输入或门，4输入或非门，非门，异或门。选用4输入，是因为4输入与、或门芯片还可当作2输入或3输入的与、或门来使用。
时序逻辑模块包含：rs触发器、同步d触发器、边沿d触发器、jk触发器、十进制计数器，4位二进制计数器、十六进制加减计数器和双向移位寄存器。
根据本发明的多功能学习板，把组合逻辑模块、时序逻辑模块、输入模块和输出模块集中设计在一块电路板上，各芯片外围电路独立设计，芯片引脚按输入/输出方式分别采用常规的2.54cm插针或插排引出，且每个引脚的名称用文字标注。输入信号和输出信号间只需使用常规的杜邦线进行互连
本发明的优点在于：
(1)组合逻辑模块、时序逻辑模块、输入模块和输出模块集中设计在一块电路板上，不需要更换芯片，也不需要增加其它电路板，使实验操作更方便。
(2)每个芯片设计为一个独立单元，芯片各引脚名称都有文字标注；芯片的每个输入端连接1芯或2芯连通的插针；芯片的每个输出端连接一个2x3插排，且2x3插排中6根插针是连通的。使芯片与芯片，芯片与输入，芯片与输出间的连线更容易理解；连接电路时间明显缩短、出错概率大幅降低；让学生有更多精力去理解、设计和验证数字逻辑电路。
(3)所述的学习板可以帮助学生理解理论知识、验证作业题，完成课程实验和课程设计，还能进行小规模实际应用项目或应用项目中子模块的设计和调试，具有一板多用的好处。
(4)学习板上所有芯片及芯片的外围电路都布线在芯片安装面，这样设计好处在于：学生能实在地看到芯片及芯片的外围电路布线，不仅消除了黑匣设计给学生带来的神秘感，而且增加了学生的感性认识、激发了学习热情和兴趣，还为学生和实验室人员使用示波器或万用表检查电路工作状态带来了方便。
(5)学习板采用最常用的2.54cm间距插针或插排和杜邦连接线，价格便宜可节约实验经费，而且这类消耗品容易购买使实验室人员可以快速地进行维修和更换。
附图说明
图1为本发明的学习板组成框图。
图2本发明双四输入与门74hc21单元设计。其中(a)为电路原理图，(b)为对应的pcb布线图。
图3本发明3-8译码器74ls138单元设计。其中(c)为电路原理图，(d)为对应的pcb布线图。
图4本发明下降沿触发jk触发器74ls112单元设计。其中(e)为电路原理图，(f)为对应的pcb布线图。
图5本发明jk触发器实现流水灯逻辑电路图。
具体实施方式
下面结合附图详细说明本发明的具体实施方式。
实施例：
本实施例中的学习板以数字电子技术课程教学大纲和实验教学大纲为依据，将需要用到的所有芯片、输入模块和输出模块一起制作在一块电路板上。学习板上包含：输入模块，组合逻辑模块，时序逻辑模块和输出模块。各模块间只有电源线和地线连接在一起，实现统一供电。板上将各芯片的输入、输出端口都使用最常用的2.54cm插针引出，学生使用常规杜邦线就可以实现输入信号、芯片和输出信号间的任意互连。信号的pcb布线均在芯片安装面，即所述的学习板正面，学习板背面只布电源线和地线。
图1为本发明的学习板组成框图，是按照本发明实现的多功能学习板，由输入模块101，组合逻辑模块102，时序逻辑路模块103和输出模块104构成。输入模块101包含开关量输入1011，手动时钟产生单元1012和连续时钟产生单元1013。开关量分为频繁切换“高”“低”电平的信号和固定电平信号，频繁切换“高”“低”电平的信号使用单刀双掷开关输入；固定电平信号的输入直接就近连接学习板四周的电源、地的插排。手动时钟产生单元1012和连续时钟产生单元1013都是为时序逻辑模块103提供工作时钟的。手动时钟产生单元1012利用74ls00芯片组成2个rs触发器，能够产生clk1和clk2两路时钟信号，并能保证每拨动一次开关只输出一个时钟边沿。连续时钟产生单元1013利用2个555定时器构成多谐振荡器，可产生频率可调的2个连续时钟信号clk555_1和clk555_2。
输出模块包括20个led灯1041和3个七段数码管1042，采用正逻辑设计，led灯1041和七段数码管1042都采用共阴极接法，七段数码管1042用于显示计数器1032的输出值，使用的显示译码器74ls48可将4位二进制数值转换成数码管上显示的十进制数。
组合逻辑模块包含门电路1021；加法器1022，选用1片74ls283芯片；数值比较器1023，选用1片74ls85芯片；编码器1024，选用1片74ls148芯片；数据选择器1025，包括：4选1数据选择器和8选1数据选择器，分别选用1片74ls153芯片和1片74ls151芯片；译码器1026，包括：3-8译码器和2-4译码器，分别选用1片74ls138芯片和1片74ls139芯片。门电路包含8个4输入与门，选用4片74hc21芯片；8个4输入与非门，选用4片74hc20芯片；8个4输入或门，选用4片cd4072芯片；8个4输入或非门，选用4片cd4002芯片；12个非门，选用2片74ls04芯片，4个2输入异或门，选用1片74f86。选用4输入是因为4输入与、或门芯片还可当作2输入或3输入的与、或门来使用。
设计规则：每个芯片设计成一个独立单元，每个输入端连接1芯或2芯连通的插针，每个输出端连接一个2x3插排，且2x3插排中6根插针是连通的，所有插排或插针的针间距都为最常见的2.54cm，这样易于购买配件、维修和更换。本设计规则既适合组合逻辑模块也适合时序逻辑模块。
本实施例的组合逻辑模块以双四输入与门74hc21和3-8译码器74ls138为例进行单元设计说明。
图2为74hc21的单元设计图，图2的(a)为电路原理图，(b)为对应的pcb布线图。该芯片内部有2个4输入与门；图中p6-i1和p6-i2是2个4输入信号a、b、c、d的输入插排；使用上拉电阻(r1～r4，r6～r9)的好处是当该芯片作为2输入或3输入与门使用时，可以不用考虑多余输入的影响；p6-o1和p6-o2分别是两个输出信号q的输出插排；通常1路ttl输出信号可以驱动6-8个ttl输入，p6-o1和p6-o2连接2x3插排，且插排中6根插针是连通的，即每个输出可连接6个其它芯片的输入。
图3为3-8译码器74ls138的单元设计图，图3的(c)为电路原理图，(d)为对应的pcb布线图。p27-i1为译码输入信号a、b、c的输入插排，p27-i2为输入选通控制信号g2a，g2b，g1的输入插排，p27-o1～p27-o8为译码结果信号y0、y1～y7的输出插排，每个输出对应一个2x3插排，且插排中6根插针是连通的。从pcb布线图中可以看到74hc21和74ls138的各个引脚电路连线以及引脚名称，为电路连线提供了方便。
利用组合逻辑模块学生可以验证课堂教学中所讲授的门电路、中规模组合逻辑电路的功能，完成课程实验，还能进行综合性组合逻辑应用电路设计。
时序逻辑模块包含触发器1031，计数器1032和双向移位寄存器1033。触发器1031包括：rs触发器，选用1片74ls279芯片；同步d触发器，选用1片74ls375芯片、边沿d触发器，选用2片74ls74芯片；边沿jk触发器，选用2片74ls112芯片。计数器1032包括：十进制计数器，选用2片74ls160芯片；4位二进制计数器，选用2片74ls161芯片；十六进制加减计数器，选用1片74ls191芯片。双向移位寄存器1033，选用2片74ls194芯片。利用时序逻辑模块学生可以验证课堂教学中所讲授的触发器和中规模时序逻辑电路的功能，完成课程实验，验证作业题，还能进行综合性时序逻辑应用电路设计。
本实施例的时序逻辑模块以下降沿触发jk触发器74ls112为例进行单元设计说明，如图4所示，图4的(e)为电路原理图，(f)为对应的pcb布线图。输入端p38-i1和p38-i2分别输入两组j、k信号和异步置“1”和清“0”信号。p38-i3和p38-i4分别为两个jk触发器的时钟输入端，短路块接通cp和clk1选择手动时钟clk1，短路块接通cp和clk555_1选择连续时钟clk555_1。clk1是由手动时钟产生单元1012产生的，clk555_1是由连续时钟产生单元1013产生的。两个jk触发器的输出q和q非，均连接2x3插排，分别是p38-o1，p38-o2和p38-o4，p38-o3。从pcb布线图中可以看到74ls112的各个引脚电路连线以及引脚名称，为电路连线提供了方便。
本实施例将以jk触发器实现流水灯实验来说明本发明的多功能学习板的应用。jk触发器实现流水灯是一个综合性实验项目，会使用到学习板上各个模块，学生做完设计后只需按照学习板上标识出的各芯片引脚名称进行电路连线就可进行实验验证，不需要更换芯片，也不需要连接其它的电路板，这也是本发明的学习板的优点所在。
流水灯由8个led组成，其工作状态始终是7个灯亮和1个灯暗，当时钟脉冲到来时暗灯会循环移动。流水灯对应8种状态，可采用3个jk触发器的输出接入3-8译码器的3个译码输入端，译码器的8个输出端连接8个led灯，就可实现暗灯循环移动。如果需要一个7个灯暗和1个灯亮，实现亮灯循环移动，只需在3-8译码器的8个输出端再接入8个非门，非门输出再驱动8个led灯即可。
采用同步时序设计的步骤为：(1)时钟方程为：cp0＝cp1＝cp2＝cp。(2)流水灯的状态图为：000→001→010→011→100→101→110→111→000。(3)将状态图转换为卡诺图，再从卡诺图中获得3个jk触发器次态卡诺图，然后化简得到各jk触发器次态方程为：q0*＝q0’，q1*＝q0q1’+q0’q1，q2*＝q1q0q2’+(q1q0)’q2。(4)将jk触发器次态方程与jk触发器特性方程相比较可得到各jk触发器驱动方程：j0＝k0＝1，j1＝k1＝q0，j2＝k2＝q1q0。(5)根据驱动方程画出需要实现的逻辑电路如图5所示。
在本发明的学习板上实现图5所示电路的过程就是将图5中的各个信号用杜邦线连接起来，然后通电实验，验证设计的正确性。jk触发器使用时序逻辑模块103中jk触发器，由于是3个jk触发器会使用到2片74ls112芯片，与门和译码器74ls138属于组合逻辑模块102，会使用到1片74hc21芯片和1片74ls138芯片，8个led来自输出模块的1041，时钟信号来自输入模块的101，手动时钟由手动时钟产生单元1012产生，用于电路调试，连续时钟由连续时钟产生单元1013产生，用于运行电路。参照图5给出电路连接步骤如下：
1)将时钟信号(clk1或clk555_1)连接到3个jk触发器的时钟端，调试时连接手动时钟clk1，运行时连接连续时钟clk555_1。
2)jk触发器ff0的j端和k端连接固定高电平。
3)jk触发器ff1的j端和k端连接jk触发器ff0的q0输出端。
4)jk触发器ff2的j端和k端连接两输入与门的输出端。
5)两输入与门的两个输入端分别连接jk触发器ff0的q0输出端和jk触发器ff1的q1输出端。
6)3_8译码器74ls138的a0端连接jk触发器ff0的q0输出端；a1端连接jk触发器ff1的q1输出端；a2端连接jk触发器ff2的q2输出端。stb端和stc端连接固定低电平，sta端连接固定高电平。输出端y0～y7分别连接输出模块103的8个led灯。图4中的74ls138中的a0，a1，a2和stb，stc，sta是分别对应图2中74ls138的a，b，c和g2a，g2b，g1的，这是由于3-8译码器各生产厂家定义的引脚名称不同所致。
电路连接好后，就可以验证实验结果，开始时将手动时钟clk1连接3个jk触发器时钟端，在每个时钟下降沿观察电路逻辑关系是否正确，手动时钟情况下验证正确后再将连续时钟clk555_1接入3个jk触发器时钟端，观察电路连续运行状态。
虽然结合附图描述了本发明的实施方式，但是本领域内熟练的技术人员可以在所附权利要求的范围内做出各种变形和修改应视为属于本发明保护范围。