GOA电路以及液晶显示面板的制作方法

本发明涉及显示器技术领域,尤其涉及一种goa电路，还涉及包含如上goa电路的液晶显示面板。

背景技术：

主动式液晶显示装置中，每个像素具有一个薄膜晶体管(tft)，其栅极(gate)连接至水平扫描线，漏极(drain)连接至垂直方向的数据线，源极(source)则连接至像素电极。在水平扫描线上施加足够的电压，会使得该条线上的所有tft打开，此时该水平扫描线上的像素电极会与垂直方向的数据线连接，从而将数据线上的显示信号电压写入像素，控制不同液晶的透光度进而达到控制色彩的效果。目前主动式液晶显示面板水平扫描线的驱动主要由面板外接的ic来完成，外接的ic可以控制各级水平扫描线的逐级充电和放电。而goa技术，即gatedriveronarray(阵列基板行驱动)技术，可以运用液晶显示面板的原有制程将水平扫描线的驱动电路制作在显示区周围的基板上，使之能替代外接ic来完成水平扫描线的驱动。goa技术能减少外接ic的绑定(bonding)工序，有机会提升产能并降低产品成本，而且可以使液晶显示面板更适合制作窄边框或无边框的显示产品。

现有的goa电路，通常包括级联的多级goa驱动单元，每一级goa驱动单元对应驱动一级水平扫描线。现有的goa驱动单元的主要结构包括上拉控制模块(pull-upcontrolpart)、上拉模块(pull-uppart)、级传模块(transferpart)、下拉模块(keypull-downpart)和下拉维持模块(pull-downholdingpart)，以及负责电位抬升的自举(boast)电容。以2个ck输入信号的goa电路为例，对于第n级goa单元，上拉控制模块负责控制上拉模块和级传模块的打开时间，一般根据前一级goa驱动单元传递过来的扫描驱动信号gn-1和级传信号stn-1，输出本级电路的栅极控制信号qn(通常称为q点)；上拉模块和级传模块由栅极控制信号qn控制，主要负责将本级时钟信号ck转换为本级电路的扫描驱动信号gn和级传信号stn，下拉模块负责在第一时间将栅极控制信号qn和扫描驱动信号gn拉低为低电位，即，在接收到后一级goa电路单元传递过来的高电平的扫描驱动信号gn+1时，第一时间将本级电路的栅极控制信号qn和扫描驱动信号gn拉低为低电位关闭扫描信号；下拉维持模块则负责将本级电路的栅极控制信号qn和扫描驱动信号gn维持(holding)在关闭状态(即低电平电位)；自举电容(cboast)则负责q点的二次抬升，这样有利于上拉模块能够稳定输出本级扫描驱动信号gn。

goa电路中，时钟信号ck是由外部的控制芯片提供的，通常是时序控制芯片(tcon)，时序控制芯片需要向goa电路中输入不同相位的时钟信号，以实现逐级输出扫描驱动信号。现有技术中，若是goa电路需要2个时钟信号，则时序控制芯片需要输出相位相反的两个时钟信号ck1和ck2到相邻的两级goa驱动单元；若是goa电路需要4个时钟信号，则时序控制芯片需要输出相位不同的4个时钟信号ck1～ck4到连续的四级goa驱动单元。随着液晶面板的尺寸越做越大，时钟信号的数量也越来越多，6ck、8ck时钟信号被越来越多的应用到液晶面板的电路结构中。goa电路中需要的时钟信号数量增多，导致提供时钟信号的时序控制芯片的设计难度和成本也随之升高。

因此，现有技术还有待于改进和发展。

技术实现要素：

鉴于现有技术的不足，本发明提供了一种goa电路，该goa电路可以使得由时序控制芯片提供的初始时钟信号的数量减少一半，由此降低时序控制芯片的设计难度和成本。

为了实现上述目的，本发明采用了如下的技术方案：

一种goa电路，包括级联设置的多级goa驱动单元和时钟信号连接线，所述时钟信号连接线将所述goa驱动单元连接至时序控制器，其中，所述goa电路包括i条时钟信号连接线，所述时序控制器向所述i条时钟信号连接线对应输入时钟信号ck1～cki，所述多级goa驱动单元按照级联的顺序依次被等分为若干组，每一组分别包括m级goa驱动单元；

其中，每一组goa驱动单元中，第1至第i级goa驱动单元分别一一对应地连接至所述i条时钟信号连接线以接收时钟信号ck1～cki，第i+1至第m级goa驱动单元通过i个反相器一一对应地连接至所述i条时钟信号连接线，所述i个反相器将从所述i条时钟信号连接线接收的时钟信号ck1～cki转换为反相时钟信号xck1～xcki输出至所述第i+1至第m级goa驱动单元；

其中，i为大于或等于1的整数，m＝2i。

优选地，所述i取值为1、2、3或4。

具体地，每一级goa驱动单元包括上拉控制模块、上拉模块、级传模块、自举电容、下拉模块以及下拉维持模块；其中，第n级goa驱动单元中：

所述上拉控制模块根据第n-i级goa驱动单元产生的扫描驱动信号和级传信号控制产生栅极控制信号；

所述上拉模块和所述级传模块分别由所述栅极控制信号控制，将接收到的对应本级的时钟信号转换为本级扫描驱动信号和级传信号输出；

所述自举电容连接在所述上拉控制模块的输出端和所述上拉模块的输出端之间，用于使所述上拉模块稳定输出本级扫描驱动信号；

所述下拉模块根据第n+i级goa驱动单元产生的扫描驱动信号控制将所述栅极控制信号和本级扫描驱动信号拉低至基准低电平信号；

所述下拉维持模块耦接于所述栅极控制信号和本级扫描驱动信号与基准低电平信号之间，用于将所述栅极控制信号和本级扫描驱动信号维持拉低至基准低电平信号；

其中，若第n级goa驱动单元对应为所述第1至第i级goa驱动单元的其中之一，则所述上拉模块和所述级传模块连接至所述时钟信号连接线以接收对应的时钟信号ck1～cki；若第n级goa驱动单元对应为所述第i+1至第m级goa驱动单元的其中之一，则所述上拉模块和所述级传模块连接至所述反相器是输出端以接收对应的反相时钟信号xck1～xcki；

其中，n为大于或等于1的整数。

具体地，所述上拉控制模块包括上拉控制晶体管，所述上拉控制晶体管的源极接收第n-i级goa驱动单元产生的扫描驱动信号，栅极接收第n-i级goa驱动单元产生的级传信号，漏极输出所述栅极控制信号。

具体地，所述上拉模块包括上拉晶体管，所述上拉晶体管的栅极连接至所述上拉控制模块的输出端，源极接收对应本级的时钟信号，漏极作为所述上拉模块的输出端输出本级扫描驱动信号。

具体地，所述级传模块包括级传晶体管，所述级传晶体管的栅极连接至所述上拉控制模块的输出端，源极接收对应本级的时钟信号，漏极作为所述级传模块的输出端输出本级级传信号。

具体地，所述下拉模块包括第一下拉晶体管和第二下拉晶体管，所述第一下拉晶体管的源极连接至本级扫描驱动信号，栅极接收第n+i级goa驱动单元产生的扫描驱动信号，漏极连接至基准低电平信号；所述第二下拉晶体管的源极连接至所述栅极控制信号，栅极接收第n+i级goa驱动单元产生的扫描驱动信号，漏极连接至基准低电平信号。

具体地，所述下拉维持模块包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管；所述第一晶体管的栅极和源极连接并接收基准高电平信号，漏极与所述第二晶体管的源极连接；所述第二晶体管的栅极连接至所述栅极控制信号，漏极连接至基准低电平信号；所述第三晶体管的源极与所述第一晶体管的源极连接，栅极与所述第一晶体管的漏极连接，漏极与所述第四晶体管的源极连接；所述第四晶体管的栅极连接至所述栅极控制信号，漏极连接至基准低电平信号；所述第五晶体管的源极连接至所述栅极控制信号，栅极与所述第三晶体管的漏极连接，漏极连接至基准低电平信号；所述第六晶体管的源极连接至本级扫描驱动信号，栅极与所述第三晶体管的漏极连接，漏极连接至基准低电平信号。

具体地，所述反相器为达灵顿结构反相器。

本发明的另一方面是提供一种液晶显示面板，其包括如上所述的goa电路。

本发明实施例中提供的goa电路，对于同一组中的m级goa驱动单元，其中一半(第1至第i级)连接到信号连接线一一对应地接收时钟信号ck1～cki，另一半(第i+1至第m级)通过反相器连接到信号连接线，一一对应地接收反相时钟信号xck1～xcki，由此，在goa电路需要的时钟信号的数量m一定时，可以将由时序控制芯片提供的初始时钟信号的数量(i，i＝m/2)减少一半，从而降低了时序控制芯片的设计难度和成本。

附图说明

图1是本发明实施例提供的液晶显示面板的结构示意图；

图2是本发明实施例提供的goa电路的结构示意图；

图3是本发明实施例中每一组goa驱动单元接收的时钟信号的时序图；

图4是本发明实施例中每一级goa驱动单元的结构示意图；

图5是本发明实施例中每一级goa驱动单元的电路图；

图6是本发明实施例中的反相器的电路图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面结合附图对本发明的具体实施方式进行详细说明。这些优选实施方式的示例在附图中进行了例示。附图中所示和根据附图描述的本发明的实施方式仅仅是示例性的，并且本发明并不限于这些实施方式。

在此，还需要说明的是，为了避免因不必要的细节而模糊了本发明，在附图中仅仅示出了与根据本发明的方案密切相关的结构和/或处理步骤，而省略了与本发明关系不大的其他细节。

本实施例提供了一种液晶显示装置，如图1所示，所述液晶显示面板包括显示区域200以及集成设置在显示区域200边缘上的goa电路100，所述goa电路100包括级联设置的多级goa驱动单元1，按照第n级goa驱动单元1控制对显示区域200第n级水平扫描线提供扫描驱动信号，其中，n为大于或等于1的整数。

通常地，所述液晶显示面板包括相对设置的薄膜晶体管阵列基板和彩色滤光基板，还包括设置在所述薄膜晶体管阵列基板和彩色滤光基板的液晶层。其中所述goa电路100是设置在所述薄膜晶体管阵列基板上。

在本实施例中，为了使得由时序控制芯片提供的初始时钟信号的数量得到减少以降低其设计难度和成本，提供了一种新型结构的goa电路100，其包括级联设置的多级goa驱动单元和时钟信号连接线，所述时钟信号连接线将所述goa驱动单元连接至时序控制器。其中，所述goa电路包括i条时钟信号连接线，所述时序控制器向所述i条时钟信号连接线对应输入时钟信号ck1～cki；其中，i为大于或等于1的整数。

其中，所述多级goa驱动单元按照级联的顺序依次被等分为若干组，每一组分别包括m级goa驱动单元。例如，goa电路100包括级联的n级goa驱动单元，依次等分为j组，每组包括m级goa驱动单元，则n＝j×m，其中，n、j和m均为正整数，并且m＝2i。需要说明的是，以上所述按照级联的顺序依次等分为若干组具体是：对于总共n级goa驱动单元，第1组为包括第1级至第m级总共m级goa驱动单元，第2组为包括第m+1级至第2m级总共m级goa驱动单元，依次类推，第j组为包括第n-m级至第n级总共m级goa驱动单元。

其中，在每一组的总共m级goa驱动单元中，总共需要m个相位不同的时钟信号。具体地，第1至第i级goa驱动单元分别一一对应地连接至所述i条时钟信号连接线以接收时钟信号ck1～cki，第i+1至第m级goa驱动单元通过i个反相器一一对应地连接至所述i条时钟信号连接线，所述i个反相器将从所述i条时钟信号连接线接收的时钟信号ck1～cki转换为反相时钟信号xck1～xcki输出至所述第i+1至第m级goa驱动单元。

基于以上思路提供的goa电路100，对于同一组中的m级goa驱动单元，其中一半(第1至第i级)连接到信号连接线一一对应地接收时钟信号ck1～cki，另一半(第i+1至第m级)通过反相器连接到信号连接线，一一对应地接收反相时钟信号xck1～xcki，由此，在goa电路需要的时钟信号的数量m一定时，可以将由时序控制芯片提供的初始时钟信号的数量(i，i＝m/2)减少一半，从而降低了时序控制芯片的设计难度和成本。

例如，对于目前常见2ck、4ck、6ck以及8ck的goa电路，即m分别对应2、4、6和8，现有技术中需要时序控制芯片直接提供2、4、6和8个相位不同的初始时钟信号。而本发明中，由时序控制芯片提供的初始时钟信号的数量i分别是1、2、3和4，即，由时序控制芯片提供的初始时钟信号的数量减少了一半。

下面以4ck的goa电路为例对本发明进行详细地说明，即以上所述的，goa电路100中，m＝4，i＝2。

如图2所示，所述goa电路100包括级联设置的多级goa驱动单元1和2条时钟信号连接线l1、l2，所述时钟信号连接线l1、l2将所述goa驱动单元连接至时序控制器2。所述时序控制器2向所述2条时钟信号连接线对应输入时钟信号ck1和ck2。

对于每一组的总共4级goa驱动单元1，如图2中示例性输出其中的第j组，其中包括依次级联的4级goa驱动单元goaj1、goaj2、goaj3、和goaj4，其中，j＝1、2、3、…、j。

如图2所示，在第j组goa驱动单元中，第1级goa驱动单元goaj1连接至时钟信号连接线l1以接收时钟信号ck1，第2级驱动单元goaj2连接至时钟信号连接线l2以接收时钟信号ck2，第3级goa驱动单元goaj3通过一个反相器3a连接至时钟信号连接线l1，第4级goa驱动单元goaj4通过另一个反相器3b连接至时钟信号连接线l2，从时钟信号连接线l1输入到反相器3a的时钟信号ck1，被反相器3a转换为反相时钟信号xck1输入到第3级goa驱动单元goaj3，类似地，从时钟信号连接线l2输入到反相器3b的时钟信号ck2，被反相器3b转换为反相时钟信号xck2输入到第4级goa驱动单元goaj4。由此，由时序控制芯片2提供的初始时钟信号ck1和ck2最终形成ck1、ck2、xck1和xck2总共4个时钟信号驱动每一组goa驱动单元，时钟信号ck1、ck2、xck1和xck2的时序图如图3所示。

图4是本实施例中每一级goa驱动单元1的结构示意图，如图4所示，第n级goa驱动单元1包括上拉控制模块10、上拉模块20、级传模块30、自举电容cb、下拉模块40以及下拉维持模块50。

其中，所述上拉控制模块10根据第n-2级goa驱动单元产生的扫描驱动信号gn-2和级传信号stn-2控制产生栅极控制信号qn。所述上拉模块20和所述级传模块30分别由所述栅极控制信号qn控制，将接收到的对应本级的时钟信号ck/xck转换为本级扫描驱动信号gn和级传信号stn输出。所述自举电容cb连接在所述上拉控制模块10的输出端和所述上拉模块20的输出端之间，用于使所述上拉模块20稳定输出本级扫描驱动信号gn。所述下拉模块40根据第n+2级goa驱动单元产生的扫描驱动信号gn+2控制将所述栅极控制信号qn和本级扫描驱动信号gn拉低至基准低电平信号vss。所述下拉维持模块50耦接于所述栅极控制信号qn和本级扫描驱动信号gn与基准低电平信号vss之间，用于将所述栅极控制信号qn和本级扫描驱动信号gn维持拉低至基准低电平信号vss。

其中，若第n级goa驱动单元对应为第j组goa驱动单元中的所述第1至第i级goa驱动单元的其中之一，则所述上拉模块20和所述级传模块30连接至所述时钟信号连接线以接收对应的时钟信号ck；若第n级goa驱动单元对应为第j组goa驱动单元中的所述第i+1至第m级goa驱动单元的其中之一，则所述上拉模块20和所述级传模块30连接至所述反相器3a、3b的输出端以接收对应的反相时钟信号xck.。

具体地，如图5所示，所述上拉控制模块10包括上拉控制晶体管t11，所述上拉控制晶体管t11的源极接收第n-2级goa驱动单元产生的扫描驱动信号gn-2，栅极接收第n-2级goa驱动单元产生的级传信号stn-2，漏极输出所述栅极控制信号qn。

具体地，如图5所示，所述上拉模块20包括上拉晶体管t21，所述上拉晶体管t21的栅极连接至所述上拉控制模块10的输出端以接收所述栅极控制信号qn，源极接收对应本级的时钟信号ck/xck，漏极作为所述上拉模块20的输出端输出本级扫描驱动信号gn。

具体地，如图5所示，所述级传模块30包括级传晶体管t22，所述级传晶体管t22的栅极连接至所述上拉控制模块10的输出端以接收所述栅极控制信号qn，源极接收对应本级的时钟信号ck/xck，漏极作为所述级传模块30的输出端输出本级级传信号stn。

具体地，如图5所示，所述自举电容cb连接在所述上拉控制模块10的输出端和所述上拉模块20的输出端之间。

具体地，如图5所示，所述下拉模块40包括第一下拉晶体管t31和第二下拉晶体管t41，所述第一下拉晶体管t31的源极连接至本级扫描驱动信号gn，栅极接收第n+2级goa驱动单元产生的扫描驱动信号gn+2，漏极连接至基准低电平信号vss。所述第二下拉晶体管t41的源极连接至所述栅极控制信号qn，栅极接收第n+2级goa驱动单元产生的扫描驱动信号gn+2，漏极连接至基准低电平信号vss。

具体地，如图5所示，所述下拉维持模块50包括第一晶体管t51、第二晶体管t52、第三晶体管t53、第四晶体管t54、第五晶体管t42、第六晶体管t32。所述第一晶体管t51的栅极和源极连接并接收基准高电平信号lc，漏极与所述第二晶体管t52的源极连接。所述第二晶体管t52的栅极连接至所述栅极控制信号qn，漏极连接至基准低电平信号vss。所述第三晶体管t53的源极与所述第一晶体管t51的源极连接并接收基准高电平信号lc，栅极与所述第一晶体管t51的漏极连接，漏极与所述第四晶体管t54的源极连接。所述第四晶体管t54的栅极连接至所述栅极控制信号qn，漏极连接至基准低电平信号vss。所述第五晶体管t42的源极连接至所述栅极控制信号qn，栅极与所述第三晶体管t53的漏极连接，漏极连接至基准低电平信号vss。所述第六晶体管t32的源极连接至本级扫描驱动信号gn，栅极与所述第三晶体管t53的漏极连接，漏极连接至基准低电平信号vss。

具体地，所述反相器3a、3b为达灵顿结构反相器。如图6所示，所述反相器3a、3b包括晶体管t61、晶体管t62、晶体管t63和晶体管t64。所述晶体管t61的栅极和源极连接并接收基准高电平信号lc，漏极与所述晶体管t62的源极连接。所述晶体管t62的栅极作为所述反相器3a、3b的输入端接收从时钟信号连接线输入的时钟信号ck，漏极连接至基准低电平信号vss。所述晶体管t63的源极与所述晶体管t61的源极连接并接收基准高电平信号lc，栅极与所述晶体管t61的漏极连接，漏极与所述晶体管t64的源极连接，并且所述晶体管t63的漏极作为所述反相器3a、3b的输出端输出反相时钟信号xck。所述晶体管t64的栅极接收从时钟信号连接线输入的时钟信号ck，漏极连接至基准低电平信号vss。参阅图6，所述反相器3a、3b中，lc为高电平信号，当输入端的时钟信号ck为高电平时，输出端输出的时钟信号xck为低电平；当输入端的时钟信号ck为低电平时，输出端输出的时钟信号xck为高电平。

综上所述，如上实施例提供的goa电路以及相应的液晶显示面板，通过在部分级goa驱动单元之前设置反相器，将时序控制芯片提供的初始时钟信号转换为反相时钟信号输入到相应级的goa驱动单元，由此，在goa电路需要的时钟信号的数量m一定时，可以将由时序控制芯片提供的初始时钟信号的数量(i，i＝m/2)减少一半，从而降低了时序控制芯片的设计难度和成本。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

以上所述仅是本申请的具体实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本申请的保护范围。