本实用新型涉及LED显示控制卡的硬件架构，尤其是涉及一种应用IEEE 802.3BP技术的LED显示屏控制组件。
背景技术：
在实际大型LED显示系统中，由于LED显示屏分辨率高，数据刷新频率高，需要传输的数据量巨大，在传统的用于控制LED显示的接收卡中的数据传输方案中，主要利用1000M PHY层芯片及IEEE 802.3ab(10BASE-T，100BASE-TX，1000BASE-T)及Ethernet II。该方案存在如下问题：以太网传输带宽最高1000Mbps 的问题；需要4对双绞线，制线成本高，连接点可靠性低，特别是应用于高可靠户外通讯的防水连接器。传统的GIGAPHY层芯片无法解决后端产品在高可靠性传输的物理连接层需要。
技术实现要素：
本实用新型的目的就是为了克服上述现有技术存在的缺陷而提供一种应用 IEEE 802.3BP技术的LED显示屏控制组件。
本实用新型的目的可以通过以下技术方案来实现：
一种应用IEEE 802.3BP技术的LED显示屏控制组件，包括相互连接的发送卡和接收卡，所述的发送卡和接收卡的FPGA芯片上分别载有支持IEEE 802.3BP标准的PHY芯片，发送卡的PHY芯片和接收卡的PHY芯片通过两对双绞线连接。
所述的接收卡为串联级联结构，相邻接收卡的PHY芯片通过两对双绞线连接。
所述的发送卡的FPGA芯片通过RGMII接口或SGMII接口与PHY芯片连接。
所述的接收卡的FPGA芯片通过RGMII接口或SGMII接口与PHY芯片连接。
所述的发送卡的FPGA芯片设有用于与外部连接的DVI图像信号接口和COM 命令信号接口。
所述的PHY芯片为88Q2110芯片或88Q2112芯片。
与现有技术相比，本实用新型具有以下优点：
(1)应用IEEE 802.3BP)技术作为发送端与接收端的PHY层通信，替换原有的IEEE 802.3ab及Ethernet II，发送卡的PHY层与接收卡的PHY层之间通讯只采用两对双绞线即可，传输速率可达1000Mbps，全双工传输状态下连接PHY层介质变为两对双绞线介质，大大减少传输线线组，同时解决连接线与接插件成本高的问题，利于信号与电源混合制线，提高后端产品竞争力。
(2)接收卡为串联级联结构，相邻接收卡的PHY芯片通过两对双绞线连接，连接线成本低、精简可靠。
附图说明
图1为本实施例控制组件的结构示意图；
图2为本实施例发送卡的结构示意图；
图3为本实施例接收卡的结构示意图。
具体实施方式
下面结合附图和具体实施例对本实用新型进行详细说明。本实施例以本实用新型技术方案为前提进行实施，给出了详细的实施方式和具体的操作过程，但本实用新型的保护范围不限于下述的实施例。
实施例
本实施例应用IEEE 802.3BP(1000BASE-T1PHY)技术作为发送卡1与接收卡2 的PHY层通信，替换原有的IEEE 802.3ab(10BASE-T，100BASE-TX，1000BASE-T) 及Ethernet II；本实施例FPGA芯片4与PHY芯片3两种连接方式：
1、RGMII接口，RGMII方式时钟频率为ddr125MHz，传输速率为1Gbps。
2、SGMII接口，FPGA与PHY层的通信分别为收发两对差分线；时钟频率为 1.25GHz，传输速率为1Gbps；
发送卡1的PHY芯片3与接收卡2的PHY层之间通讯、以及接收卡2级连的 PHY芯片3之间通讯只采用两对双绞线即可。
如图1所示，发送卡1板载支持IEEE 802.3BP标准的PHY芯片3(例如： 88Q2110/88Q2112)，发送卡1与接收卡2通讯采用两对双绞线通讯，接收卡2之间级联也使用两对双绞线。发送卡1与接收卡2数据传输速率可达1000Mbps，接收卡2与接收卡2之间数据传输速率可达1000Mbps。
如图2所示，发送卡1的FPGA芯片4与PHY芯片3之间通过SGMII或者 RGMII接口相连，全双工；PHY芯片3通过两对双绞线与外部网路连接，通讯协议为IEEE 802.3BP；FPGA芯片4接收外部DVI、COM信号。
如图3所示，接收卡2的FPGA芯片4与PHY芯片3之间通过SGMII或者 RGMII接口相连，全双工；PHY芯片3通过两对双绞线与外部网路连接，通讯协议为IEEE 802.3BP。