显示面板和像素电路的制作方法

本揭示文件有关一种显示面板和像素电路，尤指一种具有串联电容结构的液晶像素电路。

背景技术：

扭曲向列型(twistednematic，简称tn)液晶显示器、面内转向(in-planeswitchin，简称ips)液晶显示器以及垂直配向(verticalalignment，简称va)液晶显示器的像素电路中，储存电容和液晶电容通常耦接于不同的电极。因此，当数据信号传输至像素电路内部，且耦接于储存电容的电极同时提供交流电压至储存电容时，耦接于液晶电容的电极能够提供直流电压以稳定液晶电容两端的电压差。

然而，对于边缘电场切换(fringe-fieldswitching，简称ffs)液晶显示器的像素电路而言，储存电容和液晶电容是耦接于相同的电极。当数据信号以及交流电压同时分别传输至液晶电容的两端时，数据信号和交流电压会因为电容耦合效应而互相干扰。因此，液晶电容两端之间的电压差便无法精确地控制于预期的数值。

技术实现要素：

本揭示文件提供一种显示面板。显示面板包含多个像素电路，且每个像素电路包含第一开关、储存电路、第二开关以及液晶电容。第一开关包含第一端、第二端和控制端，其中第一开关的第一端用于接收数据信号，第一开关的第二端耦接于第一节点。储存电路耦接于第一节点，且用于接收共同电压。第二开关包含第一端、第二端和控制端，其中第二开关的第一端耦接于储存电路，第二开关的第二端用于接收极性控制信号。液晶电容耦接于第一节点与储存电路之间。当第一开关导通时，第二开关会导通，或者当第二开关导通时，第一开关会导通。像素矩阵包含多行和多列的像素电路，多行像素电路的其中一行包含第一像素电路和第二像素电路，第一像素电路和第二像素电路分别位于多列像素电路的相邻两列，第一像素电路接收到的第一极性控制信号以及第二像素电路接收到的第二极性控制信号具有彼此相反的电压极性。

本揭示文件提供一种像素电路。像素电路包含第一开关、储存电路、第二开关以及液晶电容。第一开关包含第一端、第二端和控制端，其中第一开关的第一端用于接收一数据信号，第一开关的第二端耦接于第一节点。储存电路耦接于第一节点，且用于接收共同电压。第二开关包含第一端、第二端和控制端，其中第二开关的第一端耦接于储存电路，且第二开关的第二端用于接收极性控制信号。液晶电容耦接于第一节点和储存电路之间。当第一开关导通时，第二开关会导通，或者当第二开关导通时，第一开关会导通。

应理解的是，前述的概括性描述和以下的详细描述只是示范性的实施例，其目的是用于为请求项所描述的发明内容提供进一步的解释。

附图说明

为让揭示文件的上述和其他目的、特征、优点与实施例能更明显易懂，所附图式的说明如下：

图1为依据本揭示文件一实施例的显示面板简化后的功能方块图。

图2为依据本揭示文件一实施例的电极矩阵简化后的示意图。

图3为依据本揭示文件一实施例的像素电路简化后的示意图。

图4为依据本揭示文件一实施例的第一控制信号、数据信号和极性控制信号简化后的波型示意图。

图5为依据本揭示文件一实施例的多个第一控制信号、多个数据信号、多个极性控制信号以及共同电压简化后的于一帧画面期间的波形示意图。

图6为依据本揭示文件另一实施例的多个第一控制信号、多个数据信号、多个极性控制信号以及共同电压简化后的于一帧画面期间的波形示意图。

图7为依据本揭示文件另一实施例的像素电路简化后的示意图。

图8为依据本揭示文件一实施例的边缘电场切换液晶单元简化后的剖面图。

其中，附图标记：

100：显示面板c2：第二电容

110、110a：像素电路clc：液晶电容

120：栅极驱动器cst：储存电路

130：源极驱动器n1：第一节点

200：电极矩阵n2：第二节点

210：电极vcom：共同电压

sc1-1～sc1-n：第一控制信号p-1～p-n：子时段

sc2：第二控制信号810：平坦保护层

sda-1～sda-n：数据信号820：彩色滤光片层

sbo-1～sbo-n：极性控制信号830：液晶层

gl-1～gl-n：栅极驱动线840：薄膜晶体管层

sl-1～sl-n：源极驱动线842：第一氧化铟锡层

r-1～r-n：电极矩阵的多行844：第二氧化铟锡层

c-1～c-n：电极矩阵的多列846：保护层

t1：第一开关848：金属层

t2：第二开关850：屏蔽层

c1：第一电容

具体实施方式

以下将配合相关图式来说明本揭示文件的实施例。在图式中，相同的标号表示相同或类似的元件或方法流程。

图1为依据本揭示文件一实施例的显示面板100简化后的功能方块图。显示面板100包含多个像素电路110、栅极驱动器120、源极驱动器130、多个栅极驱动线gl-1～gl-n以及多个源极驱动线sl-1～sl-n。多个像素电路110用于设置成像素矩阵pa，其中像素矩阵pa包含多行与多列的像素电路110。为使图面简洁而易于说明，显示面板100中的其他元件与连接关系并未绘示于图1中。

栅极驱动线gl-1～gl-n分别用于对应地提供第一控制信号sc1-1～sc1-n的其中一者至像素矩阵pa。源极驱动线sl-1～sl-n分别用于对应地提供数据信号sda-1～sda-n的其中一者至像素矩阵pa。

本案说明书和图式中使用的元件编号和信号编号中的索引1～n，只是为了方便指称个别的元件和信号，并非有意将前述元件和信号的数量局限在特定数目。在本案说明书和图式中，若使用某一元件编号或信号编号时没有指明该元件编号或信号编号的索引，则代表该元件编号或信号编号是指称所属元件群组或信号群组中不特定的任一元件或信号。例如，元件编号gl-1指称的对象是栅极信号线gl-1，而元件编号gl指称的对象则是栅极信号线gl-1～gl-n中不特定的任意栅极信号线gl。又例如，信号编号sc1-1指称的对象是第一控制信号sc1-1，而信号编号sc1指称的对象则是第一控制信号sc1-1～sc1-n中不特定的任意第一控制信号sc1。

对像素矩阵pa的任意一行的像素电路110而言，该任意一行的像素电路110会相邻于两条栅极驱动线gl。于该任意一行的像素电路110中，耦接于编号为奇数的源极驱动线sl(例如，源极驱动线sl-1和sl-3等等)的部分像素电路110，会耦接于前述两条栅极驱动线gl的其中一者。另一方面，耦接于编号为偶数的源极驱动线sl(例如，源极驱动线sl-2和sl-4等等)的另一部分像素电路110，会耦接于前述两条栅极驱动线gl的另一者。

以位于栅极驱动线gl-1和gl-2之间的一行像素电路110为例，耦接于编号为奇数的源极驱动线sl(例如，源极驱动线sl-1和sl-3等等)的部分像素电路110，会耦接于栅极驱动线gl-1。另一方面，耦接于编号为偶数的源极驱动线sl(例如，源极驱动线sl-2和sl-4等等)的另一部分像素电路110，会耦接于栅极驱动线gl-2。

另外，以位于栅极驱动线gl-2和gl-3之间的一行像素电路110为例，耦接于编号为奇数的源极驱动线sl(例如，源极驱动线sl-3和sl-5等等)的部分像素电路110，会耦接于栅极驱动线gl-2。另一方面，耦接于编号为偶数的源极驱动线sl(例如，源极驱动线sl-2和sl-4等等)的另一部分像素电路110，会耦接于栅极驱动线gl-3。

请参照图2，显示面板100另包含电极矩阵200。电极矩阵200用于提供多个极性控制信号sbo-1～sbo-n至像素电路110，其中极性控制信号sbo-1～sbo-n用于与数据信号sda-1～sda-n互相配合以驱动液晶进行极性反转。另外，电极矩阵200包含多行r-1～r-n以及多列c-1～c-n的电极210。

针对列c-1的电极210而言，位于编号为奇数的行r(例如，行r-1和r-3等等)上的部分电极，会彼此耦接且用于提供极性控制信号sbo-1。

针对列c-1和c-2的电极210而言，位于列c-1与编号为偶数的行r(例如，行r-2和r-4等等)的交叉点上的部分电极210，会耦接于位于列c-2与编号为奇数的行r(例如，行r-1和r-3等等)的交叉点上的另一部分电极210。并且，位于列c-1与编号为偶数的行r的交叉点上的部分电极210，以及位于列c-2与编号为奇数的行r的交叉点上的另一部分电极210，都用于提供极性控制信号sbo-2。

针对列c-2和c-3的电极210而言，位于列c-2与编号为偶数的行r(例如，行r-2和r-4等等)的交叉点上的部分电极210，会耦接于位于列c-3与编号为奇数的行r(例如，行r-1和r-3等等)的交叉点上的另一部分电极210。并且，位于列c-2与编号为偶数的行r的交叉点上的部分电极210，以及位于列c-3与编号为奇数的行r的交叉点上的另一部分电极210，都用于提供极性控制信号sbo-3。电极矩阵200中其余电极210的连接方式依此类推，为简洁起见，在此不重复赘述。

电极矩阵200还包含多个像素区域220，其中每个像素区域220代表可用于设置一个像素电路110和一个对应的电极210于其中的区域。亦即，每个像素区域220会包含一组互相耦接的电极210和像素电路110。

如图2所示，每个电极210具有多个相邻电极210。若某一电极210与相邻电极210位于同一行或同一列，则该某一电极210的电压极性会相反于相邻电极210的电压极性。若某一电极210与相邻电极210位于不同行且不同列，则该某一电极210的电压极性会相同于相邻电极210的电压极性。

以位于行r-2与列c-2的交叉点的电极210为例(为方便说明，下文简称为目标电极)，目标电极具有八个相邻电极210。在该八个相邻电极210中，位于行r-2的两个相邻电极210以及位于列c-2的两个相邻电极210，会具有与目标电极相同的电压极性。其余四个分别位于行r-1与列c-1的交叉点、行r-1与列c-3的交叉点、行r-3与列c-1的交叉点以及行r-3与列c-3的交叉点的相邻电极210，则具有与目标电极不同的电压极性。

因此，于像素矩阵pa的任一行像素电路110之中，分别位于相邻两列的两个像素电路110，会接收到电压极性相反的极性控制信号sbo。亦即，像素矩阵pa可用点反转的方式驱动。

图3为依据本揭示文件一实施例的像素电路110简化后的示意图。像素电路110包含第一开关t1、第二开关t2、储存电路cst以及液晶电容clc。

第一开关t1包含第一端、第二端和控制端。第一开关t1的第一端用于接收数据信号sda。第一开关t1的第二端耦接于第一节点n1。

储存电路cst耦接于第一节点n1，且用于接收共同电压vcom。液晶电容clc耦接于第一节点n1和储存电路cst之间。

第二开关t2包含第一端、第二端和控制端。第二开关t2的第一端耦接于储存电路cst。第二开关t2的第二端用于接收极性控制信号sbo。当第一开关t1和第二开关t2的其中一者导通时，第一开关t1和第二开关t2其中的另一者也会导通，以传送数据信号sda与极性控制信号sbo至储存电路cst以及液晶电容clc。

具体而言，储存电路cst包含第一电容c1和第二电容c2。第一电容c1包含第一端和第二端。第一电容c1的第一端耦接于第一节点n1。第一电容c1的第二端耦接于第二节点n2。第二电容c2包含第一端和第二端。第二电容c2的第一端耦接于第二节点n2。第二电容c2的第二端用于接收共同电压vcom。

值得一提的是，液晶电容clc耦接于第一节点n1和第二节点n2之间。

在本实施例中，第一开关t1的控制端与第二开关t2的控制端互相耦接，且皆用于接收第一控制信号sc1。因此，第一开关t1和第二开关t2可同时导通或关断。

实作上，第一开关t1和第二开关t2可以用n型薄膜晶体管(thin-filmtransistor)来实现，或是用其他合适种类的n型晶体管来实现。

以下将以图3配合图4来进一步说明像素电路110的运作。如图4所示，于写入期间，第一控制信号sc1处于致能电平(例如，高电压电平)，使得第一开关t1和第二开关t2都处于导通状态。在此情况下，数据信号sda会经由第一开关t1被传输至第一节点n1，且极性控制信号sbo会通过第二开关t2传输至第二节点n2。

接着，于发光期间，第一控制信号sc1会处于禁能电平(例如，低电压电平)，使得第一开关t1和第二开关t2都处于关断状态。

在本实施例中，极性控制信号sbo的相位与数据信号sda的相位会彼此相反。并且，极性控制信号sbo的大小的绝对值，会相同于数据信号sda的大小的绝对值。

举例来说，在第一帧画面的写入期间，当数据信号sda的电压电平为4v时，极性控制信号sbo会具有-4v的电压电平。因此，液晶电容clc的两端之间会具有正电压差(例如，8v)。在第一帧画面之后的第二帧画面的写入期间，当数据信号sda的电压电平为-2.2v时，极性控制信号sbo会具有2.2v的电压电平。因此，液晶电容clc的两端之间会具有负电压差(例如，-4.4v)。藉由前述运作，便可以实现液晶的极性反转。

在某些实施例中，第一开关t1和第二开关t2是用p型晶体管来实现。在此情况下，第一控制信号sc1的致能电平为低电压电平，而第一控制信号sc1的禁能电平为高电压电平。

图5为依据本揭示文件一实施例的多个第一控制信号sc1-1～sc1-n、多个数据信号sda-1～sda-n、多个极性控制信号sbo-1～sbo-n以及共同电压vcom简化后的于一帧画面期间的波形示意图。如图5所示，一帧画面可细分为n个子时段p-1～p-n，其中n为正整数且等于栅极驱动线gl-1～gl-n的总数。于子时段p-1～p-n之中，第一控制信号sc1-1～sc1-n会依序自禁能电平切换至致能电平。

例如，于子时段p-1，第一控制信号sc1-1处于致能电平，而其他的第一控制信号sc1-2～sc1-n则处于禁能电平。于子时段p-1，第一控制信号sc1-2处于致能电平，而其他的第一控制信号sc1-1和sc1-3～sc1-n则处于禁能电平。于子时段p-3，第一控制信号sc1-3处于致能电平，而其他的第一控制信号sc1-1、sc1-2和sc1-4～sc1-n则处于禁能电平，依此类推。

每当子时段p-1～p-n的其中一者开始时，数据信号sda与极性控制信号sbo会改变电压电平，而共同电压vcom则会维持于固定电压电平。亦即，在每一帧画面中，数据信号sda与极性控制信号sbo的电压电平会改变n次。

在另外一些实施例中，如图6所示，极性控制信号sbo会于多个预设电压电平之间切换。亦即，极性控制信号sbo的大小的绝对值，可以不同于数据信号sda的大小的绝对值。

图7为依据本揭示文件另一实施例的像素电路110a简化后的示意图。像素电路110a相似于像素电路110，差异在于第一开关t1的控制端以及第二开关t2的控制端没有互相耦接。第一开关t1的控制端用于接收第一控制信号sc1，而第二开关t2的控制端则用于接收第二控制信号sc2，其中第二控制信号sc2是由栅极驱动器120所提供。因此，第一开关t1和第二开关t2可以同时切换，也可以不同时切换。

例如，在某些实施例中，第一控制信号sc1会先自禁能电平切换至致能电平，然后第二控制信号sc2才自禁能电平切换至致能电平。因此，第一开关t1会先被导通，然后第二开关t2才接着导通。

又例如，在另外一些实施例中，第二控制信号sc2会先自禁能电平切换至致能电平，然后第一控制信号sc1才自禁能电平切换至致能电平。因此，第二开关t2会先被导通，然后第一开关t1才接着导通。

前述像素电路110的其余连接方式、元件、实施方式以及优点，皆适用于像素电路110a，为简洁起见，在此不重复赘述。

在某些实施例中，显示面板100包含多个边缘电场切换液晶单元(fringe-fieldswitchingcrystalcell，未绘示于图1)。如图8所示，每个边缘电场切换液晶单元包含平坦保护层(overcoating，简称oc)810、彩色滤光片层820、液晶层830、薄膜晶体管层840以及屏蔽层850。为使图面简洁而易于说明，边缘电场切换液晶单元的其他元件并未绘示于图8中。

薄膜晶体管层840包含第一氧化铟锡(firstindiumtinoxide，简称ito)层842、第二氧化铟锡层844、保护层(passivationlayer)846、金属层848、第一开关t1以及第二开关t2。第一氧化铟锡层842耦接于第一开关t1的第一端，且用于传输数据信号sda至第一开关t1。金属层848通过第二氧化铟锡层844耦接于第二开关t2的第二端，且用于通过第二氧化铟锡层844传输极性控制信号sbo至第二开关t2。

边缘电场切换液晶单元的第一开关t1和第二开关t2，分别对应于像素电路110或110a的第一开关t1和第二开关t2。亦即，像素电路110或110a构成边缘电场切换液晶单元的一部份。

综上所述，当数据信号sda和极性控制信号sbo都传输至像素电路110或110a内部时，共同电压vcom以及第二电容c2能共同使第二节点n2的电压维持稳定。因此，液晶电容clc两端之间的电压差便能被准确地控制于预期的数值。

在说明书及申请专利范围中使用了某些词汇来指称特定的元件。然而，所属技术领域中具有通常知识者应可理解，同样的元件可能会用不同的名词来称呼。说明书及申请专利范围并不以名称的差异做为区分元件的方式，而是以元件在功能上的差异来做为区分的基准。在说明书及申请专利范围所提及的“包含”为开放式的用语，故应解释成“包含但不限定于”。另外，“耦接”在此包含任何直接及间接的连接手段。因此，若文中描述第一元件耦接于第二元件，则代表第一元件可通过电性连接或无线传输、光学传输等信号连接方式而直接地连接于第二元件，或者通过其他元件或连接手段间接地电性或信号连接至该第二元件。

另外，除非说明书中特别指明，否则任何单数格的用语都同时包含复数格的涵义。

以上仅为本揭示文件的较佳实施例，凡依本揭示文件请求项所做的均等变化与修饰，皆应属本揭示文件的涵盖范围。