一种GOA电路及GOA驱动显示装置的制作方法

本发明涉及显示技术领域，尤其是涉及一种能够在保证goa电路性能的同时减少ic的使用量的goa电路及goa驱动显示装置。

背景技术：

随着光电与半导体技术的发展，液晶显示器(liquidcrystaldisplay，lcd)也得到了蓬勃发展，被广泛应用于人们的生活和工作中。在诸多液晶显示器中，薄膜晶体管液晶显示器(thinfilmtransistorliquidcrystaldisplay，以下简称tft-lcd)具有高空间利用效率、低消耗功率、无辐射以及低电磁干扰等优越特性，近来已成为市场的主流。

阵列基板行驱动(gatedriveronarray，以下简称goa)技术，是利用现有tft-lcd阵列制程，将栅极芯片(gateic)的驱动功能集成到阵列(array)基板上，实现对栅极逐行扫描的驱动方式的一项技术。

如何能够在保证goa电路性能的同时，减少栅极芯片的使用量，对实现显示器窄边框(narrowborder)的效果并降低生产成本有很大意义。

技术实现要素：

本发明的目的在于，提供一种goa电路及goa驱动显示装置，能够在保证goa电路性能的同时，减少栅极芯片的使用量，实现显示装置窄边框的效果并降低生产成本。

为实现上述目的，本发明提供了一种应用于显示装置的goa电路，包括级联的多个goa单元，其中第n级goa单元对第n级水平扫描线的充电进行控制；所述第n级goa单元包括输入模块、锁存模块、放大输出模块以及反馈模块；所述输入模块，电连接第n-1级goa单元的第一输出端、第n+2级goa单元的第一输出端、公共接地电压总线以及所述第n级goa单元的第一节点和第二节点，用于拉高或拉低所述第一节点的信号；所述锁存模块，电连接所述第一节点、所述第二节点、所述公共接地电压总线、第二时钟信号总线和所述第n级goa单元的第一输出端与第二输出端，用于维持所述第一节点的高电位，以及拉低所述第二节点的电位；所述放大输出模块，电连接所述第一节点、第一时钟信号总线和所述第n级goa单元的第一输出端与第二输出端，用于对所述第n级goa单元的级传信号进行放大并输出；所述反馈模块，电连接所述第一节点、所述第二节点、所述公共接地电压总线、第一反馈信号总线和第二反馈信号总线，用于根据第一反馈信号和第二反馈信号的交替控制拉低所述第一节点的电位。

为实现上述目的，本发明提供了一种goa驱动显示装置，包括本发明所述的goa电路。

本发明的优点在于，本发明通过优化goa电路，能够在保证goa电路性能的同时，减少栅极芯片的使用量，从而实现显示装置窄边框的效果并降低生产成本。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。

图1，本发明goa单元的架构示意图；

图2，本发明goa单元一实施例的电路图；

图3，本发明goa电路的goa单元的排列与总线框架的架构示意图；

图4为图3所示电路的输入输出时序图；

图5，本发明goa驱动显示装置结构示意图。

具体实施方式

下面详细描述本发明的实施方式，所述实施方式的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施方式是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。此外，本发明在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。

为了将栅极芯片(gateic)驱动功能集成到玻璃基板上，实现窄边框的效果，增加显示区域，并降低生产成本，本发明应用于显示装置的goa电路，对现有goa电路进行优化，采用由14个薄膜晶体管和2个电容器组成的goa单元(14tft+2c结构)，分别实现拉高/拉低节点信号、时序控制、放大输出信号的功能。驱动总线由第一时钟信号总线(clk1)、第二时钟信号总线(clk2)、第一反馈信号总线(flc1)、第二反馈信号总线(flc2)以及公共接地电压总线(vss)组成。goa单元的第一输入端(input1)为单脉冲级传信号的逐级传送，第1级goa单元的第一输入端(input1)由启动信号(stv)输入，第2级及之后均有上一级(第n-1级)的goa单元的第一输出端(ouput1)进行信号传送；goa单元的第二输入端(input2)信号由下下一级(第n+2级)的goa单元的第一输出端(ouput1)进行信号传送，goa单元的第一输出端(ouput1)输出单脉冲级传信号至下一级(第n+1级)goa单元的第一输入端(input1)与上上一级(第n-2级)goa单元的第二输入端(input2)，实现信号反馈；goa单元的第二输出端(output2)输出的栅极信号(gate)输入至显示装置的tft阵列基板内。本发明在低功耗和高性能部分有优势，能够在保证goa电路性能的同时，减少栅极芯片的使用量，从而实现显示装置窄边框的效果并降低生产成本。

参考图1-图4，其中，图1为本发明goa单元的架构示意图，图2为本发明goa单元一实施例的电路图，图3为本发明goa电路的goa单元的排列与总线框架的架构示意图，图4为图3所示电路的输入输出时序图。本发明goa电路应用于显示装置，包括级联的多个goa单元，其中第n级goa单元对第n级水平扫描线的充电进行控制。

如图1所示，以第n级goa单元10为例，其包括输入模块11、锁存模块12、放大输出模块13以及反馈模块14。

所述输入模块11电连接第n-1级goa单元的第一输出端ouput1(n-1)、第n+2级goa单元的第一输出端ouput1(n+2)、公共接地电压总线vss、第n级goa单元的第一节点q(n)和第二节点p(n)，用于拉高或拉低所述第一节点q(n)的信号。

所述锁存模块12电连接第一节点q(n)、第二节点p(n)、公共接地电压总线vss、第二时钟信号总线clk2和第n级goa单元的第一输出端ouput1(n)与第二输出端ouput2(n)，用于维持第一节点q(n)的高电位，以及拉低第二节点p(n)的电位。

所述放大输出模块13电连接第一节点q(n)、第一时钟信号总线clk1和第n级goa单元的第一输出端ouput1(n)与第二输出端ouput2(n)，用于对第n级goa单元的级传信号进行放大并输出。

所述反馈模块14电连接第一节点q(n)、第二节点p(n)、公共接地电压总线vss、第一反馈信号总线flc1和第二反馈信号总线flc2，用于根据第一反馈信号flc1和第二反馈信号flc2的交替控制拉低第一节点q(n)的电位。

具体的，如图2所示，所述输入模块11包括：第一薄膜晶体管t1、第二薄膜晶体管t2以及第六薄膜晶体管t6；第一薄膜晶体管t1的源极和栅极短接后电连接第n-1级goa单元的第一输出端ouput1(n-1)，其漏极电连接第一节点q(n)；第二薄膜晶体管t2的源极电连接公共接地电压总线vss，其栅极电连接第n-1级goa单元的第一输出端ouput1(n-1)，其漏极电连接第二节点p(n)；第六薄膜晶体管t6的源极电连接公共接地电压总线vss，其栅极电连接第n+2级goa单元的第一输出端ouput1(n+2)，其漏极电连接第一节点q(n)。通过输入模块11实现对第一节点q(n)的信号拉高和拉低的作用。

所述锁存模块12包括：第三薄膜晶体管t3、第四薄膜晶体管t4、第一电容器c1以及第二电容器c2；第三薄膜晶体管t3的源极电连接第二节点p(n)，其栅极电连接第一节点q(n)，其漏极电连接公共接地电压总线vss；第四薄膜晶体管t4的源极电连接第二节点p(n)，其栅极与漏极短接后电连接第二时钟信号总线clk2；第一电容器c1的一端电连接第一节点q(n)，其另一端电连接第n级goa单元的第一输出端ouput1(n)与第二输出端ouput2(n)；第二电容器c2的一端电连接第二节点p(n)，其另一端电连接公共接地电压总线vss。通过锁存模块12以维持第一节点q(n)的高电位，又利用第一节点q(n)将第二节点p(n)的电位进行拉低。

所述放大输出模块13包括：第五薄膜晶体管t5；第五薄膜晶体管t5的源极电连接第一时钟信号总线clk1，其栅极电连接第一节点q(n)，其漏极电连接第n级goa单元的第一输出端ouput1(n)与第二输出端ouput2(n)。通过放大输出模块13实现本级级传信号的放大并输出。

所述反馈模块14包括：第七薄膜晶体管t7、第八薄膜晶体管t8、第九薄膜晶体管t9、第十薄膜晶体管t10、第十一薄膜晶体管t11、第十二薄膜晶体管t12、第十三薄膜晶体管t13以及第十四薄膜晶体管t14。第七薄膜晶体管t7的源极与第八薄膜晶体管t8的漏极短接后电连接第二节点p(n)；第七薄膜晶体管t7的栅极电连接第二反馈信号总线flc2，其漏极电连接第n级goa单元的第四节点n(n)；第八薄膜晶体管t8的源极电连接第n级goa单元的第三节点m(n)，其栅极电连接第一反馈信号总线flc1。第九薄膜晶体管t9的漏极与第十薄膜晶体管t10的源极短接后电连接公共接地电压总线vss；第九薄膜晶体管t9的源极电连接第四节点n(n)，其栅极电连接第一反馈信号总线flc1；第十薄膜晶体管t10的漏极电连接第三节点m(n)，其栅极电连接第二反馈信号总线flc2。第十一薄膜晶体管t11与所述第十二薄膜晶体管t12)的源极短接后电连接所述公共接地电压总线vss，漏极短接后电连接所述第一节点q(n)；第十一薄膜晶体管t11的栅极电连接第四节点n(n)，第十二薄膜晶体管t12的栅极电连接第三节点m(n)。第十三薄膜晶体管t13与第十四薄膜晶体管t14的源极短接后电连接公共接地电压总线vss，漏极短接后电连接第一节点q(n)；第十三薄膜晶体管t13的栅极电连接第四节点n(n)，第十四薄膜晶体管t14的栅极电连接第三节点m(n)。所述反馈模块14利用对称结构，实现第一反馈信号flc1和第二反馈信号flc2的交替控制拉低第一节点q(n)的电位，防止直流应力(dcstress)。

如图3所示，本发明goa电路包括级联的多个goa单元，驱动总线由第一时钟信号总线clk1、第二时钟信号总线clk2、第一反馈信号总线flc1、第二反馈信号总线flc2以及公共接地电压总线vss组成。具体的，第n级goa单元的第一输入端input1(n)接收第n-1级goa单元的第一输出端ouput1(n-1)传送的单脉冲级传信号，其第二输入端input2(n)接收第n+2级goa单元的第一输出端ouput1(n+2)传送的单脉冲级传信号，其第一输出端ouput1(n)输出单脉冲级传信号至第n+1级goa单元的第一输入端input1(n+1)与第n-2级goa单元的第二输入端input2(n-2)，以及其第二输出端ouput2(n)输出栅极信号至显示装置的tft阵列基板内。而，一启动信号stv输入第1级goa单元的第一输入端input1。第1级goa单元与第2级goa单元的第一输出端ouput1均为仅输出单脉冲级传信号至其对于下一级goa单元的第一输入端input1。

即，goa单元的第一输入端input1为单脉冲级传信号的逐级传送，第1级goa单元的第一输入端input1由启动信号stv输入，第2级及之后均有上一级(第n-1级)的goa单元的第一输出端ouput1进行信号传送；goa单元的第二输入端input2信号由下下一级(第n+2级)的goa单元的第一输出端ouput1进行信号传送，实现信号反馈；goa单元的第二输出端output2输出的栅极信号(gate)输入至显示装置的tft阵列基板内。

结合图2、3、4可知，阶段1，启动信号stv(第一输入端input1输入的信号)通过第一薄膜晶体管t1，将第一节点q(n)电位拉高；第一节点q(n)高电位将第三薄膜晶体管t3打开，第二节点p(n)电位拉低，反馈模块14关闭，此时第一电容器c1充电，第一节点q(n)将第五薄膜晶体管t5打开，第一时钟信号总线clk1输入低电平，第一、第二输出端output1&2输出低电平。阶段2，第一节点q(n)仍为高电平，此时第一时钟信号总线clk1输入高电平，第一、第二输出端output1&2输出高电平。阶段3，第一节点q(n)为高电平，此时第一时钟信号总线clk1输入低电平，第一、第二输出端output1&2输出低电平。阶段4，第二输入端input2输入高电平，将第六薄膜晶体管t6打开，第一节点q(n)信号被拉低，第三薄膜晶体管t3关闭。阶段5，第二时钟信号总线clk2输入高电平，第四薄膜晶体管t4打开，将第二节点p(n)电位拉高，反馈模块14进行工作，持续保持第一节点q(n)低电位。

反馈模块14的工作原理为：在第n帧(frame)中第一反馈信号总线flc1输入高电平，第二反馈信号总线flc2输入低电平；第九薄膜晶体管t9打开，第四节点n(n)被拉低到公共接地电压总线vss的低电位，第十一、十三薄膜晶体管t11&t13关闭；第八薄膜晶体管t8打开，第二节点p(n)的电压可以传送至第三节点m(n)；此时由于第二时钟信号总线clk2输入高电位打开第四薄膜晶体管t4，将第二节点p(n)电位拉高；当第二时钟信号总线clk2输入转换为低电平时，第四薄膜晶体管t4关闭；由于第二电容器c2的作用，第二节点p(n)维持高电平，第三节点m(n)也维持高电平，打开第十二、十四薄膜晶体管t12&t14，将公共接地电压总线vss的低电位信号传送到第一节点q(n)，以保持第一节点q(n)的持续高电位；直到启动信号stv来临，将第二薄膜晶体管t2或者第三薄膜晶体管t3打开，第二节点p(n)被拉低到公共接地电压总线vss的低电位信号，反馈模块14关闭。同样在第n+1帧(frame)中第一反馈信号总线flc1输入低电平，第二反馈信号总线flc2输入高电平；第十薄膜晶体管t10打开，第三节点m(n)被拉低到公共接地电压总线vss的低电位，第十二、十四薄膜晶体管t12&t14关闭；第七薄膜晶体管t7打开，第二节点p(n)的电压可以传送至第四节点n(n)；此时由于第二时钟信号总线clk2输入高电位打开第四薄膜晶体管t4，将第二节点p(n)电位拉高；当第二时钟信号总线clk2输入转换为低电平时，第四薄膜晶体管t4关闭；由于第二电容器c2的作用，第二节点p(n)维持高电平，第四节点n(n)也维持高电平，打开第十一、十三薄膜晶体管t11&t13，将公共接地电压总线vss的低电位信号传送到第一节点q(n)，以保持第一节点q(n)的持续高电位；直到启动信号stv来临，将第二薄膜晶体管t2或者第三薄膜晶体管t3打开，第二节点p(n)被拉低到公共接地电压总线vss的低电位信号，反馈模块14关闭。

基于同一发明构思，本发明还提供了一种goa驱动显示装置，所述goa驱动显示装置包括本发明上述goa电路。

请参考图5，本发明goa驱动显示装置结构示意图，图中左侧为现有显示装置结构示意图作对比。相比于现有技术中，液晶面板511的显示区域外的边框处需要设置印刷线路板(pcb)512以及栅极芯片(gateic)513，无法实现窄边框的效果；本发明goa驱动显示装置，将栅极芯片驱动功能集成到阵列(array)基板上形成goa驱动显示面板521，goa驱动显示面板521的显示区域外的边框处设置印刷线路板(pcb)522，可以实现窄边框的效果，增加显示区域，并降低生产成本。通过goa电路设计优化，减少晶体管数目，可以实现低功耗和高性能的特性，能够在保证goa电路性能的同时，减少栅极芯片的使用量，从而实现显示装置窄边框的效果并降低生产成本。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。