一种GOA电路、显示面板及显示装置的制作方法

本发明涉及显示技术领域，特别是涉及一种goa电路、显示面板及显示装置。

背景技术：

目前显示面板(比如有源矩阵有机发光二极体面板(amoled，active-matrixorganiclight-emittingdiode)的扫描线的驱动是由外接集成电路来实现的，外接集成电路可以控制各级行扫描线的逐级开启，而采用goa(gatedriveronarray)方法，可以将行扫描驱动电路集成在显示面板基板上，能够减少外接ic的数量，从而降低了显示面板的生产成本，并且能够实现显示装置的窄边框化。

igzo(铟镓锌氧化物)的迁移率较高、器件稳定性较好，因此广泛地应用于goa电路中。由于goa电路的宽度较窄(mm级)，散热困难，如果goa电路的功耗较高，goa电路的发热会特别严重，会影响到电路中tft的电性，甚至造成电路烧毁，因此低功耗的goa电路成为研究的热点。

目前降低goa功耗的方法是采用dc-ac信号输入的方法，由于上拉模块中的薄膜晶体管(tft)是goa电路中宽长比最大的薄膜晶体管，由寄生电容造成的动态功耗较大，虽然dc-ac的方式能够消除该tft的动态功耗，然而会导致该tft一直受vds的应力(stress)作用，使得该tft的阈值电压(vth)易发生正偏，从而导致输出信号失真严重。

因此，有必要提供一种goa电路、显示面板及显示装置，以解决现有技术所存在的问题。

技术实现要素：

本发明的目的在于提供一种goa电路、显示面板及显示装置，能够避免输出信号失真。

为解决上述技术问题，本发明提供一种goa电路，其中goa电路包括m个级联的goa单元，第n级goa单元包括：

上拉控制模块，用于上拉第一节点的电位；

第一上拉模块，用于上拉第n级级传信号的电位；

第二上拉模块，用于上拉第一输出端的电位，其包括：

上拉单元，包括上拉薄膜晶体管；所述上拉薄膜晶体管的栅极与所述第二节点连接，所述上拉薄膜晶体管的源极与所述第五薄膜晶体管的漏极连接，所述上拉薄膜晶体管的漏极与所述第一输出端连接；

稳压单元，用于消除所述上拉薄膜晶体管的阈值电压对所述第一输出端电位的影响；所述稳压单元分别与所述上拉薄膜晶体管以及所述第一输出端连接；

下拉模块，用于下拉所述第一节点、第二节点以及所述第一输出端的电位；

下拉维持模块，用于当所述第一节点为低电位时，维持第一节点的电位，其中m≥n≥1。

本发明提供一种显示面板，其包括上述goa电路。

本发明提供一种显示装置，其包括上述显示面板。

本发明的goa电路、显示面板及显示装置，通过在现有的上拉模块中增加稳压单元，使得第一输出端的电位与上拉薄膜晶体管的阈值电压无关，避免阈值电压的偏移对输出信号造成影响，从而避免输出信号出现失真。

【附图说明】

图1为现有goa电路的结构示意图；

图2为现有goa电路的输出信号的波形图；

图3为本发明goa电路的结构示意图；

图4为本发明goa电路输入信号的时序图；

图5为本发明goa电路的输出信号的时序图；

图6为本发明m点和第一输出端的波形对比图。

【具体实施方式】

以下各实施例的说明是参考附加的图式，用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。在图中，结构相似的单元是以相同标号表示。

如图1所示，现有的goa电路包括m个级联的goa单元，第n级goa单元包括：上拉控制模块100、第一上拉模块200、第二上拉模块300’、下拉模块400、下拉维持模块500，此外还包括存储电容c。其中m≥n≥1。

上拉控制模块100用于上拉第一节点q的电位；也即给q点充电。第一上拉模块200用于将第n级级传信号cout(n)的电位拉高，也即拉高第n级级传信号cout(n)的电位，第二上拉模块300’用于上拉第一输出端的电位，也即使输出信号out(n)的电位抬高，第一输出端与扫描线连接。下拉模块400作用是下拉第一节点q点、第二节点m点以及第一输出端的电位，也即将m点及输出信号out(n)的电位拉低。下拉维持模块500用于当q点的电位为低电位时，维持q点的电位，其中q点与qb点的电位相反。存储电容c用于将上拉控制模块100输入的电位存储在存储电容中。

传统goa电路的缺点是薄膜晶体管t21受vds的直流应力的作用，vth易发生正偏，这会导致输出信号失真严重，如图2所示，如果t21的vth未发生偏移，out(n)信号的高电平为18v(最高电平)，如波形101所示，如果t21的vth正偏10v，out(n)信号的高电平为8v(最高电平)，如波形102所示，也即out(n)信号的电平下降，可见信号出现失真。

如图3所示，本发明的goa电路包括m个级联的goa单元，第n级goa单元包括：上拉控制模块100、第一上拉模块200、第二上拉模块300、下拉模块400、下拉维持模块500以及存储电容c1。

第二上拉模块300用于上拉第一输出端的电位，第二上拉模块300包括：上拉单元31和稳压单元；上拉单元31包括上拉薄膜晶体管t21；所述上拉薄膜晶体管t21的栅极与所述第二节点m点连接，所述上拉薄膜晶体管t21的源极与所述第五薄膜晶体管t65的漏极连接，所述上拉薄膜晶体管t21的漏极与所述第一输出端连接。

稳压单元用于消除所述上拉薄膜晶体管t21的阈值电压对所述第一输出端电位的影响。所述稳压单元分别与所述上拉薄膜晶体管以及所述第一输出端连接。

其中所述稳压单元包括第一薄膜晶体管t61、第二薄膜晶体管t62、第三薄膜晶体管t63、第四薄膜晶体管t64以及第五薄膜晶体管t65。

所述第一薄膜晶体管t61的栅极接入第n-1级级传信号cout(n-1)；所述第一薄膜晶体管t61的漏极与所述第二节点m连接；

所述第二薄膜晶体管t62的栅极接入第n-2级级传信号cout(n-2)，所述第二薄膜晶体管t62的源极接入高电位信号vdd，所述第二薄膜晶体管t62的漏极与所述第二节点m连接；

所述第三薄膜晶体管t63的栅极接入第n-2级级传信号cout(n-2)，所述第三薄膜晶体管t63的漏极通过第一电容c3与所述第二节点m连接，所述第三薄膜晶体管t63的源极接入低电位信号vgl。

所述第四薄膜晶体管t64的栅极接入第n-1级级传信号cout(n-1)，所述第四薄膜晶体管t64的漏极与第一输出端(用于输出out(n)信号)连接，所述第四薄膜晶体管t64的源极接入低电位信号vgl。

所述第五薄膜晶体管t65的栅极接入高电位信号vdd，所述第五薄膜晶体管t65的源极接入第n-1级反向信号qb(n-1)；所述第五薄膜晶体管t65的漏极与所述第一薄膜晶体管t61的源极连接。

其中所述稳压单元还包括第二电容c2，所述第二电容c2的一端与所述第二薄膜晶体管t62的漏极连接，所述第二电容c2的另一端与第二输出端连接，其中所述第二输出端用于输出cout(n)信号。

所述下拉模块400还包括第七薄膜晶体管t51、第八薄膜晶体管t52、第九薄膜晶体管t53以及第十薄膜晶体管t54；

所述第七薄膜晶体管t51的栅极、所述第八薄膜晶体管t52的栅极、所述第九薄膜晶体管t53的栅极以及第十薄膜晶体管t54的栅极均接入第n+1级级传信号cout(n+1)，所述第七薄膜晶体管t51的源极、所述第八薄膜晶体管t52的源极、所述第九薄膜晶体管t53的源极以及第十薄膜晶体管t54的源极均接入低电位信号vgl。

所述第七薄膜晶体管t51的漏极与第一输出端连接、所述第八薄膜晶体管t52的漏极与第二节点m点电性连接，所述第九薄膜晶体管t53的漏极与第二输出端连接，所述第十薄膜晶体管t54的漏极与第一节点q点连接。

所述第一上拉模块200包括第十一薄膜晶体管t22，所述第十一薄膜晶体管t22的栅极与第一节点q点连接，所述第十一薄膜晶体管t22的源极接入第二时钟信号ck2；所述第十一薄膜晶体管t22的漏极与第二输出端连接。所述第二输出端用于输出cout(n)信号。

所述下拉维持模块500包括第十二薄膜晶体管t31和第十三薄膜晶体管t32。

所述第十二薄膜晶体管t31的栅极和源极均接入高电平信号vdd，所述第十二薄膜晶体管t31的漏极与所述第十三薄膜晶体管t32的漏极均与第三节点(用于输出第n级反向信号qr(n))连接，所述第十三薄膜晶体管t32的栅极与第一节点q点连接，所述第十三薄膜晶体管t32的源极接入低电平信号vgl。

所述下拉维持模块500还包括第十四薄膜晶体管t4、所述第十四薄膜晶体管t4的栅极与所述第三节点连接，所述第十四薄膜晶体管t4的源极接入低电平信号vgl，所述第十四薄膜晶体管t4的漏极与所述第一节点q点连接。

所述上拉控制模块100包括第十五薄膜晶体管t1，所述第十五薄膜晶体管t1的栅极接入第一时钟信号ck1，所述第十五薄膜晶体管t1的源极接入第n-1级级传信号cout(n-1)，所述第十五薄膜晶体管t1的漏极与第一节点q点连接。

所述存储电容c1的一端与所述第一节点q点连接，所述存储电容c1的另一端与所述第二输出端连接。

如图4所示，q(n)为第n级q点的信号，q(n-1)为第n-1级q点的信号，cout(n-1)、cout(n-2)、cout(n+2)、ck1、ck2、ck3、ck4的最大电压为20v，最小电压为-10v，vdd比如为20v，vgl比如为-10v。

ck1、ck2为一组时钟讯号，cout(n-2)为连接前两级的cout(n)信号，cout(n-1)为连接前一级的cout(n)信号，cout(n+1)连接下一级的cout(n)输出信号，其中goa电路第一级goa电路的cout(n-2)与cout(n-1)分别与stv1与stv2信号相连，stv信号是goa电路的启动信号，stv1和stv2分别对应左侧stv和右侧stv。

当显示面板为4ck架构时，goa电路以2个基本单元为最小重复单元进行循环。第n级goa单元和第n+2级goa单元可以共同构成一个goa重复单元。goa电路中共有4个时钟信号ck：第1时钟信号ck1至第4条时钟信号ck4，第n级goa单元对应第1时钟信号ck1时和第2时钟信号ck2，当第n+2级goa单元对应第3时钟信号ck3和第4时钟信号ck4。当然显示面板也可使用8ck架构，goa电路以4个基本单元为最小重复单元进行循环。

如图5所示，qb(n-1)为第n-1级反向信号，也即第n-1级goa单元的qb点的信号，m(n)为第n级goa单元m点的信号。

t1时段：cout(n-1)、ck1以及ck2均为低电位，q点为低电位，也即q(n)为低电平，因此t22及t32关闭。qb(n)为高电位，t4打开，由于ck2也为低电位，级传信号cout(n)为低电位，而cout(n-2)为高电位，使得t62打开，m点电位被复位至20v，同时t63打开，将m点的电位拉低，也即m(n)为低电位，t21打开，且qb(n-1)为低电位，t65关闭。当cout(n-2)为高电位，t63打开，此时输出信号out(n)为低电位。

t2时段：cout(n-1)及ck1为高电位，t1打开，q(n)的电位被抬升至高电位，t22及t32打开，qb(n)被拉低至低电位，使得t4关闭。由于ck2为低电位，因此级传信号cout(n)为低电位，cout(n-1)为高电位，t61打开，m点与n点连接，t21构成二极管连接，t64打开，out(n)输出低电位vgl，m点的电位为vgl+vth。

t3阶段：ck1及cout(n-1)降为低电位，t1关闭，ck2升为高电位，由于存储电容c1的存在，q点电位被耦合至更高电位，t22的打开，此时第n级级传信号cout(n)输出电位由vgl升至vgh。因此，cout(n)的电位增加值为(vgh-vgl)。此时第n级级传信号cout(n)为高电位。

由于电容c2的存在，根据电容耦合原理，m点的电位原理上也相应增加(vgh-vgl)，实际由于m点连接了t61及t62，因此会存在一定漏电路径，而且由于c3的存在，也会分担去部分m点的电位，设定漏电以及电容c3导致的电位变化为δv。t2阶段m点初始电位为vgl+vth，t3开始阶段，m点电位实际上被c2耦合至v1，具体如下式：

v1＝(vgh-vgl)+(vgl+vth)+δv；

由于out(n)的初始电位是vgl，此时t21的漏极的电位v2如下：

v2＝vgs-vth＝(vgh-vgl)+(vgl+vth)+δv-vgl-vth＝vgh-vgl+δv；

可见，v2值与vth无关，也即第一输出端的电位与t21的阈值电压无关，由于此时m点也即m(n)为高电位，因此t21打开，cout(n-1)为低电位，t61关闭，qb(n-1)为高电位，t65打开，因此，输出信号out(n)为高电位

t4阶段，cou(n+1)升为高电位，t51、t52、t53、t54均打开，q点、cout(n)、m点以及输出信号out(n)被拉至低电位。

如图6所示，201表示电位负偏10v时m点的波形图，202表示电位未偏时m点的波形图，203表示电位正偏10v时m点的波形图；

301表示电位负偏10v时out(n)的波形图，302表示电位未偏时out(n)的波形图，303表示电位正偏10v时out(n)的波形图，经过对比发现，当t21的vth正偏10v时，输出信号的幅值从17v降至16v，也即out(n)只下降了1v，大幅度降低了输出信号的衰减幅度，从而有效地避免了输出信号出现失真。

本发明还提供一种显示面板，其包括上述任意一种goa电路。

本发明还提供一种显示装置，其包括上述任意一种显示面板。

本发明的goa电路、显示面板及显示装置，通过在现有的上拉模块上增加稳压单元，使得第一输出端的电位与上拉薄膜晶体管的阈值电压无关，避免阈值电压的偏移对输出信号造成影响，从而避免输出信号出现失真。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示意性实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。

尽管已经示出和描述了本发明的实施例，本领域的普通技术人员可以理解：在不脱离本发明的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由权利要求及其等同物限定。