栅极驱动单元及驱动方法、栅极驱动电路和显示装置与流程

本发明涉及显示技术领域，尤其涉及一种栅极驱动单元及驱动方法、栅极驱动电路和显示装置。

背景技术：

目前众多国内外手机厂商的中高端手机大多采用ltps（lowtemperaturepoly-silicon，低温多晶硅）显示屏，为了节省显示屏的成本，采用的栅极驱动电路一般为n型栅极驱动电路。所述n型栅极驱动电路指的是单纯包括n型晶体管的栅极驱动电路。

然而，在oled（organiclight-emittingdiode，有机发光二极管）显示领域、lcd（liquidcrystaldisplay,液晶显示）显示领域和pled（polymerlightemittingdevices，聚合物发光器件）显示领域，随着客户对显示品质与可靠性的要求越来越高，大多手机厂商逐渐提高信赖性测试条件（如hto（hightemperatureoperation，高温操作）、lto（lowtemperatureoperation，低温操作）、热冲击等），单纯的n型栅极驱动电路在这些苛刻的测试条件下，容易发生晶体管的阈值电压的漂移，造成栅极驱动电路输出特性不稳定或失效，严重影响产品的显示品质和用户体验。

技术实现要素：

本发明的主要目的在于提供一种栅极驱动单元及驱动方法、栅极驱动电路和显示装置，解决现有的显示装置中的栅极驱动电路容易发生晶体管的阈值电压的漂移，造成栅极驱动电路输出特性不稳定或失效，从而影响显示的问题。

为了达到上述目的，本发明提供了一种栅极驱动单元，包括移位寄存模块、输出模块和下拉模块，其中，

所述移位寄存模块分别与输入信号端、第一时钟信号端、第二时钟信号端、第一节点和第二节点电连接，用于在所述第一时钟信号端输入的第一时钟信号和所述第二时钟信号端输入的第二时钟信号的控制下，根据所述输入信号端提供的输入信号，控制所述第一节点的电压信号和所述第二节点的电压信号；所述第一节点的电压信号与所述第二节点的电压信号反相；

所述输出模块分别与所述第一节点、所述第二节点、所述第一时钟信号端和栅极驱动信号输出端电连接，用于在所述第一节点的电压信号与所述第二节点的电压信号的控制下，控制所述栅极驱动信号输出端与所述第一时钟信号端之间连通；

所述下拉模块分别与所述第二节点、栅极驱动信号输出端和第一电压端电连接，用于在所述第二节点的电压信号的控制下，控制栅极驱动信号输出端与第一电压端之间连通。

实施时，所述移位寄存模块包括第一节点控制电路和反相电路；

所述第一节点控制电路分别与输入信号端、第一时钟信号端、第二时钟信号端和第一节点电连接，用于在所述第一时钟信号和所述第二时钟信号的控制下，根据所述输入信号，控制所述第一节点的电压信号；

所述反相电路分别与所述第一节点和所述第二节点电连接，用于控制第二节点的电压信号与所述第一节点的电压信号反相。

实施时，所述反相电路包括反相器；

所述反相器的输入端与所述第一节点电连接，所述反相器的输出端与所述第二节点电连接。

实施时，所述第一节点控制电路包括寄存节点控制子电路和第一节点控制子电路，其中，

所述寄存节点控制子电路用于在所述第一时钟信号、所述第二时钟信号和所述第一节点的电压信号的控制下，根据输入控制信号，控制寄存节点的电压信号；

所述第一节点控制子电路用于根据所述寄存节点的电压信号和所述输入控制信号，控制所述第一节点的电压信号。

实施时，所述输入控制信号为所述输入信号的反相信号；

所述寄存节点控制子电路包括反相单元和寄存节点控制单元；

所述反相单元用于对所述输入信号进行反相，得到所述输入信号的反相信号，并通过输入反相节点输出所述反相信号；

所述寄存节点控制单元用于在所述第一时钟信号、所述第二时钟信号和所述第一节点的电压信号的控制下，根据所述输入信号的反相信号，控制寄存节点的电压信号。

实施时，所述反相单元包括第一反相器；

所述第一反相器的输入端与所述输入信号端电连接，所述第一反相器的输出端与所述输入反相节点电连接。

实施时，所述寄存节点控制单元包括第一三态门和第二三态门；

所述第一三态门的第一控制端与所述第二时钟信号端电连接，所述第一三态门的第二控制端与所述输入反相节点电连接，所述第一三态门的第三控制端与所述第一时钟信号端电连接，所述第一三态门的输出端与所述寄存节点电连接；

所述第二三态门的第一控制端与所述第一时钟信号端电连接，所述第二三态门的第二控制端与所述第一节点电连接，所述第二三态门的第三控制端与所述第二时钟信号端电连接，所述第二三态门的输出端与所述寄存节点电连接。

实施时，所述第一节点控制子电路包括与非门；

所述与非门的第一输入端与所述寄存节点电连接，所述与非门的第二输入端与所述输入反相节点电连接，所述与非门的输出端与所述第一节点电连接。

实施时，所述输入控制信号为所述输入信号；所述寄存节点控制子电路包括第一三态门和第二三态门；

所述第一三态门的第一控制端与所述第二时钟信号端电连接，所述第一三态门的第二控制端与所述输入信号端电连接，所述第一三态门的第三控制端与所述第一时钟信号端电连接，所述第一三态门的输出端与所述寄存节点电连接；

所述第二三态门的第一控制端与所述第一时钟信号端电连接，所述第二三态门的第二控制端与所述第一节点电连接，所述第二三态门的第三控制端与所述第二时钟信号端电连接，所述第二三态门的输出端与所述寄存节点电连接。

实施时，所述第一节点控制子电路包括或非门；

所述或非门的第一输入端与所述寄存节点电连接，所述或非门的第二输入端与所述输入信号端电连接，所述或非门的输出端与所述第一节点电连接。

实施时，所述输出模块包括传输门；

所述传输门的第一控制端与所述第一节点电连接，所述传输门的第二控制端与所述第二节点电连接，所述传输门的输入端与所述第一时钟信号端电连接，所述传输门的输出端与所述栅极驱动信号输出端电连接。

实施时，所述下拉模块包括下拉晶体管；

所述下拉晶体管的控制极与所述第二节点电连接，所述下拉晶体管的第一极与第一电压端电连接，所述下拉晶体管的第二极与所述栅极驱动信号输出端电连接。

实施时，本发明所述的栅极驱动单元还包括触控控制模块；

所述触控控制模块分别与触控控制端、所述栅极驱动信号输出端和第一电压端电连接，用于在所述触控控制端输入的触控控制信号的控制下，控制所述栅极驱动信号输出端与所述第一电压端之间连通。

实施时，所述触控控制模块包括触控控制晶体管；

所述触控控制晶体管的控制极与所述触控控制端电连接，所述触控控制晶体管的第一极与所述栅极驱动信号输出端电连接，所述触控控制晶体管的第二极与所述第一电压端电连接。

本发明还提供了一种驱动方法，应用于上述的栅极驱动单元，显示周期包括依次设置的输入阶段、输出阶段和复位阶段；所述驱动方法包括：

在输入阶段，移位寄存模块在第一时钟信号和第二时钟信号的控制下，根据输入信号，控制第二节点的电压信号为第一电压信号，控制第一节点的电压信号为第二电压信号，下拉模块在所述第二节点的电压信号的控制下，控制栅极驱动信号输出端输出第一电压；

在输出阶段，移位寄存模块在第一时钟信号和第二时钟信号的控制下，根据输入信号，控制第一节点的电压信号为第一电压信号，控制第二节点的电压信号为第二电压信号，输出模块在所述第一节点的电压信号与所述第二节点的电压信号的控制下，控制所述栅极驱动信号输出端输出第一时钟信号；

在复位阶段，移位寄存模块在第一时钟信号和第二时钟信号的控制下，根据输入信号，控制第一节点的电压信号为第二电压信号，控制第二节点的电压信号为第一电压信号，下拉模块在所述第二节点的电压信号的控制下，控制栅极驱动信号输出端输出第一电压。

实施时，所述显示周期还包括设置于所述复位阶段之后的输出截止保持阶段；所述输出截止保持阶段包括多个保持子阶段，每个保持子阶段包括依次设置的第一输出截止保持时间段和第二输出截止保持时间段；所述驱动方法还包括：

在所述第一输出截止保持时间段，移位寄存模块在第一时钟信号和第二时钟信号的控制下，根据输入信号，控制第一节点的电压信号为第二电压信号，控制第二节点的电压信号为第一电压信号，下拉模块在所述第二节点的电压信号的控制下，控制栅极驱动信号输出端输出第一电压；

在所述第二输出截止保持时间段，移位寄存模块在第一时钟信号和第二时钟信号的控制下，根据输入信号，控制第一节点的电压信号为第二电压信号，控制第二节点的电压信号为第一电压信号，下拉模块在所述第二节点的电压信号的控制下，控制栅极驱动信号输出端输出第一电压。

实施时，所述栅极驱动单元还包括触控控制模块；所述驱动方法还包括：

在触控阶段，所述触控控制模块在触控控制端输入的触控控制信号的控制下，控制所述栅极驱动信号输出端与所述第一电压端之间连通，以控制所述栅极驱动信号输出端输出第一电压，从而使得相应行栅线关闭。

本发明还提供了一种栅极驱动电路，包括多级上述的栅极驱动单元。

实施时，所述栅极驱动电路包括的第一级栅极驱动单元的输入信号端与起始信号端电连接；

所述栅极驱动电路包括的第n级栅极驱动单元的输入信号端与所述栅极驱动电路包括的第n-1级栅极驱动单元的栅极驱动信号输出端电连接；n为大于1的整数。

本发明还提供了一种显示装置，包括上述的栅极驱动电路。

实施时，所述显示装置包括两个所述栅极驱动电路；所述显示装置还包括n行像素电路；n为正整数；

第一个所述栅极驱动电路用于为所述n行像素电路中的奇数行像素电路提供相应的栅极驱动信号；

第二个所述栅极驱动电路用于为所述n行像素电路中的偶数行像素电路提供相应的栅极驱动信号。

实施时，本发明所述的显示装置还包括显示基板；所述n行像素电路设置于所述显示基板上；

第一个所述栅极驱动电路设置于所述显示基板的左侧边，第二个所述栅极驱动电路设置于所述显示基板的右侧边；或者，第一个所述栅极驱动电路设置于所述显示基板的右侧边，第二个所述栅极驱动电路设置于所述显示基板的左侧边。

实施时，所述显示装置包括两个所述栅极驱动电路；所述显示装置还包括显示基板和设置于所述显示基板上的n行像素电路；n为正整数；

第一个所述栅极驱动电路用于为所述n行像素电路提供相应的栅极驱动信号；

第二个所述栅极驱动电路用于为所述n行像素电路提供相应的栅极驱动信号；

第一个所述栅极驱动电路设置于所述显示基板的左侧边，第二个所述栅极驱动电路设置于所述显示基板的右侧边。

与现有技术相比，本发明所述的栅极驱动单元及驱动方法、栅极驱动电路和显示装置能够方便快速的生成栅极驱动信号，并本发明实施例所述的栅极驱动单元采用cmos（complementarymetaloxidesemiconductor，互补金属氧化物半导体）门电路，特性稳定，在高温、高湿等极度苛刻的信赖性测试条件下，由于n型晶体管和p型晶体管特性的互补性，能够有效避免n型晶体管和p型晶体管的阈值电压发生漂移，不会造成晶体管的误开或误关，不会导致栅极驱动单元失效，从而能够使得显示装置中的栅线能够正确打开，不影响显示效果，不会造成显示异常。

附图说明

图1是本发明实施例所述的栅极驱动单元的结构图；

图2是本发明另一实施例所述的栅极驱动单元的结构图；

图3是本发明实施例所述的栅极驱动单元中的反相器的一实施例的电路图；

图4是本发明又一实施例所述的栅极驱动单元的结构图；

图5是本发明再一实施例所述的栅极驱动单元的结构图；

图6是本发明又一实施例所述的栅极驱动单元的结构图；

图7是本发明再一实施例所述的栅极驱动单元的结构图；

图8是图7中的第一三态门tri1的电路结构图；

图9是图7中的第二三态门tri2的电路结构图；

图10是第一节点控制子电路中的与非门的一实施例的电路图；

图11是本发明又一实施例所述的栅极驱动单元的电路图；

图12是第一节点控制子电路中的或非门的一实施例的电路图；

图13是传输门的一实施例的电路图；

图14是本发明再一实施例所述的栅极驱动单元的电路图；

图15是本发明所述的栅极驱动单元的第一具体实施例的电路图；

图16是本发明所述的栅极驱动单元的第一具体实施例的工作时序图；

图17是本发明所述的栅极驱动单元的第二具体实施例的电路图；

图18是本发明所述的栅极驱动单元的第二具体实施例的工作时序图；

图19是本发明实施例所述的栅极驱动电路的结构图；

图20是本发明所述的显示装置的第一具体实施例的电路图；

图21是本发明所述的显示装置的第二具体实施例的电路图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明所有实施例中采用的晶体管均可以为三极管、薄膜晶体管或场效应管或其他特性相同的器件。在本发明实施例中，为区分晶体管除控制极之外的两极，将其中一极称为第一极，另一极称为第二极。

在实际操作时，当所述晶体管为三极管时，所述控制极可以为基极，所述第一极可以为集电极，所述第二极可以发射极；或者，所述控制极可以为基极，所述第一极可以为发射极，所述第二极可以集电极。

在实际操作时，当所述晶体管为薄膜晶体管或场效应管时，所述控制极可以为栅极，所述第一极可以为漏极，所述第二极可以为源极；或者，所述控制极可以为栅极，所述第一极可以为源极，所述第二极可以为漏极。

如图1所示，本发明实施例所述的栅极驱动单元包括移位寄存模块11、输出模块12和下拉模块13，其中，

所述移位寄存模块11分别与输入信号端stv_n-1、第一时钟信号端、第二时钟信号端、第一节点m和第二节点n2电连接，用于在所述第一时钟信号端输入的第一时钟信号clk和所述第二时钟信号端输入的第二时钟信号clkb的控制下，根据所述输入信号端stv_n-1提供的输入信号，控制所述第一节点m的电压信号和所述第二节点n2的电压信号；所述第一节点m的电压信号与所述第二节点n2的电压信号反相；

所述输出模块12分别与所述第一节点m、所述第二节点n2、所述第一时钟信号端和栅极驱动信号输出端stv_n电连接，用于在所述第一节点m的电压信号与所述第二节点n2的电压信号的控制下，控制所述栅极驱动信号输出端stv_n与所述第一时钟信号端之间连通；

所述下拉模块13分别与所述第二节点n2、栅极驱动信号输出端stv_n和第一电压端电连接，用于在所述第二节点n2的电压信号的控制下，控制栅极驱动信号输出端stv_n与第一电压端之间连通；

所述第一电压端用于输入第一电压v1，所述第一时钟信号端用于输入所述第一时钟信号clk，所述第二时钟信号端用于输入所述第二时钟信号clkb。

在具体实施时，所述第一电压v1可以为低电压，但不以此为限。

在本发明实施例中，clk和clkb可以为相互反相的时钟信号，但不以此为限。

本发明实施例所述的栅极驱动单元通过所述移位寄存模块11在第一时钟信号clk和第二时钟信号clkb的控制下，控制第一节点m的电压信号和第二节点n2的电压信号，输出模块12在第一节点m的电压信号和第二节点n2的电压信号的控制下，控制栅极驱动信号输出端stv_n接入第一时钟信号clk，下拉模块13在第二节点n2的电压信号的控制下，控制栅极驱动信号输出端stv_n接入第一电压v1，通过输出模块12和下拉模块13控制栅极驱动信号输出端stv_n输出的栅极驱动信号；本发明实施例所述的栅极驱动单元能够方便快速的生成栅极驱动信号，并本发明实施例所述的栅极驱动单元采用cmos（complementarymetaloxidesemiconductor，互补金属氧化物半导体）门电路，因而特性稳定。

在本发明实施例中，所述栅极驱动单元并非单纯包括n型晶体管或单纯包括p型晶体管，本发明实施例所述的栅极驱动单元为cmos电路，可以包括由n型晶体管和p型晶体管组成的门电路，例如可以包括三态门、反相器、或非门、与非门、传输门中的至少一种，本发明实施例所述的栅极驱动单元特性稳定，在高温、高湿等极度苛刻的信赖性测试条件下，由于n型晶体管和p型晶体管特性的互补性，能够有效避免n型晶体管和p型晶体管的阈值电压发生漂移，不会造成晶体管的误开或误关，不会导致栅极驱动单元失效，从而能够使得显示装置中的栅线能够正确打开，不影响显示效果，不会造成显示异常。

本发明实施例所述的栅极驱动单元的电路结构简单，采用的晶体管的数量少，栅极驱动信号输出稳定。当本发明实施例所述的栅极驱动单元应用于移动终端（所述移动终端例如可以为手机或平板电脑等）的显示屏时，利于实现窄边框。

在相关技术中，显示装置可以包括显示基板，以及，设置于所述显示基板上的多行栅线、多列数据线和多行多列像素单元。本发明实施例所述的栅极驱动单元用于提供栅极驱动信号至显示装置包括的栅线，在显示阶段的相应驱动时间段，所述栅极驱动信号能够控制相应的栅线打开，以写入相应的数据信号至相应的像素单元，以使得所述像素单元能够根据所述数据信号以相应的亮度显示。本发明实施例所述的栅极驱动单元的输出特性稳定，不会影响显示装置的显示品质和用户体验。

本发明实施例所述的栅极驱动单元应用于显示装置，所述显示装置可以为oled（organiclight-emittingdiode，有机发光二极管）显示装置、lcd（liquidcrystaldisplay,液晶显示）装置或pled（polymerlightemittingdevices，聚合物发光器件）显示装置。

液晶显示装置由于具有功耗小、微型化、轻薄等优点而得到越来越广泛的应用，例如已应用在手机、平板显示器、车载、电视以及公共显示等各个显示领域。

oled(有机发光二极管)作为一种电流型发光器件，因其所具有的自发光、快速响应、宽视角和可制作在柔性衬底上等特点而越来越多地被应用于高性能显示领域当中。

聚合物发光器件（pled)显示装置易于生产并具有较好成本效益。将喷墨印刷技术应用于制造pled显示产品容易实现，并且可以被用于制造大尺寸显示产品。随着高性能聚合物和薄膜制备方法的进步，pled显示装置被广泛采用。

在具体实施时，所述移位寄存模块可以包括第一节点控制电路和反相电路；

所述第一节点控制电路分别与输入信号端、第一时钟信号端、第二时钟信号端和第一节点电连接，用于在所述第一时钟信号和所述第二时钟信号的控制下，根据所述输入信号，控制所述第一节点的电压信号；

所述反相电路分别与所述第一节点和所述第二节点电连接，用于控制第二节点的电压信号与所述第一节点的电压信号反相。

在本发明实施例中，移位寄存模块可以包括第一节点控制电路和反相电路，第一节点控制电路控制第一节点的电压信号，反相电路控制第二节点的电压信号与所述第一节点的电压信号反相。

如图2所示，在图1所示的栅极驱动单元的实施例的基础上，所述移位寄存模块包括第一节点控制电路111和反相电路112；

所述第一节点控制电路111分别与输入信号端stv_n-1、第一时钟信号端、第二时钟信号端和第一节点m电连接，用于在所述第一时钟信号clk和所述第二时钟信号clkb的控制下，根据stv_n-1提供的输入信号，控制所述第一节点m的电压信号；

所述反相电路112分别与所述第一节点m和所述第二节点n2电连接，用于控制第二节点n2的电压信号与所述第一节点m的电压信号反相。

在本发明实施例中，所述第二节点n2为所述移位寄存模块11的输出节点，但不以此为限。

在本发明实施例中，所述第一节点m的电压信号与所述第二节点n2的电压信号相互反相。

具体的，所述反相电路可以包括反相器；

所述反相器的输入端与所述第一节点电连接，所述反相器的输出端与所述第二节点电连接。

如图3所示，所述反相器的一实施例可以包括第一晶体管m21和第二晶体管m22；

所述第一晶体管m21的栅极与所述反相器的输入端电连接，所述第一晶体管m21的源极接入高电压vdd，所述第一晶体管m21的漏极与所述反相器的输出端电连接；

所述第二晶体管m22的栅极与所述反相器的输入端电连接，所述第二晶体管m22的漏极与所述反相器的输出端电连接，所述第二晶体管m22的源极接入低电压vss。

在图3所示的反相器的实施例中，m21可以为ptft（p型薄膜晶体管），m22可以为ntft（n型薄膜晶体管），但不以此为限。

在具体实施时，所述第一节点控制电路可以包括寄存节点控制子电路和第一节点控制子电路，其中，

所述寄存节点控制子电路用于在所述第一时钟信号、所述第二时钟信号和所述第一节点的电压信号的控制下，根据输入控制信号，控制寄存节点的电压信号；

所述第一节点控制子电路用于根据所述寄存节点的电压信号和所述输入控制信号，控制所述第一节点的电压信号。

在本发明实施例中，所述第一节点控制电路可以包括寄存节点控制子电路和第一节点控制子电路，寄存节点控制子电路控制寄存节点的电压信号，第一节点控制子电路根据寄存节点的电压信号和输入控制信号，控制第一节点的电压信号。

在具体实施时，所述输入控制信号可以为输入信号，或者，输入信号的反相信号，但不以此为限。

如图4所示，在图2所示的栅极驱动单元的实施例的基础上，所述第一节点控制电路包括寄存节点控制子电路31和第一节点控制子电路32，其中，

输入控制信号为输入信号的反相信号；

所述寄存节点控制子电路31分别与第一时钟信号端、第二时钟信号端、第一节点m、输入信号端stv_n-1、输入反相节点p和寄存节点q电连接，用于控制所述输入反相节点p的电压信号与所述输入信号反相，并在所述第一时钟信号clk、所述第二时钟信号clkb和所述第一节点m的电压信号的控制下，根据所述输入反相节点p的电压信号，控制所述寄存节点q的电压信号；

所述第一节点控制子电路32分别与所述寄存节点q、所述输入反相节点p和第一节点m电连接，用于根据所述寄存节点q的电压信号和所述输入反相节点p的电压信号，控制所述第一节点m的电压信号。

在图4所示的栅极驱动单元的实施例中，所述输入反相节点p的电压信号即为所述输入信号的反相信号。

在图4所示的栅极驱动单元的实施例中，输入控制信号为输入信号的反相信号，通过寄存节点控制子电路31根据所述输入信号的反相信号，控制寄存节点q的电压信号，通过第一节点控制子电路32根据寄存节点q的电压信号和所述输入信号的反相信号，控制第一节点m的电压信号。

如图5所示，在图2所示的栅极驱动单元的实施例的基础上，所述第一节点控制电路包括寄存节点控制子电路31和第一节点控制子电路32，其中，

输入控制信号为输入信号；

所述寄存节点控制子电路31分别与第一时钟信号端、第二时钟信号端、第一节点m、输入信号端stv_n-1和寄存节点q电连接，用于在所述第一时钟信号clk、所述第二时钟信号clkb和所述第一节点m的电压信号的控制下，根据stv_n-1提供的输入信号，控制所述寄存节点q的电压信号；

所述第一节点控制子电路32分别与所述寄存节点q、所述输入信号端stv_n-1和第一节点m电连接，用于根据所述寄存节点q的电压信号和所述输入信号，控制所述第一节点m的电压信号。

在图5所示的栅极驱动单元的实施例中，输入控制信号为输入信号，通过寄存节点控制子电路31根据所述输入信号控制寄存节点q的电压信号，通过第一节点控制子电路32根据寄存节点q的电压信号和所述输入信号，控制第一节点m的电压信号。

根据一种具体实施方式，所述输入控制信号可以为所述输入信号的反相信号；

所述寄存节点控制子电路可以包括反相单元和寄存节点控制单元；

所述反相单元用于对所述输入信号进行反相，得到所述输入信号的反相信号，并通过输入反相节点输出所述反相信号；

所述寄存节点控制单元用于在所述第一时钟信号、所述第二时钟信号和所述第一节点的电压信号的控制下，根据所述输入信号的反相信号，控制寄存节点的电压信号。

在本发明实施例中，在控制寄存节点的电压信号时，可以先通过反相单元对输入信号进行反相，得到输入信号的反相信号，再通过寄存节点控制单元根据所述输入信号的反相信号，控制寄存节点的电压信号。

如图6所示，在图4所示的栅极驱动单元的实施例的基础上，所述寄存节点控制子电路包括反相单元51和寄存节点控制单元52；

所述反相单元51分别与输入信号端stv_n-1和输入反相节点p电连接，用于对所述输入信号进行反相，得到所述输入信号的反相信号，并通过输入反相节点p输出所述反相信号；

所述寄存节点控制单元52分别与第一时钟信号端、第二时钟信号端、第一节点m、所述输入反相节点p和寄存节点q电连接，用于在所述第一时钟信号clk、所述第二时钟信号clkb和所述第一节点m的电压信号的控制下，根据所述输入反相节点p的电压信号，控制寄存节点q的电压信号。

在图6所示的实施例中，所述输入反相节点p的电压信号也即为所述输入信号的反相信号。

具体的，所述反相单元可以包括第一反相器；

所述第一反相器的输入端与所述输入信号端电连接，所述第一反相器的输出端与所述输入反相节点电连接。

具体的，所述寄存节点控制单元可以包括第一三态门和第二三态门；

所述第一三态门的第一控制端与所述第二时钟信号端电连接，所述第一三态门的第二控制端与所述输入反相节点电连接，所述第一三态门的第三控制端与所述第一时钟信号端电连接，所述第一三态门的输出端与所述寄存节点电连接；

所述第二三态门的第一控制端与所述第一时钟信号端电连接，所述第二三态门的第二控制端与所述第一节点电连接，所述第二三态门的第三控制端与所述第二时钟信号端电连接，所述第二三态门的输出端与所述寄存节点电连接。

如图7所示，在如图6的栅极驱动单元的实施例的基础上，所述反相单元51包括第一反相器not1；

所述寄存节点控制单元52包括第一三态门tri1和第二三态门tri2；

所述第一反相器not1的输入端与所述输入信号端stv_n-1电连接，所述第一反相器not1的输出端与所述输入反相节点p电连接；

所述第一三态门tri1的第一控制端与所述第二时钟信号端电连接，所述第一三态门tri2的第二控制端与所述输入反相节点p电连接，所述第一三态门tri1的第三控制端与所述第一时钟信号端电连接，所述第一三态门tri1的输出端与所述寄存节点q电连接；

所述第二三态门tri2的第一控制端与所述第一时钟信号端电连接，所述第二三态门tri2的第二控制端与所述第一节点m电连接，所述第二三态门tri2的第三控制端与所述第二时钟信号端电连接，所述第二三态门tri2的输出端与所述寄存节点q电连接；

所述第一时钟信号端用于输入第一时钟信号clk，所述第二时钟信号端用于输入第二时钟信号clkb。

如图8所示，图7中的第一三态门tri1可以包括第三晶体管m3、第四晶体管m4、第五晶体管m5和第六晶体管m6；

所述第三晶体管m3的栅极与所述第一三态门tri1的第一控制端a1电连接，所述第三晶体管m3的源极与用于输入低电压vss的低电压端电连接；

所述第四晶体管m4的栅极与所述第一三态门tri1的第二控制端b1电连接，所述第四晶体管m4的源极与所述第三晶体管m3的漏极电连接，所述第四晶体管m4的漏极与所述第一三态门tri1的输出端d1电连接；

所述第五晶体管m5的栅极与所述第一三态门tri1的第二控制端b1电连接，所述第五晶体管m5的漏极与所述第一三态门tri1的输出端d1电连接；

所述第六晶体管m6的栅极与所述第一三态门tri1的第三控制端c1电连接，所述第六晶体管m6的漏极与所述第五晶体管m5的源极电连接，所述第六晶体管m6的源极与用于输入高电压vdd的高电压端电连接。

在图8所示的第一三态门tri1的实施例中，m3和m4可以为ntft（n型薄膜晶体管），m5和m6可以为ptft（p型薄膜晶体管），但不以此为限。

如图8所示的所述第一三态门tri1在工作时，当b1接入低电平，c1接入低电平时，通过d1输出高电压；

当a1和b1接入高电平时，通过d1输出低电压；

当a1和b1接入低电平，c1接入高电平时，d1处于高阻抗状态；

当a1、b1和c1都接入高电平时，通过d1输出低电压；

当a1和c1都接入低电平，b1接入高电平时，d1处于高阻抗状态；

当a1和c1都接入高电平，b1接入低电平时，d1处于高阻抗状态；

当a1接入低电平，b1和c1都接入高电平时，d1处于高阻抗状态。

如图9所示，图7中的第二三态门tri2可以包括第七晶体管m7、第八晶体管m8、第九晶体管m9和第十晶体管m10；

所述第七晶体管m7的栅极与所述第二三态门tri2的第一控制端a2电连接，所述第七晶体管m7的源极与用于输入低电压vss的低电压端电连接；

所述第八晶体管m8的栅极与所述第二三态门tri2的第二控制端b2电连接，所述第八晶体管m8的源极与所述第七晶体管m7的漏极电连接，所述第八晶体管m8的漏极与所述第二三态门tri2的输出端d2电连接；

所述第九晶体管m9的栅极与所述第二三态门tri2的第二控制端b2电连接，所述第九晶体管m9的漏极与所述第二三态门tri2的输出端d2电连接；

所述第十晶体管m10的栅极与所述第二三态门tri2的第三控制端c2电连接，所述第十晶体管m10的漏极与所述第九晶体管m9的源极电连接，所述第十晶体管m10的源极与用于输入高电压vdd的高电压端电连接。

在图9所示的第二三态门tri2的实施例中，m7和m8可以为ntft（n型薄膜晶体管），m9和m10可以为ptft（p型薄膜晶体管），但不以此为限。

如图9所示的所述第二三态门tri2在工作时，当b2接入低电平，c2接入低电平时，通过d2输出高电压；

当a2和b2接入高电平时，通过d2输出低电压；

当a2和b2接入低电平，c2接入高电平时，d2处于高阻抗状态；

当a2、b2和c2都接入高电平时，通过d2输出低电压；

当a2和c2都接入低电平，b2接入高电平时，d2处于高阻抗状态；

当a2和c2都接入高电平，b2接入低电平时，d2处于高阻抗状态；

当a2接入低电平，b2和c2都接入高电平时，d2处于高阻抗状态。

具体的，所述第一节点控制子电路可以包括与非门；

所述与非门的第一输入端与所述寄存节点电连接，所述与非门的第二输入端与所述输入反相节点电连接，所述与非门的输出端与所述第一节点电连接。

如图10所示，所述第一节点控制子电路中的与非门的一实施例可以包括第十一晶体管m91、第十二晶体管m92、第十三晶体管m93和第十四晶体管m94；

m91的栅极与所述与非门的第一输入端f1电连接，m91的源极与用于输入低电压vss的低电压端电连接；

m92的栅极与所述与非门的第二输入端f2电连接，m92的源极与m91的漏极电连接，m92的漏极与所述与非门的输出端o1电连接；

m93的栅极与所述与非门的第一输入端f1电连接，m93的漏极与所述与非门的输出端o1电连接，m93的源极与用于输入高电压vdd的高电压端连接；

m94的栅极与所述与非门的第二输入端f2电连接，m94的漏极与所述与非门的输出端o1电连接，m94的源极与用于输入高电压vdd的高电压端电连接；

m91和m92为n型薄膜晶体管，m93和m94为p型薄膜晶体管，但不以此为限。

如图10所示的与非门的实施例在工作时，

当f1和f2都接入低电平时，通过o1输出高电压；

当f1接入低电平，f2接入高电平时，通过o1输出高电压；

当f1接入高电平，f2接入低电平时，通过o1输出高电压；

当f1接入高电平，f2接入高电平时，通过o1输出低电压。

根据另一种具体实施方式，所述输入控制信号可以为所述输入信号；所述寄存节点控制子电路可以包括第一三态门和第二三态门；

所述第一三态门的第一控制端与所述第二时钟信号端电连接，所述第一三态门的第二控制端与所述输入信号端电连接，所述第一三态门的第三控制端与所述第一时钟信号端电连接，所述第一三态门的输出端与所述寄存节点电连接；

所述第二三态门的第一控制端与所述第一时钟信号端电连接，所述第二三态门的第二控制端与所述第一节点电连接，所述第二三态门的第三控制端与所述第二时钟信号端电连接，所述第二三态门的输出端与所述寄存节点电连接。

在本发明实施例中，所述输入控制信号可以为输入信号，所述寄存节点控制子电路可以包括第一三态门和第二三态门，通过第一三态门和第二三态门，控制所述寄存节点的电压信号。

如图11所示，在图5所示的栅极驱动单元的实施例的基础上，所述寄存节点控制子电路31包括第一三态门tri1和第二三态门tri2；

所述第一三态门tri1的第一控制端与所述第二时钟信号端电连接，所述第一三态门tri1的第二控制端与所述输入信号端stv_n-1电连接，所述第一三态门tri1的第三控制端与所述第一时钟信号端电连接，所述第一三态门tri1的输出端与所述寄存节点q电连接；

所述第二三态门tri2的第一控制端与所述第一时钟信号端电连接，所述第二三态门tri2的第二控制端与所述第一节点m电连接，所述第二三态门tri2的第三控制端与所述第二时钟信号端电连接，所述第二三态门tri2的输出端与所述寄存节点q电连接。

在图11所示的栅极驱动单元的实施例中，所述第一三态门tri1的结构可以如图8中所示，所述第二三态门tri2的结构可以如图9中所示，但不以此为限。

具体的，所述第一节点控制子电路可以包括或非门；

所述或非门的第一输入端与所述寄存节点电连接，所述或非门的第二输入端与所述输入信号端电连接，所述或非门的输出端与所述第一节点电连接。

如图12所示，所述第一节点控制子电路中的或非门的一实施例可以包括第十五晶体管m111、第十六晶体管m112、第十七晶体管m113和第十八晶体管m114；

m111的栅极与所述或非门的第二输入端e2电连接，m111的源极接入高电压vdd；

m112的栅极与所述或非门的第一输入端e1电连接，m112的源极与m111的漏极电连接，m112的漏极与所述或非门的输出端o2电连接；

m113的栅极与所述或非门的第二输入端e2电连接，m113的漏极与所述或非门的输出端o2电连接，m113的源极接入低电压vss；

m114的栅极与所述或非门的第一输入端e1电连接，m114的漏极与所述或非门的输出端o2电连接，m114的源极接入低电压vss。

在图12所示的或非门的实施例中，m111和m112可以为ptft（p型薄膜晶体管），m113和m114可以为ntft（n型薄膜晶体管），但不以此为限。

如图12所示的或非门的实施例在工作时，当e1和e2都接入低电平时，通过o2输出高电压；

当e1接入低电平，e2接入高电平时，通过o2输出低电压；

当e1接入高电平，e2接入低电平时，通过o2输出低电压；

当e1接入高电平，e2接入高电平时，通过o2输出低电压。

在具体实施时，所述输出模块可以包括传输门；

所述传输门的第一控制端与所述第一节点电连接，所述传输门的第二控制端与所述第二节点电连接，所述传输门的输入端与所述第一时钟信号端电连接，所述传输门的输出端与所述栅极驱动信号输出端电连接。

在本发明实施例中，所述传输门的第一控制端可以为正相控制端，所述传输门的第二控制端可以为反相控制端；或者，所述传输门的第一控制端可以为反相控制端，所述传输门的第二控制端可以为正相控制端。

如图13所示，所述传输门可以包括第十九晶体管m131和第二十晶体管m132；

m131的栅极与所述传输门的反相控制端l电连接，m131的漏极与所述传输门的输入端电连接，m131的源极与所述传输门的输出端电连接；

m132的栅极与所述传输门的正相控制端h电连接，m132的漏极与所述传输门的输入端电连接，m132的源极与所述传输门的输出端电连接；

m131为ptft（p型薄膜晶体管），m132为ntft（n型薄膜晶体管），但不以此为限。

具体的，所述下拉模块可以包括下拉晶体管；

所述下拉晶体管的控制极与所述第二节点电连接，所述下拉晶体管的第一极与第一电压端电连接，所述下拉晶体管的第二极与所述栅极驱动信号输出端电连接。

优选的，本发明实施例所述的栅极驱动单元还可以包括触控控制模块；

所述触控控制模块分别与触控控制端、所述栅极驱动信号输出端和第一电压端电连接，用于在所述触控控制端输入的触控控制信号的控制下，控制所述栅极驱动信号输出端与所述第一电压端之间连通。

在优选情况下，本发明实施例所述的栅极驱动单元可以包括触控控制模块，以在触控阶段，在触控控制端输入的触控控制信号的控制下，控制栅极驱动信号输出端输出第一电压，以使得相应行栅线关闭，不会影响触控。

具体的，所述触控控制模块可以包括触控控制晶体管；

所述触控控制晶体管的控制极与所述触控控制端电连接，所述触控控制晶体管的第一极与所述栅极驱动信号输出端电连接，所述触控控制晶体管的第二极与所述第一电压端电连接。

如图14所示，在图1所示的栅极驱动单元的实施例的基础上，本发明实施例所述的栅极驱动单元还包括触控控制模块14；

所述触控控制模块14分别与触控控制端tx_en、所述栅极驱动信号输出端stv_n和第一电压端电连接，用于在所述触控控制端tx_en输入的触控控制信号的控制下，控制所述栅极驱动信号输出端stv_n与第一电压端之间连通；

所述第一电压端用于输入第一电压v1。

本发明如图14的栅极驱动单元的实施例在工作时，在触控阶段，在tx_en输入的触控控制信号的控制下，控制stv_n输出第一电压v1，以使得相应行栅线关闭。

相应行栅线关闭指的是：显示面板包括的像素电路中的薄膜晶体管关闭，该薄膜晶体管是栅极与所述相应行栅线电连接的晶体管。

下面通过两具体实施例来说明本发明所述的栅极驱动单元。

如图15所示，本发明所述的栅极驱动单元的第一具体实施例包括移位寄存模块、输出模块12、下拉模块13和触控控制模块14，其中，

所述移位寄存模块包括第一节点控制电路和反相电路112；

所述第一节点控制电路包括寄存节点控制子电路和第一节点控制子电路32；

所述寄存节点控制子电路包括反相单元51和寄存节点控制单元52；

所述反相单元51包括第一反相器not1；

所述第一反相器not1的输入端与所述输入信号端电连接，所述第一反相器not1的输出端与所述输入反相节点电连接；

所述寄存节点控制单元52包括第一三态门tri1和第二三态门tri2；

所述第一反相器not1的输入端与所述输入信号端stv_n-1电连接，所述第一反相器not1的输出端与所述输入反相节点p电连接；

所述第一三态门tri1的第一控制端与所述第二时钟信号端电连接，所述第一三态门tri2的第二控制端与所述输入反相节点p电连接，所述第一三态门tri1的第三控制端与所述第一时钟信号端电连接，所述第一三态门tri1的输出端与所述寄存节点q电连接；

所述第二三态门tri2的第一控制端与所述第一时钟信号端电连接，所述第二三态门tri2的第二控制端与所述第一节点m电连接，所述第二三态门tri2的第三控制端与所述第二时钟信号端电连接，所述第二三态门tri2的输出端与所述寄存节点q电连接；

所述第一时钟信号端用于输入第一时钟信号clk，所述第二时钟信号端用于输入第二时钟信号clkb；

所述第一节点控制子电路32包括与非门nand；

所述与非门nand的第一输入端与所述寄存节点q电连接，所述与非门nand的第二输入端与所述输入反相节点p电连接，所述与非门nand的输出端与所述第一节点m电连接；

所述反相电路112包括第二反相器not2；

所述第二反相器not2的输入端与第一节点m电连接，所述第二反相器not2的输出端与第二节点n2电连接；

所述输出模块12包括传输门tg；

所述传输门tg的反相控制端与所述第一节点m电连接，所述传输门tg的正相控制端与所述第二节点n2电连接，所述传输门tg的输入端与所述第一时钟信号端电连接，所述传输门tg的输出端与所述栅极驱动信号输出端stv_n电连接；

所述下拉模块13包括下拉晶体管t19；

所述下拉晶体管t19的栅极与所述第二节点n2电连接，所述下拉晶体管t19的漏极接入低电压vss，所述下拉晶体管t19的源极与所述栅极驱动信号输出端stv_n电连接；

所述触控控制模块14包括触控控制晶体管t20；

所述触控控制晶体管t20的栅极与触控控制端tx_en电连接，所述触控控制晶体管t20的源极与所述栅极驱动信号输出端stv_n电连接，所述触控控制晶体管t20的漏极接入低电压vss。

在本发明所述的栅极驱动单元的第一具体实施例中，第一电压端为输入低电压vss的低电压端，t19为p型晶体管，t20为n型晶体管，但不以此为限。

在本发明所述的栅极驱动单元的第一具体实施例中，t20也可以被替换为p型晶体管。

本发明所述的栅极驱动单元的第一具体实施例在工作时，在触控阶段，tx_en输入高电平，t20导通，stv_n输出低电压，以使得相应行栅线关闭，不影响触控，有效避免了触控噪声。

如图16所示，本发明所述的栅极驱动单元的第一具体实施例在工作时，显示周期包括依次设置的输入阶段t1、输出阶段t2、复位阶段t3和输出截止保持阶段；所述输出截止保持阶段包括依次设置的多个输出截止保持时间段；

在输入阶段t1，clk为低电平，clkb为高电平，stv_n-1输入高电平，tri1输出高电平，nand输出高电平，tri2不输出（tri2不输出指的即为：tri2的输出端处于高阻抗状态）；m的电压信号为高电平信号，n2的电压信号为低电平信号，tg不导通，t19导通，stv_n输出低电压，寄存节点q的电位为高电平；

在输出阶段t2，clk为高电平，clkb为低电平，stv_n-1输入低电平，tri1不输出（tri1不输出指的即为：tri1的输出端处于高阻抗状态），寄存节点q寄存上一阶段（所述输入阶段t1）的高电平，nand输出低电平，tri2输出高电平，第一节点m的电位为低电平，第二节点n2的电位为高电平，tg导通，stv_n输出高电平；

在复位阶段t3，clk为低电平，clkb为高电平，stv_n-1输入低电平，tri1输出低电平，寄存节点q的电位为低电平，nand输出高电平，tri2不输出，第一节点m的电位为高电平，第二节点n2的电位为低电平，tg不导通，t19导通，stv_n输出低电平；

在第一输出截止保持时间段t41，clk为高电平，clkb为低电平，stv_n-1输入低电平，tri1不输出，寄存节点q寄存上一阶段（所述复位阶段t3）的低电平，nand输出高电平，第一节点m的电位为高电平，第二节点n2的电位为低电平，tg不导通，t19导通，stv_n输出低电平；

在第二输出截止保持时间段t42，clk为低电平，clkb为高电平，stv_n-1输入低电平，tri1输出低电平，nand输出高电平，tri2不输出，第一节点m的电位为高电平，第二节点n2的电位为低电平，tg不导通，t19导通，stv_n输出低电平。

本发明所述的栅极驱动单元的第一具体实施例在工作时，在所述显示周期，tx_en输入低电平，以控制t20关断，不对显示驱动产生影响。

图17所示，本发明所述的栅极驱动单元的第二具体实施例包括移位寄存模块、输出模块12、下拉模块13和触控控制模块14，其中，

所述移位寄存模块包括第一节点控制电路和反相电路112；

所述反相电路112包括反相器not；

所述反相器not的输入端与所述第一节点m电连接，所述反相器not的输出端与所述第二节点n2电连接；

所述第一节点控制电路包括寄存节点控制子电路31和第一节点控制子电路32，其中，

所述寄存节点控制子电路31包括第一三态门tri1和第二三态门tri2；

所述第一三态门tri1的第一控制端与所述第二时钟信号端电连接，所述第一三态门tri1的第二控制端与所述输入信号端stv_n-1电连接，所述第一三态门tri1的第三控制端与所述第一时钟信号端电连接，所述第一三态门tri1的输出端与所述寄存节点q电连接；

所述第二三态门tri2的第一控制端与所述第一时钟信号端电连接，所述第二三态门tri2的第二控制端与所述第一节点m电连接，所述第二三态门tri2的第三控制端与所述第二时钟信号端电连接，所述第二三态门tri2的输出端与所述寄存节点q电连接；

所述第一节点控制子电路32包括或非门nor；

所述或非门nor的第一输入端与所述寄存节点q电连接，所述或非门nor的第二输入端与所述输入信号端stv_n-1电连接，所述或非门nor的输出端与所述第一节点m电连接；

所述输出模块12包括传输门tg；

所述传输门tg的正相控制端与所述第一节点m电连接，所述传输门tg的反相控制端与所述第二节点n2电连接，所述传输门tg的输入端与所述第一时钟信号端电连接，所述传输门tg的输出端与所述栅极驱动信号输出端stv_n电连接；

所述下拉模块13包括下拉晶体管t19；

所述下拉晶体管t19的栅极与所述第二节点n2电连接，所述下拉晶体管t19的源极接入低电压vss，所述下拉晶体管t19的漏极与所述栅极驱动信号输出端stv_n电连接；

所述触控控制模块14包括触控控制晶体管t20；

所述触控控制晶体管t20的栅极与触控控制端tx_en电连接，所述触控控制晶体管t20的源极与所述栅极驱动信号输出端stv_n电连接，所述触控控制晶体管t20的漏极接入低电压vss。

在本发明所述的栅极驱动单元的第二具体实施例中，第一电压端为输入低电压vss的低电压端，t19为n型晶体管，t20为n型晶体管，但不以此为限。

在本发明所述的栅极驱动单元的第二具体实施例中，t20可以替换为p型晶体管，但不以此为限。

本发明所述的栅极驱动单元的第二具体实施例在工作时，在触控阶段，tx_en输入高电平，t20导通，stv_n输出低电压，以使得相应行栅线关闭，不影响触控，有效避免了触控噪声。

如图18所示，本发明所述的栅极驱动单元的第二具体实施例在工作时，显示周期包括依次设置的输入阶段t1、输出阶段t2、复位阶段t3和输出截止保持阶段；所述输出截止保持阶段包括依次设置的多个输出截止保持时间段；

在输入阶段t1，clk为低电平，clkb为高电平，stv_n-1输入高电平，tri1输出低电平，nor输出低电平，tri2不输出（tri2不输出指的即为：tri2的输出端处于高阻抗状态），第一节点m的电位为低电平，第二节点n2的电位为高电平，tg不导通，t19导通，stv_n输出低电平；

在输出阶段t2，clk为高电平，clkb为低电平，stv_n-1输入低电平，tri1不输出（tri1不输出指的即为：tri1的输出端处于高阻抗状态），寄存节点q寄存上一阶段（所述输入阶段t1）的高电平，nor输出高电平，tri2输出低电平，第一节点m的电位为高电平，第二节点n2的电位为低电平，tg导通，stv_n输出高电平，t19不导通；

在复位阶段t3，clk为低电平，clkb为高电平，stv_n-1输入低电平，tri1输出高电平，寄存节点q的电位为高电平，nor输出低电平，tri2不输出，第一节点m的电位为低电平，第二节点n2的电位为高电平，tg不导通，t19导通，stv_n输出低电平；

在第一输出截止保持时间段t41，clk为高电平，clkb为低电平，stv_n-1输入低电平，tri1不输出，寄存节点q寄存上一阶段（所述复位阶段t3）的高电平，nor输出低电平，tri2输出高电平，第一节点m的电位为低电平，第二节点n2的电位为高电平，tg不导通，t19导通，stv_n输出低电平；

在第二输出截止保持时间段t42，clk为低电平，clkb为高电平，stv_n-1输入低电平，tri1输出高电平，寄存节点q的电位为高电平，nor输出低电平，tri2不输出，第一节点m的电位为低电平，第二节点n2的电位为高电平，tg不导通，t19导通，stv_n输出低电平。

本发明所述的栅极驱动单元的第二具体实施例在工作时，在所述显示周期，tx_en输入低电平，以控制t20关断，不对显示驱动产生影响。

与本发明所述的栅极驱动单元的第一具体实施例相比，本发明所述的栅极驱动单元的第二具体实施例少采用一个反相器，减少了采用的晶体管的数量，进一步缩小了显示面板边框的尺寸。

本发明实施例所述的驱动方法，应用于上述的栅极驱动单元，显示周期包括依次设置的输入阶段、输出阶段和复位阶段；所述驱动方法包括：

在输入阶段，移位寄存模块在第一时钟信号和第二时钟信号的控制下，根据输入信号，控制第二节点的电压信号为第一电压信号，控制第一节点的电压信号为第二电压信号，下拉模块在所述第二节点的电压信号的控制下，控制栅极驱动信号输出端输出第一电压；

在输出阶段，移位寄存模块在第一时钟信号和第二时钟信号的控制下，根据输入信号，控制第一节点的电压信号为第一电压信号，控制第二节点的电压信号为第二电压信号，输出模块在所述第一节点的电压信号与所述第二节点的电压信号的控制下，控制所述栅极驱动信号输出端输出第一时钟信号；

在复位阶段，移位寄存模块在第一时钟信号和第二时钟信号的控制下，根据输入信号，控制第一节点的电压信号为第二电压信号，控制第二节点的电压信号为第一电压信号，下拉模块在所述第二节点的电压信号的控制下，控制栅极驱动信号输出端输出第一电压。

在本发明实施例所述的驱动方法中，移位寄存模块在第一时钟信号和第二时钟信号的控制下，控制第一节点的电压信号和第二节点的电压信号，并通过输出模块和下拉模块控制栅极驱动信号输出端输出的栅极驱动信号。

在具体实施时，所述第二电压信号可以为高电压信号，但不以此为限。

根据一种具体实施方式，所述移位寄存模块可以包括第一节点控制电路和反相电路；所述第一节点控制电路可以包括寄存节点控制子电路和第一节点控制子电路；所述寄存节点控制子电路可以包括反相单元和寄存节点控制单元；

所述在输入阶段，移位寄存模块在第一时钟信号和第二时钟信号的控制下，根据输入信号，控制第二节点的电压信号为第一电压信号，控制第一节点的电压信号为第二电压信号步骤包括：

在输入阶段，第一时钟信号的电位为第一电平，第二时钟信号的电位为第二电平，所述输入信号的电位为第二电平，反相单元对所述输入信号反相，以生成输入信号的反相信号；寄存节点控制单元在所述第一时钟信号、所述第二时钟信号和所述第一节点的电压信号的控制下，根据所述输入信号的反相信号，控制寄存节点的电压信号为第二电压信号；第一节点控制子电路根据所述寄存节点的电压信号和所述输入信号的反相信号，控制所述第一节点的电压信号为第二电压信号；反相电路控制第二节点的电压信号与所述第一节点的电压信号反相。

在具体实施时，所述第一电平可以为低电平，所述第二电平可以为高电平，但不以此为限。

根据一种具体实施方式，所述移位寄存模块可以包括第一节点控制电路和反相电路；所述第一节点控制电路可以包括寄存节点控制子电路和第一节点控制子电路；所述寄存节点控制子电路可以包括反相单元和寄存节点控制单元；

所述在输出阶段，移位寄存模块在第一时钟信号和第二时钟信号的控制下，根据输入信号，控制第一节点的电压信号为第一电压信号，控制第二节点的电压信号为第二电压信号步骤包括：

在输出阶段，第一时钟信号的电位为第二电平，第二时钟信号的电位为第一电平，所述输入信号的电位为第一电平，反相单元对所述输入信号反相，以生成输入信号的反相信号；寄存节点控制单元在所述第一时钟信号、所述第二时钟信号和所述第一节点的电压信号的控制下，根据所述输入信号的反相信号，控制维持所述寄存节点的电压信号为第二电压信号；第一节点控制子电路根据所述寄存节点的电压信号和所述输入信号的反相信号，控制所述第一节点的电压信号为第一电压信号；反相电路控制第二节点的电压信号与所述第一节点的电压信号反相。

根据一种具体实施方式，所述移位寄存模块可以包括第一节点控制电路和反相电路；所述第一节点控制电路可以包括寄存节点控制子电路和第一节点控制子电路；所述寄存节点控制子电路可以包括反相单元和寄存节点控制单元；

所述在复位阶段，移位寄存模块在第一时钟信号和第二时钟信号的控制下，根据输入信号，控制第一节点的电压信号为第二电压信号，控制第二节点的电压信号为第一电压信号步骤包括：

在复位阶段，第一时钟信号的电位为第一电平，第二时钟信号的电位为第二电平，所述输入信号的电位为第一电平，反相单元对所述输入信号反相，以生成输入信号的反相信号；寄存节点控制单元在所述第一时钟信号、所述第二时钟信号和所述第一节点的电压信号的控制下，根据所述输入信号的反相信号，控制所述寄存节点的电压信号为第一电压信号；第一节点控制子电路根据所述寄存节点的电压信号和所述输入信号的反相信号，控制所述第一节点的电压信号为第二电压信号；反相电路控制第二节点的电压信号与所述第一节点的电压信号反相。

根据另一种具体实施方式，所述移位寄存模块可以包括第一节点控制电路和反相电路；所述第一节点控制电路包括寄存节点控制子电路和第一节点控制子电路；

所述在输入阶段，移位寄存模块在第一时钟信号和第二时钟信号的控制下，根据输入信号，控制第二节点的电压信号为第一电压信号，控制第一节点的电压信号为第二电压信号步骤包括：

第一时钟信号的电位为第一电平，第二时钟信号的电位为第二电平，所述输入信号的电位为第二电平，所述寄存节点控制子电路在所述第一时钟信号、所述第二时钟信号和所述第一节点的电压信号的控制下，根据输入信号，控制寄存节点的电压信号为第一电压信号，所述第一节点控制子电路根据所述寄存节点的电压信号和所述输入信号，控制所述第一节点的电压信号为第一电压信号。

根据另一种具体实施方式，所述移位寄存模块可以包括第一节点控制电路和反相电路；所述第一节点控制电路包括寄存节点控制子电路和第一节点控制子电路；

所述在输出阶段，移位寄存模块在第一时钟信号和第二时钟信号的控制下，根据输入信号，控制第一节点的电压信号为第一电压信号，控制第二节点的电压信号为第二电压信号步骤包括：

第一时钟信号的电位为第二电平，第二时钟信号的电位为第一电平，所述输入信号的电位为第一电平，所述寄存节点控制子电路在所述第一时钟信号、所述第二时钟信号和所述第一节点的电压信号的控制下，根据输入信号，控制维持寄存节点的电压信号为第一电压信号，所述第一节点控制子电路根据所述寄存节点的电压信号和所述输入信号，控制所述第一节点的电压信号为第二电压信号。

根据另一种具体实施方式，所述移位寄存模块可以包括第一节点控制电路和反相电路；所述第一节点控制电路包括寄存节点控制子电路和第一节点控制子电路；

所述在复位阶段，移位寄存模块在第一时钟信号和第二时钟信号的控制下，根据输入信号，控制第一节点的电压信号为第二电压信号，控制第二节点的电压信号为第一电压信号步骤包括：

第一时钟信号的电位为第一电平，第二时钟信号的电位为第二电平，所述输入信号的电位为第一电平，所述寄存节点控制子电路在所述第一时钟信号、所述第二时钟信号和所述第一节点的电压信号的控制下，根据输入信号，控制寄存节点的电压信号为第二电压信号，所述第一节点控制子电路根据所述寄存节点的电压信号和所述输入信号，控制所述第一节点的电压信号为第一电压信号。

在具体实施时，所述显示周期还可以包括设置于所述复位阶段之后的输出截止保持阶段；所述输出截止保持阶段包括多个保持子阶段，每个保持子阶段包括依次设置的第一输出截止保持时间段和第二输出截止保持时间段；所述驱动方法还包括：

在所述第一输出截止保持时间段，移位寄存模块在第一时钟信号和第二时钟信号的控制下，根据输入信号，控制第一节点的电压信号为第二电压信号，控制第二节点的电压信号为第一电压信号，下拉模块在所述第二节点的电压信号的控制下，控制栅极驱动信号输出端输出第一电压；

在所述第二输出截止保持时间段，移位寄存模块在第一时钟信号和第二时钟信号的控制下，根据输入信号，控制第一节点的电压信号为第二电压信号，控制第二节点的电压信号为第一电压信号，下拉模块在所述第二节点的电压信号的控制下，控制栅极驱动信号输出端输出第一电压。

根据一种具体实施方式，所述移位寄存模块可以包括第一节点控制电路和反相电路；所述第一节点控制电路可以包括寄存节点控制子电路和第一节点控制子电路；所述寄存节点控制子电路可以包括反相单元和寄存节点控制单元；

所述在所述第一输出截止保持时间段，移位寄存模块在第一时钟信号和第二时钟信号的控制下，根据输入信号，控制第一节点的电压信号为第二电压信号，控制第二节点的电压信号为第一电压信号步骤包括：

在第一输出截止保持时间段，第一时钟信号的电位为第二电平，第二时钟信号的电位为第一电平，所述输入信号的电位为第一电平，反相单元对所述输入信号反相，以生成输入信号的反相信号；寄存节点控制单元在所述第一时钟信号、所述第二时钟信号和所述第一节点的电压信号的控制下，根据所述输入信号的反相信号，控制维持所述寄存节点的电压信号为第一电压信号；第一节点控制子电路根据所述寄存节点的电压信号和所述输入信号的反相信号，控制所述第一节点的电压信号为第二电压信号；反相电路控制第二节点的电压信号与所述第一节点的电压信号反相。

根据一种具体实施方式，所述移位寄存模块可以包括第一节点控制电路和反相电路；所述第一节点控制电路可以包括寄存节点控制子电路和第一节点控制子电路；所述寄存节点控制子电路可以包括反相单元和寄存节点控制单元；

所述在所述第二输出截止保持时间段，移位寄存模块在第一时钟信号和第二时钟信号的控制下，根据输入信号，控制第一节点的电压信号为第二电压信号，控制第二节点的电压信号为第一电压信号步骤包括：

在第二输出截止保持时间段，第一时钟信号的电位为第一电平，第二时钟信号的电位为第二电平，所述输入信号的电位为第一电平，反相单元对所述输入信号反相，以生成输入信号的反相信号；寄存节点控制单元在所述第一时钟信号、所述第二时钟信号和所述第一节点的电压信号的控制下，根据所述输入信号的反相信号，控制所述寄存节点的电压信号为第一电压信号；第一节点控制子电路根据所述寄存节点的电压信号和所述输入信号的反相信号，控制所述第一节点的电压信号为第二电压信号；反相电路控制第二节点的电压信号与所述第一节点的电压信号反相。

根据另一种具体实施方式，所述移位寄存模块可以包括第一节点控制电路和反相电路；所述第一节点控制电路包括寄存节点控制子电路和第一节点控制子电路；

所述在所述第一输出截止保持时间段，移位寄存模块在第一时钟信号和第二时钟信号的控制下，根据输入信号，控制第一节点的电压信号为第二电压信号，控制第二节点的电压信号为第一电压信号步骤包括：

第一时钟信号的电位为第二电平，第二时钟信号的电位为第一电平，所述输入信号的电位为第一电平，所述寄存节点控制子电路在所述第一时钟信号、所述第二时钟信号和所述第一节点的电压信号的控制下，根据输入信号，控制维持寄存节点的电压信号为第二电压信号，所述第一节点控制子电路根据所述寄存节点的电压信号和所述输入信号，控制所述第一节点的电压信号为第一电压信号。

根据另一种具体实施方式，所述移位寄存模块可以包括第一节点控制电路和反相电路；所述第一节点控制电路包括寄存节点控制子电路和第一节点控制子电路；

所述在所述第二输出截止保持时间段，移位寄存模块在第一时钟信号和第二时钟信号的控制下，根据输入信号，控制第一节点的电压信号为第二电压信号，控制第二节点的电压信号为第一电压信号步骤包括：

第一时钟信号的电位为第一电平，第二时钟信号的电位为第二电平，所述输入信号的电位为第一电平，所述寄存节点控制子电路在所述第一时钟信号、所述第二时钟信号和所述第一节点的电压信号的控制下，根据输入信号，控制寄存节点的电压信号为第二电压信号，所述第一节点控制子电路根据所述寄存节点的电压信号和所述输入信号，控制所述第一节点的电压信号为第一电压信号。

优选的，本发明实施例所述的栅极驱动单元还可以包括触控控制模块；本发明实施例所述的驱动方法还可以包括：

在触控阶段，所述触控控制模块在触控控制端输入的触控控制信号的控制下，控制所述栅极驱动信号输出端与所述第一电压端之间连通，以控制所述栅极驱动信号输出端输出第一电压，从而使得相应行栅线关闭，以不影响触控。

本发明实施例所述的栅极驱动电路包括多级上述的栅极驱动单元。

在具体实施时，本发明实施例所述的栅极驱动电路包括的第一级栅极驱动单元的输入信号端可以与起始信号端电连接；

本发明实施例所述的栅极驱动电路包括的第n级栅极驱动单元的输入信号端可以与本发明实施例所述的栅极驱动电路包括的第n-1级栅极驱动单元的栅极驱动信号输出端电连接；n为大于1的整数。

如图19所示，本发明实施例所述的栅极驱动电路包括w级上述的栅极驱动单元；w为正整数；

在图19中示出了所述栅极驱动电路包括的第一级栅极驱动单元s1、所述栅极驱动电路包括的第二级栅极驱动单元s2、所述栅极驱动电路包括的第三级栅极驱动单元s3、所述栅极驱动电路包括的第w-1级栅极驱动单元sw-1和所述栅极驱动电路包括的第w级栅极驱动单元sw；

s1的输入信号端接入起始信号stv；

s2的输入信号端与s1的栅极驱动信号输出端stv_1电连接；

s3的输入信号端与s2的栅极驱动信号输出端stv_2电连接；

sw的输入信号端与sw-1的栅极驱动信号输出端stv_w-1电连接；

在图19中，标号为stv_3的为s3的栅极驱动信号输出端，标号为stv_w的为sw的栅极驱动信号输出端。

在图19中，标号为clk的为第一时钟信号，标号为clkb的为第二时钟信号。

本发明实施例所述的显示装置包括上述的栅极驱动电路。

在本发明实施例中，所述显示装置可以为oled（organiclight-emittingdiode，有机发光二极管）显示装置、lcd（liquidcrystaldisplay,液晶显示）装置或pled（polymerlightemittingdevices，聚合物发光器件）显示装置，但不以此为限。

根据一种具体实施方式，本发明实施例所述的显示装置可以包括两个所述栅极驱动电路；所述显示装置还可以包括n行像素电路；n为正整数；

第一个所述栅极驱动电路用于为所述n行像素电路中的奇数行像素电路提供相应的栅极驱动信号；

第二个所述栅极驱动电路用于为所述n行像素电路中的偶数行像素电路提供相应的栅极驱动信号。

在具体实施时，可以通过第一个所述栅极驱动电路为奇数行像素电路提供相应的栅极驱动信号，通过第二个所述栅极驱动电路为偶数行像素电路提供相应的栅极驱动信号。

本发明实施例所述的显示装置通过两个栅极驱动电路分别为奇数行像素电路、偶数行像素电路提供相应的栅极驱动信号，可以加快栅极扫描的速度。

在具体实施时，本发明实施例所述的显示装置还可以包括显示基板；所述n行像素电路设置于所述显示基板上；

第一个所述栅极驱动电路可以设置于所述显示基板的左侧边，第二个所述栅极驱动电路可以设置于所述显示基板的右侧边；或者，第一个所述栅极驱动电路可以设置于所述显示基板的右侧边，第二个所述栅极驱动电路可以设置于所述显示基板的左侧边，但不以此为限。

根据另一种具体实施方式，本发明实施例所述的显示装置可以包括两个所述栅极驱动电路；所述显示装置还可以包括显示基板和设置于所述显示基板上的n行像素电路；n为正整数；

第一个所述栅极驱动电路用于为所述n行像素电路提供相应的栅极驱动信号；

第二个所述栅极驱动电路用于为所述n行像素电路提供相应的栅极驱动信号；

第一个所述栅极驱动电路设置于所述显示基板的左侧边，第二个所述栅极驱动电路设置于所述显示基板的右侧边。

本发明实施例所述的显示装置可以通过两个栅极驱动电路为所述像素电路分别提供相应的栅极驱动信号，可以避免由于单向提供栅极驱动信号而导致的部分像素电路充电不足的情况发生。

如图20所示，本发明所述的显示装置的第一具体实施例包括控制信号提供电路201、n行像素电路、第一栅极驱动电路g1和第二栅极驱动电路g2；n为正整数；

所述第一栅极驱动电路g1用于为奇数行像素电路提供相应的栅极驱动信号；

所述第二栅极驱动电路g2用于为偶数行像素电路提供相应的栅极驱动信号；

所述第一栅极驱动电路g1位于显示基板（图20中未示出）的左侧边，所述第二栅极驱动电路g2位于显示基板的右侧边；

所述第一栅极驱动电路g1包括的第一级栅极驱动单元s11与第一行像素电路pixel1电连接，用于为所述第一行像素电路pixel1提供相应的栅极驱动信号；

所述第一栅极驱动电路g1包括的第二级栅极驱动单元s13与第三行像素电路pixel3电连接，用于为所述第三行像素电路pixel3提供相应的栅极驱动信号；s13的输入信号端与s11的栅极驱动信号输出端电连接；

所述第一栅极驱动电路g1包括的倒数第二级栅极驱动单元s1n-3与第n-3行像素电路pixeln-3电连接，用于为所述第n-3行像素电路pixeln-3提供相应的栅极驱动信号；

所述第一栅极驱动电路g1包括的最后一级栅极驱动单元s1n-1与第n-1行像素电路pixeln-1电连接，用于为所述第n-1行像素电路pixeln-1提供相应的栅极驱动信号；s1n-1的输入信号端与s1n-3的栅极驱动信号输出端电连接；

所述第二栅极驱动电路g2包括的第一级栅极驱动单元s12与第二行像素电路pixel2电连接，用于为所述第二行像素电路pixel2提供相应的栅极驱动信号；

所述第二栅极驱动电路g2包括的第二级栅极驱动单元s14与第四行像素电路pixel4电连接，用于为所述第四行像素电路pixel4提供相应的栅极驱动信号；s14的输入信号端与s12的栅极驱动信号输出端电连接；

所述第二栅极驱动电路g2包括的倒数第二级栅极驱动单元s1n-2与第n-2行像素电路pixeln-2电连接，用于为所述第n-2行像素电路pixeln-2提供相应的栅极驱动信号；

所述第二栅极驱动电路g2包括的最后一级栅极驱动单元s1n与第n行像素电路pixeln电连接，用于为所述第n行像素电路pixeln提供相应的栅极驱动信号；s1n的输入信号端与s1n-2的栅极驱动信号输出端电连接；

所述控制信号提供电路201用于为s11的输入信号端提供左侧起始信号stvl，并为第一栅极驱动电路g1提供第一左侧时钟信号clkl和第二左侧时钟信号clkbl；

所述控制信号提供电路201用于为s12的输入信号端提供右侧起始信号stvr，并为第二栅极驱动电路g2提供第一右侧时钟信号clkr和第二右侧时钟信号clkbr。

在本发明如图20所示的显示装置的第一具体实施例中，采用双边单向栅极驱动扫描的方式，通过位于显示基板的左侧边的第一栅极驱动电路g1为奇数行像素电路提供相应的栅极驱动信号，通过位于显示基板的右侧边的第二栅极驱动电路g2为偶数行像素电路提供相应的栅极驱动信号。

如图21所示，本发明所述的显示装置的第二具体实施例包括控制信号提供电路201、n行像素电路、第一栅极驱动电路g1和第二栅极驱动电路g2；n为正整数；

所述第一栅极驱动电路g1用于为所述n行像素电路提供相应的栅极驱动信号；

所述第二栅极驱动电路g2用于为所述n行像素电路提供相应的栅极驱动信号；

所述第一栅极驱动电路g1设置于显示基板（图21中未示出）的左侧边，所述第二栅极驱动电路g2设置于显示基板的右侧边；

所述第一栅极驱动电路g1包括的第一级栅极驱动单元s11与第一行像素电路pixel1电连接；

所述第一栅极驱动电路g1包括的第二级栅极驱动单元s12与第二行像素电路pixel2电连接；

所述第一栅极驱动电路g1包括的第n-1级栅极驱动单元s1n-1与第n-1行像素电路pixeln-1电连接；

所述第一栅极驱动电路g1包括的第n级栅极驱动单元s1n与第n行像素电路pixeln电连接；

所述第二栅极驱动电路g2包括的第一级栅极驱动单元s21与第一行像素电路pixel1电连接；

所述第二栅极驱动电路g2包括的第二级栅极驱动单元s22与第二行像素电路pixel2电连接；

所述第二栅极驱动电路g2包括的第n-1级栅极驱动单元s2n-1与第n-1行像素电路pixeln-1电连接；

所述第二栅极驱动电路g2包括的第n级栅极驱动单元s2n与第n行像素电路pixeln电连接；

所述控制信号提供电路201用于为s11的输入信号端提供左侧起始信号stvl，并为第一栅极驱动电路g1提供第一左侧时钟信号clkl和第二左侧时钟信号clkbl；

所述控制信号提供电路201用于为s21的输入信号端提供右侧起始信号stvr，并为第二栅极驱动电路g2提供第一右侧时钟信号clkr和第二右侧时钟信号clkbr；

s12的输入信号端与s11的栅极驱动信号输出端电连接；

s1n的输入信号端与s1n-1的栅极驱动信号输出端电连接；

s22的输入信号端与s21的栅极驱动信号输出端电连接；

s2n的输入信号端与s2n-1的栅极驱动信号输出端电连接。

在本发明如图21所示的显示装置的第二具体实施例中，采用双边双向栅极驱动扫描的方式，通过位于显示基板的左侧边的第一栅极驱动电路g1和位于显示基板的右侧边的第二栅极驱动电路g2同时为n行像素电路提供相应的栅极驱动信号。

本发明实施例所提供的显示装置可以为手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。