显示面板的驱动方法、驱动装置和显示设备与流程

本公开涉及显示技术领域，具体涉及一种显示面板的驱动方法、驱动装置和显示设备。

背景技术：

显示器进行画面显示时，数据驱动芯片通过数据线向像素单元输出数据电压。为了减少数据驱动芯片的引脚，相关技术中在数据驱动芯片和数据线之间设置数据选择器(mux)，数据驱动芯片的一个输出引脚可以通过数据选择器连接多条数据线。但是，这种驱动方式容易出现像素单元充电不足的问题。

技术实现要素：

本公开旨在至少解决现有技术中存在的技术问题之一，提出了一种显示面板的驱动方法、驱动装置和显示设备。

本公开提供一种显示面板的驱动方法，所述显示面板包括：多个数据线组和与该多个数据线组一一对应的多个数据选择器，每个所述数据线组包括至少三条数据线，所述数据选择器配置为在每个行扫描周期，将其输入端依次与相应的数据线组中的每条数据线导通；其中，所述驱动方法包括：对于至少一个所述数据线组而言，进行以下步骤：

获取当前行扫描周期中待输出至所述数据线组中每条数据线的数据电压；

当待输出至所述数据线组中每条数据线上的数据电压不完全相等时，按照从大到小或从小到大的顺序，依次将待输出至每条数据线的数据电压输出至所述数据线组所对应的数据选择器的输入端，并且，每将一个数据电压输出至所述数据选择器的输入端，均控制所述数据选择器将其输入端与待接收所述数据电压的数据线导通。

可选地，所述按照从大到小或从小到大的顺序，依次将待输出至每条数据线的数据电压输出至相应的所述数据选择器的输入端，包括：

获取待输出至所述数据线组的所有数据电压中的最大值和最小值；

获取所述最大值与参考电压的差值，以该差值作为第一差值；并获取所述最小值与所述参考电压的差值，以该差值作为第二差值；

比较所述第一差值和第二差值，当所述第一差值小于所述第二差值时，按照从大到小的顺序，依次将待输出至每条数据线的数据电压输出至相应的所述数据选择器的输入端；当所述第一差值大于所述第二差值时，按照从小到大的顺序，依次将待输出至每条数据线的数据电压输出至相应的所述数据选择器的输入端。

可选地，若当前行扫描周期为帧扫描周期中的第一个之后的行扫描周期，则所述参考电压为前一个行扫描周期中最后输出至所述数据选择器的输入端的数据电压。

可选地，所述驱动方法还包括：

对当前行扫描周期中最后输出至所述数据选择器的输入端的数据电压进行存储。

相应地，本公开实施例还提供一种显示面板的驱动装置，所述显示面板包括：多个数据线组和与该多个数据线组一一对应的多个数据选择器，每个所述数据线组包括至少三条数据线，所述数据选择器配置为在每个行扫描周期，将其输入端依次与相应的数据线组中的每条数据线导通；

其中，所述驱动装置包括：数据采集模块、电压输出模块和控制模块，

所述数据采集模块配置为获取当前行扫描周期内待输出至所述数据线组中每条数据线的数据电压；

对于至少一个所述数据线组而言，所述电压输出模块配置为在所述数据线组中每条数据线上的数据电压不完全相等时，按照从大到小或从小到大的顺序依次将待输出至每条数据线的数据电压输出至相应的所述数据选择器的输入端；

所述电压输出模块每将一个数据电压输出至所述数据选择器的输入端，所述控制模块均配置为控制所述数据选择器的输入端与待接收所述数据电压的数据线导通。

可选地，所述电压输出模块包括：

极值获取单元，配置为获取待输出至所述数据线组的所有数据电压中的最大值和最小值；

差值获取单元，配置为获取所述最大值与参考电压的差值，以该差值作为第一差值；并获取所述最小值与所述参考电压的差值，以该差值作为第二差值；

比较单元，配置为比较所述第一差值和所述第二差值；

输出单元，配置为当所述第一差值小于所述第二差值时，按照从大到小的顺序，依次将待输出至每条数据线的数据电压输出至相应的所述数据选择器的输入端；当所述第一差值大于所述第二差值时，按照从小到大的顺序，依次将待输出至每条数据线的数据电压输出至相应的所述数据选择器的输入端。

可选地，若当前行扫描周期为帧扫描周期中的第一个之后的行扫描周期，则所述参考电压为前一个行扫描周期中最后输出至所述数据选择器的输入端的数据电压。

可选地，所述驱动装置还包括：

存储模块，配置为存储所述电压输出模块在当前行扫描周期最后输出的数据电压。

可选地，所述数据选择器包括多个选通单元，所述数据选择器的选通单元与相应数据线组中的数据线一一对应，所述选通单元配置为在第一电平的信号的控制下将相应的数据线与所述数据选择器的输入端导通，并在第二电平的信号的控制下将相应的数据线与所述数据选择器的输入端断开；

所述控制模块与多个时钟信号端相连，所述时钟信号端的数量与每个数据线组中的数据线的数量相同；每个所述时钟信号端均提供在所述第一电平和所述第二电平之间切换的时钟信号，且在每个所述行扫描周期，所述多个时钟信号端的信号依次达到所述第一电平；所述电压输出模块每将一个数据电压输出至所述数据选择器的输入端，所述控制模块均配置为将其中一个时钟信号端的有效信号传输至待接收所述数据电压的数据线所对应的选通单元，以使所述选通单元将所述数据选择器的输入端与待接收所述数据电压的数据线导通。

可选地，所述控制模块包括多个开关器件，每个选通单元与每个时钟信号端之间均连接有所述开关器件，每个所述开关器件均对应连接一条控制信号线，所述开关器件配置为在控制信号线的控制下，将所述开关器件所连接的选通单元与所述时钟信号端导通或断开。

可选地，所述开关器件包括开关晶体管，所述开关晶体管的控制极与所述控制信号线相连，所述开关晶体管的第一极与所述选通单元相连，所述开关晶体管的第二极与所述时钟信号端相连。

相应地，本公开实施例还一种显示设备，包括：显示面板和上述的显示面板的驱动装置，所述显示面板包括：多个数据线组和与该多个数据线组一一对应的多个数据选择器，每个所述数据线组包括至少三条数据线，每个所述数据选择器均配置为在每个行扫描周期，将所述数据选择器的输入端依次与相应的数据线组中的每条数据线导通。

可选地，每个所述数据线组均包括三条所述数据线。

可选地，所述数据选择器包括连接在其输入端与相应数据线组中的每条数据线之间的选通单元，所述选通单元配置为在第一电平的信号的控制下将相应的数据线与所述数据选择器的输入端导通，并在第二电平的信号的控制下将相应的数据线与所述数据选择器的输入端断开。

可选地，所述选通单元包括选通晶体管，所述选通晶体管的控制极与所述驱动装置相连，所述选通晶体管的第一极与所述数据选择器的输入端相连，所述选通晶体管的第二极与相应的数据线相连。

附图说明

附图是用来提供对本公开的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本公开，但并不构成对本公开的限制。在附图中：

图1为本公开实施例提供的显示面板的结构示意图；

图2为本公开实施例提供的一种显示面板的驱动方法流程图；

图3a为对比例中提供的其中一个数据线组在当前行扫描周期的驱动时序图；

图3b为本公开实施例中提供的其中一个数据线组在当前行扫描周期的驱动时序图；

图4为本公开实施例中提供的步骤s102的一种可选实现方式示意图；

图5a为对比例中提供的其中一个数据线组在相邻两个行扫描周期的数据电压时序图；

图5b为本公开实施例中在相邻两个行扫描周期的数据电压时序图；

图6为本公开实施例中提供的驱动装置的结构示意图；

图7为本公开实施例中提供的电压输出模块的一种可选结构示意图；

图8为本公开实施例中提供的另一种驱动装置的结构示意图；

图9为本公开实施例中提供的控制模块的结构示意图；

图10为本公开的一具体示例中提供的向数据线组提供数据电压的时序图。

具体实施方式

以下结合附图对本公开的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本公开，并不用于限制本公开。

本公开实施例提供一种显示面板的驱动方法，图1为本公开实施例提供的显示面板的结构示意图，图2为本公开实施例提供的一种显示面板的驱动方法流程图，如图1所示，显示面板包括：多个数据线组datag和与该多个数据线组datag一一对应的多个数据选择器10，每个数据线组datag包括至少三条数据线data1～data3。数据选择器10具有输入端in和多个输出端，数据选择器10的输入端in可以连接数据驱动芯片的输出端；数据选择器10的多个输出端与数据选择器10所对应的数据线组datag中的多条数据线一一对应相连。数据选择器10配置为在每个行扫描周期，将其输入端in依次多个输出端导通，从而使输入端in依次与相应的数据线组datag中的每条数据线导通，进而将数据选择器10输入端in接收到的数据电压依次传输至每条数据线data1～data3。

如图1中所示，显示面板还可以包括多条栅线gate，栅线gate和数据线交叉设置，从而在显示区限定出多个像素单元，每个像素单元中设置有薄膜晶体管t0和电容c。薄膜晶体管t0的栅极与栅线gate相连，薄膜晶体管t0的第一极与数据线相连，薄膜晶体管t0的第二极与像素电极(即，电容c的一个极板)相连。

需要说明的是，“行扫描周期”为栅线接收到扫描信号的阶段。例如，显示每帧画面的第一个行扫描周期即为第一条栅线接收到扫描信号的阶段，显示每帧画面的第二个行扫描周期即为第二条数据线接收到扫描信号的阶段。当栅线gate接收到扫描信号时，相应行的像素单元中的薄膜晶体管t0开启，从而在相应的数据线接收到数据电压时，将该数据电压传输至像素电极。

如图2所示，本公开实施例提供的驱动方法包括：对于至少一个数据线组而言，进行以下步骤s101和s102。

步骤s101、获取当前行扫描周期中待输出至数据线组datag中每条数据线的数据电压。

其中，待输出至每条数据线的数据电压可以根据待显示图像的图像信息确定。

步骤s102、当待输出至数据线组datag中每条数据线上的数据电压不完全相等时，按照从大到小或从小到大的顺序，依次将待输出至每条数据线的数据电压输出至数据线组datag所对应的数据选择器的输入端；并且，每将一个数据电压输出至数据选择器10的输入端in，均控制数据选择器10将其输入端in与待接收数据电压的数据线导通。

需要理解的是，数据线组datag中每条数据线上的数据电压不完全相等，是指在数据线组datag中，至少一条数据线上的数据电压与其他数据线上的数据电压不同。

还需要说明的是，本公开实施例是以其中一个行扫描周期为例对驱动方法进行说明的，在每个行扫描周期，均执行步骤s101和s102。

以其中一个数据线组在当前行扫描周期的驱动时序为例，图3a为对比例中提供的其中一个数据线组在当前行扫描周期的驱动时序图，图3b为本公开实施例中提供的其中一个数据线组在当前行扫描周期的驱动时序图。其中，数据线组包括三条数据线date1～date3，三条数据线date1～date3在当前行扫描周期待接收的数据电压分别为v1、v2和v3。图3a和图3b中，vdata为向数据选择器10的输入端in提供的数据电压，mux1为控制数据选择器10的输入端与数据线组dateg中的第一条数据线data1导通/断开的控制信号；mux1为高电平时，控制数据选择器10的输入端与数据线组dateg中的第一条数据线data1导通；mux2为控制数据选择器10的输入端与数据线组dateg中的第二条数据线data2导通/断开的控制信号；mux2为高电平时，控制数据选择器10的输入端与数据线组dateg中的第二条数据线data2导通；mux3为控制数据选择器10的输入端与数据线组中的第三条数据线data3导通/断开的控制信号；mux3为高电平时，控制数据选择器10的输入端与数据线组datag中的第三条数据线data3导通。

如图3a和图3b所示，在每个行扫描期间，数据驱动芯片的输出端需向数据选择器10的输入端in输出三次数据电压，导致像素单元每次充电的时间较短。图3a和图3b中，实线表示像素单元实际接收到的数据电压。在图3a中，在当前的行扫描周期，mux1、mux2和mux3依次达到高电平，数据选择器10的输入端依次与第一条数据线data1、第二条数据线data2和第二条数据线data3导通。由于v1与v2之间的压差、v2与v3之间的压差较大，因此像素单元所充入的电压难以达到理想电压，并且，向数据选择器10的输入端提供的电压的跳变压差较大，也会导致驱动功耗较大。

而在本公开实施例中，如图3b所示，在每个行扫描周期，向数据选择器10的输入端提供的数据电压是从大到小或从小到大依次变化的，因此可以使得数据选择器10的输入端的数据电压的跳变量减小，从而改善像素单元充电不足的情况，并减小驱动功耗。

图4为本公开实施例中提供的步骤s102的一种可选实现方式示意图，如图4所示，步骤s102包括以下步骤s102a至步骤s102c。

步骤102a、获取待输出至数据线组datag的所有数据电压中的最大值和最小值。

步骤102b、获取最大值与参考电压的差值，以该差值作为第一差值；并获取最小值与参考电压的差值，以该差值作为第二差值。

其中，参考电压可以预先设置。例如，可以预先统计出数据电压通常所能达到最大值和最小值，并将该最大值和最小值的平均值作为参考电压。

在一种实施例中，若当前行扫描周期为帧扫描周期中的第一个之后的行扫描周期，则将前一个行扫描周期中最后输出至数据选择器10的输入端的数据电压作为步骤102b中的参考电压。若当前行扫描周期为帧扫描周期中的第一个行扫描周期，则可以将参考电压设置为预设值，例如，0v。

其中，帧扫描周期为显示一帧画面的阶段。

步骤102c、比较第一差值和第二差值，当第一差值小于第二差值时，按照从大到小的顺序，依次将待输出至每条数据线的数据电压输出至数据线组datag对应的数据选择器10的输入端；当第一差值大于第二差值时，按照从小到大的顺序，依次将待输出至每条数据线的数据电压输出至数据线组datag对应的数据选择器10的输入端。

例如，前一个行扫描周期中，最后输出至数据选择器10的输入端的数据电压为1.5v；当前行扫描周期中，待输出至数据线组datag中三条数据线data1～data3的数据电压分别为2v、1.3v、2.5v，则在按照从小到大的顺序依次将1.3v、2v、2.5v的数据电压分别输出至数据选择器10的输入端in，从而使得在数据选择器10输入端in的数据电压在相邻两个行扫描周期之间的跳变量减小，进一步改善像素单元充电不足的现象，并进一步降低驱动功耗。

可以理解的是，当第一差值与第二差值相等时，则表示待输出至数据线组datag中每条数据线的数据电压是相同的，因此，可以按照任意顺序将各数据电压设置至数据线组datag的各数据线上。

图5a为对比例中提供的其中一个数据线组在相邻两个行扫描周期的数据电压时序图，图5b为本公开实施例中提供的其中一个数据线组在相邻两个行扫描周期的数据电压时序图。其中，在第n个行扫描周期，待输出至其中一个数据线组datag中的三条数据线data1～data3的数据电压分别为v1_1、v2_1、v3_1；在第n+1个行扫描周期，待输出至三条数据线data1～data3的数据电压分别为v1_2、v2_2、v3_2，其中，v1_1>v3_1>v2_1，v1_2>v3_2>v2_2＝v2_1。在对比例中，在第n个行扫描周期，依次向数据选择器10的输入端in提供数据电压v1_1、v2_1、v3_1；且输入数据电压v1_1时，控制数据选择器10的输入端in与数据线data1导通，输入数据电压v2_1时，控制数据选择器10的输入端in与数据线data2导通，输入数据电压v3_1时，控制数据选择器10的输入端in与数据线data3导通。在第n+1个行扫描周期，依次向数据选择器10的输入端in提供数据电压v1_2、v2_2、v3_2，且提供数据电压v1_2时，控制数据选择器10的输入端in与数据线data1导通，输入数据电压v2_2时，控制数据选择器10的输入端与数据线data2导通，输入数据电压v3_2时，控制数据选择器10的输入端与数据线data3导通。这种情况下，在两个行扫描周期，数据选择器10输入端in的数据电压的跳变总量为|v1_1-v2_1|+|v2_1-v3_1|+|v3_1-v1_2|+|v1_2-v2_2|+|v3_2-v2_2|。

而在本公开实施例中，在第n个行扫描周期，依次向数据选择器10的输入端in提供数据电压v1_1、v3_1、v2_1；在第n+1个行扫描周期，依次向数据选择器10的输入端in提供数据电压v2_2、v3_2、v1_2，这样，在两个行扫描周期，数据选择器10的输入端in的数据电压的跳变总量为|v1-v2|+|v4-v2|，该跳变总量明显小于对比例中的电压的跳变总量。因此，和对比例相比，本公开实施例的驱动方法可以有效减小数据选择器10输入端in上的电压跳变总量，即，减小数据驱动芯片的输出端的电压跳变总量，从而改善像素单元充电不足的现象，并降低驱动功耗。

在一种实施例中，驱动方法还包括：对当前行扫描周期中最后输出至数据选择器10的输入端in的数据电压进行存储，从而便于在下一个行扫描周期中对参考电压进行获取。

需要说明的是，在本公开实施例中，可以使一部分数据线组中的每一个数据线组的驱动过程采用步骤s101至步骤s102的过程；也可以使显示面板的每一组数据线组的驱动过程均按照步骤s101至步骤s102的过程进行，只要使得所有数据线上数据电压的跳变总量相较于图5a中的驱动方式有所降低即可。

本公开实施例还提供一种显示面板的驱动装置，如图1所示，显示面板包括：多个数据线组datag和与该多个数据线组datag一一对应的多个数据选择器10，每个数据线组datag均包括至少三条数据线data1～data3，数据选择器10配置为在每个行扫描周期，将其输入端in依次与相应的数据线组datag中的每条数据线导通。在一种实施例中，数据选择器10包括多个选通单元11～13，数据选择器10的选通单元11～13与相应数据线组datag中的数据线一一对应，选通单元11～13配置为在第一电平的信号的控制下将相应的数据线与数据选择器10的输入端in导通，并在第二电平的信号的控制下将相应的数据线与数据选择器10的输入端in断开。在一些实施例中，第一电平为高电平，第二电平为低电平。

选通单元11可以包括选通晶体管t1，选通单元12可以包括选通晶体管t2，选通单元13可以包括选通晶体管t3。选通晶体管t1～t3的控制极用于接收第一电平或第二电平的控制信号，选通晶体管t1～t3的第一极与数据选择器的输入端in相连，选通晶体管t1～t3的第二极与数据线相连。

图6为本公开实施例中提供的驱动装置的结构示意图，如图6所示，驱动装置包括：数据采集模块20、电压输出模块30和控制模块40。

数据采集模块20配置为获取当前行扫描周期内待输出至数据线组中每条数据线的数据电压。

对于至少一个数据线组而言，电压输出模块30配置为在数据线组中每条数据线上的数据电压不完全相等时，按照从大到小或从小到大的顺序依次将待输出至每条数据线的数据电压输出至相应的数据选择器10的输入端。

控制模块40配置为，电压输出模块30每将一个数据电压输出至数据选择器10的输入端，控制模块40均控制数据选择器10的输入端与待接收数据电压的数据线导通。

在本公开实施例中，在每个行扫描周期，电压输出模块30向数据选择器10的输入端提供的数据信号是是从大到小或从小到大依次变化的，因此可以使得数据选择器10的输入端的数据电压在行扫描周期中的总跳变量减小，从而改善像素单元充电不足的情况，并减小驱动功耗。

图7为本公开实施例中提供的电压输出模块的一种可选结构示意图，如图7所示，在一种实施例中，电压输出模块30可以包括：极值获取单元31、差值获取单元32、比较单元33和输出单元34。

其中，极值获取单元31配置为获取待输出至数据线组datag的所有数据电压中的最大值和最小值。

差值获取单元32配置为获取上述最大值与参考电压的差值，以该差值作为第一差值；并获取上述最小值与参考电压的差值，以该差值作为第二差值。在一种实施例中，若当前行扫描周期为帧扫描周期中的第一个之后的行扫描周期，则参考电压为前一个行扫描周期中最后输出至数据选择器10的输入端in的数据电压。

比较单元33配置为比较第一差值和第二差值。

输出单元34配置为当第一差值小于第二差值时，按照从大到小的顺序，依次将待输出至每条数据线的数据电压输出至相应的数据选择器10的输入端in；当第一差值大于第二差值时，按照从小到大的顺序，依次将待输出至每条数据线的数据电压输出至相应的数据选择器10的输入端in。

输出单元34具体可以为数据驱动芯片。

图8为本公开实施例中提供的另一种驱动装置的结构示意图，如图8所示，在一种实施例中，驱动装置还包括存储模块50，该存储模块50配置为存储电压输出模块30在当前行扫描周期最后输出的数据电压。

图9为本公开实施例中提供的控制模块的结构示意图，如图9所示，控制模块40与多个时钟信号端clk1～clk3相连，时钟信号端clk1～clk3的数量与每个数据线组datag中的数据线的数量相同；时钟信号端clk1～clk3中的每个时钟信号端均提供在第一电平和第二电平之间切换的时钟信号，且在每个行扫描周期，多个时钟信号端clk1～clk3的信号依次达到第一电平。控制模块40具体配置为：电压输出模块30每将一个数据电压输出至数据选择器10的输入端，控制模块40均将其中一个时钟信号端的第一电平的信号传输至待接收数据电压的数据线所对应的选通单元，以使选通单元将数据选择器10的输入端与待接收数据电压的数据线导通。

在一种实施例中，控制模块40可以包括多个开关器件m1～m9，每个选通单元与每个时钟信号端之间均连接有开关器件，每个开关器件均对应连接一条控制信号线(如图9中的开关器件m1与控制信号线ctr1相连，开关器件m2与控制信号线ctr2相连，等等)，开关器件配置为在控制信号线的控制下，将开关器件所连接的选通单元与时钟信号端导通或断开。

在一种实施例中，开关器件可以包括开关晶体管，开关晶体管的控制极与控制信号线相连，开关晶体管的第一极与选通单元相连，开关晶体管的第二极与时钟信号端相连。其中，开关晶体管可以为n型晶体管或p型晶体管，当开关晶体管为n型晶体管时，通过控制信号线向开关晶体管提供高电平信号，可以控制开关晶体管所连接的选通单元和时钟信号端导通。当开关晶体管为p型晶体管时，通过控制信号线向开关晶体管提供低电平信号，可以控制开关晶体管所连接的选通单元和时钟信号端导通。

在本公开实施例中，开关器件可以在控制信号线的控制下，将开关器件所连接的选通单元与时钟信号端导通或断开，因此，可以根据时钟信号端clk1～clk3输出第一电平信号的时序和选通单元11～13的导通顺序，并通过控制信号线的控制，使得待输出至数据线组datag中的数据电压按照从大到小或从小到大的顺序，依次传输至待接收各数据电压的数据线上。

例如，如图9中所示，开关器件均为n型晶体管，选通单元11的通断受开关器件m1、m4和m7的影响。当控制信号线ctr1提供高电平信号，控制信号线ctr4和ctr7提供低电平信号时，开关器件m1导通，开关器件m4和m7关断，时钟信号端clk1的信号输出至选通单元11，从而利用时钟信号端clk1的信号控制选通单元11的通断。当控制信号线ctr1和ctr7提供低电平信号，控制信号线ctr4提供高电平信号时，开关器件m1和m7关断，开关器件m4导通，时钟信号端clk2的信号输出至选通单元11，从而利用时钟信号端clk2的信号控制选通单元11的通断。当控制信号线ctr7提供高电平信号，控制信号线ctr1和ctr4提供低电平信号时，开关器件m7导通，开关器件m1和m4关断，时钟信号端clk3的信号输出至选通单元11，从而利用时钟信号端clk3的信号控制选通单元11的通断。

选通单元12的通断受开关器件m2、m5和m8的影响。当控制信号线ctr2提供高电平信号，控制信号线ctr5和ctr8提供低电平信号时，开关器件m2导通，开关器件m5和m8关断，时钟信号端clk1的信号输出至选通单元12，从而利用时钟信号端clk1的信号控制选通单元12的通断。当控制信号线ctr2和ctr8提供低电平信号，控制信号线ctr5提供高电平信号时，开关器件m2和m8关断，m5导通，时钟信号端clk2的信号输出至选通单元12，从而利用时钟信号端clk2的信号控制选通单元12的通断。当控制信号线ctr8提供高电平信号，控制信号线ctr2和ctr5提供低电平信号时，开关器件m8导通，开关器件m2和m5关断，时钟信号端clk3的信号输出至选通单元12，从而利用时钟信号端clk3的信号控制选通单元12的通断。

选通单元13的通断受开关器件m3、m6和m9的影响。当控制信号线ctr3提供高电平信号，控制信号线ctr6和ctr9提供低电平信号时，开关器件m3导通，开关器件m6和m9关断，时钟信号端clk1的信号输出至选通单元13，从而利用时钟信号端clk1的信号控制选通单元13的通断。当控制信号线ctr3和ctr9提供低电平信号，控制信号线ctr6提供高电平信号时，开关器件m3和m9关断，m6导通，时钟信号端clk2的信号输出至选通单元13，从而利用时钟信号端clk2的信号控制选通单元13的通断。当控制信号线ctr9提供高电平信号，控制信号线ctr3和ctr6提供低电平信号时，开关器件m9导通，开关器件m3和m6关断，时钟信号端clk3的信号输出至选通单元13，从而利用时钟信号端clk3的信号控制选通单元13的通断。

下面给出一个向数据线组提供数据电压的具体示例，其中，数据线组datag包括三条数据线data1、data2和data3，开关晶体管为n型晶体管。在第一个行扫描周期1^sth，三条数据线data1、data2和data3待接收的数据电压分别为v1_1、v2_1和v3_1，在第二个行扫描周期2^ndh，三条数据线data1、data2和data3待接收的数据电压分别为v1_2、v2_2和v3_2，以此类推。其中，v1_1>v3_1>v2_1，v1_2>v3_2>v2_2，v2_1＝v2_2；在每个行扫描周期，时钟信号端clk1、clk2和clk3依次输出高电平信号。图10为本公开的一具体示例中提供的向数据线组提供数据电压的时序图，图10中mux1、mux2和mux3分别表示控制选通单元11～13通断的控制信号，也即，分别输出至选通单元11～13中的选通晶体管栅极的控制信号。

如图10所示，在第一个行扫描周期1^sth，向控制信号线ctr1提供高电平，向控制信号线ctr4和ctr7提供低电平信号，从而使得选通单元11接收到时钟信号端clk1的信号；并且，向控制信号线ctr2和ctr5提供低电平信号，向控制信号线ctr8提供高电平信号，从而使得选通单元12接收到时钟信号端clk3的信号；另外，向控制信号线ctr3和ctr9提供低电平信号，向控制信号线ctr6提供高电平信号，从而使得选通单元13接收到时钟信号端clk2的信号。通过上述控制，使得数据选择器10的输入端in依次与数据线data1、data3和data2导通，并且，在第一个行扫描周期1^sth，依次向数据选择器10的输入端in提供数据电压v1_1、v3_1、v2_1，以使得在第一个行扫描周期1^sth，数据线data1、data3和data2依次接收到各自对应的数据电压。

在第二个行扫描周期2^ndh，由于v1_2>v3_2>v2_2，且v2_1＝v2_2，因此，将数据电压v2_2、v3_2和v1_2按照从小到大的顺序依次输出至数据选择器10的输入端in。并且，向控制信号线ctr1和ctr4提供低电平信号，向控制信号线ctr7提供高电平信号，从而使得选通单元11接收到时钟信号端clk3的信号；向控制信号线ctr2提供高电平信号，向控制信号线ctr5和ctr8提供低电平信号，从而使得选通单元12接收到时钟信号端clk1的信号；向控制信号线ctr3和ctr9提供低电平信号，向控制信号线ctr6提供高电平信号，从而使得选通单元mux3接收到时钟信号端clk2的信号。通过上述控制过程，使得数据选择器10的输入端in在第二行扫描周期2^ndh依次与数据线data2、data3和data1导通，从而使得在第二个行扫描周期2^ndh，数据线data2、data3和data1依次接收到各自对应的数据电压。

需要说明的是，每个选通单元与每个时钟信号端之间均连接有开关器件，是指，每个选通单元与每个时钟信号端均是通过开关器件间接相连的。在一种实施例中，不同选通单元所连接的开关器件互不相同，例如，每个数据选择器10包括三个选通单元；对于其中两个数据选择器10而言，两个数据选择器10中的每个选通单元与每个时钟信号端之间均连接有开关器件(即，每个数据选择器10均连接9个开关器件)，且第一个数据选择器10连接的9个开关器件与第二个数据选择器所连接的9个开关器件互不相同。这种情况下，对于任意一个数据线组而言，均可以将电压输出模块30配置为：按照从大到小或从小到大的顺序依次将待输出至每条数据线的数据电压输出至相应的数据选择器10的输入端。也就是说，对每个数据线组datag的驱动过程均为：按照从大到小或从小到大的顺序依次将待输出至每条数据线的数据电压输出至相应的数据选择器10的输入端；每将一个数据电压输出至数据选择器10的输入端，均控制数据选择器10将其输入端与待接收该数据电压的数据线导通。

在另一种实施例中，多个数据选择器10中，排列序号相同的选通晶体管的栅极连接在一起，即，每个数据选择器10中的第一个选通单元的选通晶体管的栅极连接在一起，每个数据选择器10中的第二个选通单元的选通晶体管10的栅极连接在一起，每个数据选择器中的第三个选通单元的选通晶体管的栅极连接在一起，以此类推。这种情况下，可以减少开关器件的数量，而由于每个数据线组datag中的数据线与数据选择器10输入端的导通顺序是相同的(例如，每个数据线组中的三条数据线与数据选择器输入端的导通顺序均为：data1、data3、data2)，因此，可以只在对其中一部分数据线组datag中的每个数据线组(记作参考数据线组)进行驱动时，按照从大到小或从小到大的顺序依次将待输出至每条数据线的数据电压输出至数据选择器10的输入端；每将一个数据电压输出至数据选择器10的输入端，均控制数据选择器10将输入端与待接收该数据电压的数据线导通；而对其他的每个数据线组datag进行驱动时，则按照数据线与数据选择器10输入端的导通顺序，将数据线组datag中每个数据线待接收的数据电压依次输出至数据选择器10的输入端。其中，将哪些数据线组作为参考数据线组则可以通过计算确定，只要可以使得像素单元的充电效果相较于图5a中驱动方式的充电效果有所改善即可。

本公开实施例还提供一种显示设备，包括显示面板和上述驱动装置，如图1所示，显示面板包括：多个数据线组datag和与该多个数据线组datag一一对应的多个数据选择器10，每个数据线组datag均包括至少三条数据线，每个数据选择器10均配置为在每个行扫描周期，将数据选择器10的输入端in依次与相应的数据线组datag中的每条数据线导通。

在本公开实施例中，数据线组datag中数据线的数量并无特别限定，例如，每个数据线组datag包括三条、六条、十二条或其他数量的数据线。在一种具体实施例中，每个数据线组datag包括三条数据线。

在一种实施例中，数据选择器10包括连接在其输入端与相应数据线组datag中的每条数据线之间的选通单元11～13，选通单元11～13配置为在第一电平的信号的控制下将相应的数据线与数据选择器10的输入端in导通，并在第二电平的信号的控制下将相应的数据线与数据选择器10的输入端in断开。

选通单元具体可以包括选通晶体管(如图1中的t1～t3)，选通晶体管的控制极与所述驱动装置相连，选通晶体管t1～t3的第一极与数据选择器10的输入端相连，选通晶体管t1～t3的第二极与相应的数据线相连。其中，选通晶体管t1～t3的控制极为选通晶体管t1～t3的栅极，选通晶体管t1～t3的第一极和第二极中的一者为源极，另一者为漏极。

其中，选通晶体管可以为n型晶体管或p型晶体管，当选通晶体管为n型晶体管时，第一电平为高电平、第二电平为低电平；当选通晶体管为p型晶体管时，第一电平为低电平、第二电平为高电平。

可以理解的是，以上实施方式仅仅是为了说明本公开的原理而采用的示例性实施方式，然而本公开并不局限于此。对于本领域内的普通技术人员而言，在不脱离本公开的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本公开的保护范围。