移位寄存器、显示面板和显示装置的制作方法

本发明实施例涉及显示技术领域，尤其涉及移位寄存器、显示面板和显示装置。

背景技术：

显示面板包括显示区和围绕非显示区，显示区包括多个阵列排布的像素。扫描信号线和数据信号线交叉限定相应的像素。在显示面板显示一帧画面时，会依次向显示面板的各条扫描信号线输入相应的扫描信号，以使数据信号能够通过相应的数据信号线写入至显示区的相应的像素中，而通过扫描信号线输入至各像素的扫描信号会由移位寄存器提供。

现有技术中，移位寄存器包括多个级联的移位寄存单元，每一移位寄存单元均能够在上一级移位寄存单元输出的移位信号和相应的时钟信号的控制下，输出一个栅极驱动信号至扫描信号线，以使该扫描信号线向同一行的像素提供扫描信号。但是，随着显示技术的发展，显示面板的尺寸逐渐增大，而大尺寸的显示面板中通常设置有较多的像素，即同一条扫描信号线电连接的像素的数量增多，即一个移位寄存单元输出的栅极驱动信号需要驱动的像素的数量增多，致使其具有较大的负载量，在通过扫描信号线传输栅极驱动信号时，容易产生较大的延迟，致使靠近移位寄存器一侧的像素与远离移位寄存器一侧的像素显示亮度存在差异，从而影响显示面板的显示效果。

技术实现要素：

本发明提供一种移位寄存器、显示面板和显示装置，以增加移位寄存单元输出的栅极驱动信号的数量，降低栅极驱动信号的负载量，减少同一行的各像素之间的显示差异，从而提高显示效果。

第一方面，本发明实施例提供了一种移位寄存器，包括：多个级联的移位寄存单元；

每一所述移位寄存单元包括移位模块和至少两个使能模块；

级联的各所述移位寄存单元中的每一级移位寄存单元的移位模块接收并锁存上一级移位寄存单元中的移位模块输出的移位信号；

同一所述移位寄存单元的各所述使能模块均与该所述移位寄存单元的移位模块电连接；各所述使能模块用于根据所述移位信号产生栅极驱动信号。

第二方面，本发明实施例还提供了一种显示面板，包括：多个像素、多个扫描线组以及上述移位寄存器；

每一所述扫描线组包括至少两条扫描信号线；同一所述扫描线组的各所述扫描信号线与同一移位寄存单元的各使能模块电连接，且每一所述使能模块至少与一条所述扫描线电连接；

多个所述像素阵列排布；一行所述像素包括至少两个像素组，每一所述像素组包括至少一个像素；

同一行的各所述像素组的像素分别与同一所述扫描线组的各扫描信号线电连接，且位于同一行且属于同一像素组的像素与同一条所述扫描信号线电连接；所述使能模块产生的栅极驱动信号通过所述扫描信号线提供至所述像素。。

第三方面，本发明实施例还提供了一种显示装置，包括上述显示面板。

本发明实施例的技术方案，通过在移位寄存器的每个移位寄存单元中设置移位模块和至少两个使能模块，且同一移位寄存单元的各使能模块均与该移位寄存单元的移位模块电连接，采用每一级移位寄存单元的移位模块接收并锁存上一级移位寄存单元中的移位模块输出的移位信号，以使各使能模块根据移位模块接收并锁存的移位信号产生栅极驱动信号，使得每个移位寄存单元均能够产生两个或两个以上的栅极驱动信号，从而能够提高每个移位寄存单元的驱动能力；同时，当同一移位寄存单元的各使能模块产生的栅极驱动信号分别驱动同一行的不同像素时，能够降低栅极驱动信号的负载量，有利于减小延迟时间，从而减小同一行各像素之间的显示差异，进而提高显示均一性。

附图说明

图1是本发明实施例提供的一种移位寄存器的结构示意图；

图2是本发明实施例提供的移位寄存单元的结构示意图；

图3是本发明实施例提供的又一种移位寄存器的结构示意图；

图4是本发明实施例提供的又一种移位寄存单元的结构示意图；

图5是本发明实施例提供的一种移位寄存单元的电路结构示意图；

图6是与图5对应的一种移位寄存单元的驱动时序图；

图7是本发明实施例提供的一种移位寄存器的驱动时序图；

图8是本发明实施例提供的又一种移位寄存器的结构示意图；

图9是本发明实施例提供的又一种移位寄存单元的结构示意图；

图10是本发明实施例提供的又一种移位寄存单元的具体电路结构示意图；

图11是与图10对应的一种移位寄存单元的驱动时序；

图12是本发明实施例提供的又一种移位寄存器的驱动时序图；

图13是本发明实施例提供的又一种移位寄存单元的结构示意图；

图14是本发明实施例提供的又一种移位寄存单元的电路结构示意图；

图15是本发明实施例提供的一种显示面板的结构示意图；

图16是本发明实施例提供的又一种显示面板的结构示意图；

图17是本发明实施例提供的又一种显示面板的结构示意图；

图18是本发明实施例提供的又一种显示面板的结构示意图；

图19是本发明实施例提供的又一种显示面板的结构示意图；

图20是本发明实施例提供的又一种显示面板的结构示意图；

图21是本发明实施例提供的又一种显示面板的结构示意图；

图22是本发明实施例提供的又一种显示面板的结构示意图；

图23是本发明实施例提供的一种显示装置的结构示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

本发明实施例提供一种移位寄存器，该移位寄存器包括多个级联的移位寄存单元；每一移位寄存单元包括移位模块和至少两个使能模块；级联的各移位寄存单元中的每一级移位寄存单元的移位模块接收并锁存上一级移位寄存单元中的移位模块输出的移位信号；同一移位寄存单元的各使能模块均与该移位寄存单元的移位模块电连接；各使能模块用于根据移位信号产生栅极驱动信号。

采用上述技术方案，通过在移位寄存器的每个移位寄存单元中设置一个移位模块和至少两个使能模块，以使每一移位寄存单元可产生至少两个栅极驱动信号，且各栅极驱动信号可以相同或不同，从而能够提高移位寄存器中每个移位寄存单元的驱动能力；同时，当同一移位寄存单元的各使能模块产生的栅极驱动信号分别驱动同一行的不同像素时，能够降低栅极驱动信号的负载量，有利于减小延迟时间，从而减小同一行各像素之间的显示差异，进而提高显示均一性。

以上是本发明实施例提供的移位寄存器的核心思想，基于本发明实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本发明保护的范围。以下将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。

在本发明实施例中，移位寄存器的每个移位寄存单元包括移位模块和至少两个使能模块，即每个移位寄存单元可以包括两个使能模块、三个使能模块或多个使能模块，本发明实施例对此不做具体限定。为便于描述，在本发明实施例中未具体说明使能模块的数量的前提下，均以一个移位寄存单元包括两个使能模块为例进行示例性的说明。

图1是本发明实施例提供的一种移位寄存器的结构示意图，图2是本发明实施例提供的移位寄存单元的结构示意图。结合图1和图2所示，移位寄存器100包括多个级联设置的移位寄存单元asg，例如可以包括n个移位寄存单元asg1～asgn，且该n个移位寄存单元asg1～asgn级联设置，其中，n为正整数。移位寄存器100的每个移位寄存单元asg中包括一个移位模块10和至少两个使能模块，例如每个移位寄存单元asg中可以包括使能模块21和使能模块22。

n个级联设置的移位寄存单元asg1～asgn中的每一级移位寄存单元的移位模块10接收并锁存上一级移位寄存单元中移位模块10输出的移位信号，且当移位寄存单元asg1为第一级移位寄存单元时，移位寄存单元asg1的移位模块10会接收并锁存启动信号stv；相应的，移位寄存单元asg2作为第二级移位寄存单元，其移位模块10会接收并锁存移位寄存单元asg1的移位寄存模块10输出的移位信号；移位寄存单元asg3作为第三级移位寄存单元，其移位模块10会接收并锁存移位寄存单元asg2的移位模块10输出的移位信号；以此类推，移位寄存单元asgn作为第n级移位寄存单元，其移位模块10会接收并锁存移位寄存单元asgn的上一级移位寄存单元(图中未示出)的移位模块10输出的移位信号。

同时，同一移位寄存单元asg的使能模块21和使能模块22均与该移位寄存单元asg的移位模块10电连接，使得使能模块21能够根据移位模块10的移位信号输出相应的栅极驱动信号，使能模块22能够根据移位模块10的移位信号输出相应的栅极驱动信号。其中，使能模块21与使能模块22所产生的栅极驱动信号可以相同或不同。此时，当移位寄存单元asg1为第一级移位寄存单元时，移位寄存单元asg1的使能模块21和使能模块22能够根据启动信号stv分别输出栅极驱动信号gout11和gout12；移位寄存单元asg2作为第二级移位寄存单元，移位寄存单元asg2的使能模块21和使能模块22能够根据移位寄存单元asg1输出的移位信号分别输出栅极驱动信号gout21和栅极驱动信号gout22；移位寄存单元asg3作为第三级移位寄存单元，移位寄存单元asg3的使能模块21和使能模块22能够根据移位寄存单元asg2输出的移位信号分别输出栅极驱动信号gout31和栅极驱动信号gout32；以此类推，移位寄存单元asgn作为第n级移位寄存单元，移位寄存单元asgn的使能模块21和使能模块22能够根据其上一级的移位寄存单元输出的移位信号分别输出栅极驱动信号goutn1和栅极驱动信号goutn2。

如此，下一级的移位寄存单元的移位模块10能够根据上一级移位寄存单元的移位模块10输出的移位信号，控制其使能模块21和使能模块22分别输出栅极驱动信号，使得一个移位寄存单元能够输出两个栅极驱动信号。当将移位寄存器100应用于显示面板中时，移位寄存器100的每个移位寄存单元asg的两个使能模块21和22产生的两个栅极驱动信号可以通过不同的扫描信号线传输至相应的像素，驱动不同扫描信号线电连接的像素，从而能够提高移位寄存单元asg的驱动能力；且当传输同一移位寄存单元的各使能模块(21、22)产生的栅极驱动信号的各扫描信号线分别与同一行的不同像素电连接时，每条扫描信号线上的负载量会相应减小，使得各使能模块(21、22)所产生的栅极驱动信号所驱动的像素的数量减少，从而能够减小栅极驱动信号在传输过程中的延迟时间，进而减小同一行各像素之间的显示差异，有利于提高显示面板的显示均一性。

此外，每个移位寄存单元asg还包括移位信号输入端in、移位信号输出端next以及与使能模块(21和22)一一对应的驱动信号输出端(out1和out2)，以使每一级的移位寄存单元的移位模块10能够通过移位信号输入端in接收并锁存上一级移位寄存单元的移位模块10输出的移位信号，以及通过移位信号输出端next输出移位信号至下一级移位寄存单元的移位模块10；各移位寄存单元asg的使能模块(21、22)产生的栅极驱动信号可通过驱动信号输出端(out1和out2)输出。

相应的，每个移位寄存单元还可以包括至少一个时钟信号输入端，以接收相应的时钟控制信号，同一移位寄存单元的各使能模块产生的栅极驱动信号还与其电连接的时钟信号输入端输入的时钟控制信号相关。

可选的，图3是本发明实施例提供的又一种移位寄存器的结构示意图，图4是本发明实施例提供的又一种移位寄存单元的结构示意图。结合图3和图4所示，每一移位寄存单元asg还包括第一时钟信号输入端ck1；该第一时钟信号输入端ck1用于接收第一时钟控制信号ckv1；移位寄存单元asg的各使能模块均与该移位寄存单元asg的第一时钟信号输入端ck1电连接；其中，同一移位寄存单元asg的各使能模块(21、22)产生的栅极驱动信号相同。

具体的，各移位寄存单元asg的使能模块21和22除与该移位寄存单元asg的移位模块10电连接外，还与同一第一时钟信号输入端ck1电连接。此时，各移位寄存单元asg的使能模块21和22能够根据移位模块10锁存的移位信号以及第一时钟信号输入端ck1接收的第一时钟控制信号ckv1产生相应的栅极驱动信号。由于同一移位寄存单元asg的各使能模块(21和22)通过同一第一时钟信号输入端ck1接收的第一时钟控制信号ckv1相同，使得同一移位寄存单元asg的各使能模块(21和22)能够产生相同的栅极驱动信号。如此，当将移位寄存器100应用于显示面板中时，同一移位寄存单元asg的各使能模块(21和22)产生的栅极驱动信号能够驱动位于同一行各像素，以使同一行的各像素能够同时写入相应的数据信号，确保显示面板具有较高的刷新频率；同时，当同一移位寄存单元asg的各使能模块(21和22)产生的栅极驱动信号驱动位于同一行的不同像素时，相较于一个栅极驱动信号驱动一行像素的情况，能够减少每个栅极驱动信号所驱动的像素的数量，从而减小各使能模块所产生栅极驱动信号在传输过程中的延迟时间，进而减小同一行各像素之间的显示差异，有利于提高显示面板的显示均一性；或者，当将同一移位寄存单元asg的各使能模块21和22)产生的栅极驱动信号同时通过与同一行各像素电连接的一条扫描信号线传输至该行的各像素时，可增大栅极驱动信号的电流，从而增大对各像素的驱动能力，有利于提高显示面板的显示效果。

此外，移位寄存器100的每个移位寄存单元asg还可以包括至少一个第二时钟信号输入端ck2，各移位寄存单元asg的移位模块10与该移位寄存单元的第二时钟信号输入端ck2电连接，以使各移位寄存单元asg的移位模块10能够通过第二时钟信号输入端ck2接收第二时钟控制信号ckv2，并根据该第二时钟控制信号ckv2和其接收的移位信号输出相应的移位信号。

需要说明的是，在本发明实施例中，为使移位寄存单元asg的各使能模块(21、22)能够根据第一时钟信号输入端ck1输入的第一时钟控制信号ckv1以及移位模块10接收并锁存的移位信号产生相应的栅极驱动信号，移位寄存单元asg的各使能模块(21、22)可以由多个有源和/或无源器件组成，本发明实施例对移位寄存单元的各使能模块的结构不做具体限定。其中，有源器件例如可以为晶体管，无源器件例如可以为电阻、电容等。

示例性的，图5是本发明实施例提供的一种移位寄存单元的电路结构示意图。结合图3和图5所示，每一移位寄存单元asg还可以包括第一电平信号输入端vgh、第二电平信号输入端vgl、使能信号输入端gas以及与至少两个使能模块(21和22)一一对应电连接的驱动信号输出端(out1和out2)；第一电平信号输入端vgh能够接收第一电平信号；第二电平信号输入端vgl能够接收第二电平信号；使能信号输入端gas能够接收使能信号；驱动信号输出端(out1和out2)用于输出栅极驱动信号。

相应的，每个使能模块(21或22)包括第一晶体管m21、第二晶体管m22、第三晶体管m23、第四晶体管m24、第五晶体管m25和第六晶体管m26；第一晶体管m21的栅极与使能信号输入端gas电连接，第一晶体管m21的第一电极与第一电平信号输入端vgh电连接，第一晶体管m21的第二电极与第二晶体管m22的第一电极和第三晶体管m23的第一电极电连接；第二晶体管m22的栅极与移位模块10电连接，第三晶体管m23的栅极与第一时钟信号输入端ck1电连接；第二晶体管m22的第二电极和第三晶体管m23的第二电极均与驱动信号输出端(out1或out2)电连接；第五晶体管m25的栅极与移位模块10电连接，第五晶体管m25的第一电极与第二电平信号输入端vgl电连接，第五晶体管m25的第二电极与第四晶体管m24的第一电极电连接，第四晶体管m24的第二电极与驱动信号输出端(out1或out2)电连接，第四晶体管m24的栅极与第一时钟信号输入端ck1电连接；第六晶体管m26的栅极与使能信号输入端gas电连接，第六晶体管m26的第一电极与第二电平信号输入端vgl电连接，第六晶体管m26的第二电极与驱动信号输出端(out1或out2)电连接；其中，第三晶体管m23与第四晶体管m25的沟道类型不同，第一晶体管m21与第六晶体管m26的沟道类型不同，第二晶体管m22与第五晶体管m24的沟道类型不同。例如，第一晶体管m21、第二晶体管m22和第三晶体管m23均可以为p型晶体管，而第四晶体管m24、第五晶体管m25和第六晶体管m26均可以为n型晶体管；或者，第一晶体管m21、第二晶体管m22和第三晶体管m23均可以为n型晶体管，而第四晶体管m24、第五晶体管m25和第六晶体管m26均可以为p型晶体管；在能够实现使能模块(21或22)的功能的前提下，本发明实施例对使能模块中各晶体管的类型不做具体限定。

以使能模块21的栅极驱动信号的产生原理为例，在使能信号输入端gas接收到有效的使能信号时，第六晶体管m26处于断开状态，第一晶体管m21处于导通状态；此时，当移位模块10输出有效的移位信号，且第一时钟信号输入端ck1接收到有效的第一时钟控制信号ckv1时，则第五晶体管m25和第四晶体管m24导通，第二电平信号输入端vgl接收的第二电平信号可通过导通的第四晶体管m24和第五晶体管m25传输至驱动信号输出端out1，即使能模块21产生栅极驱动信号，且该栅极驱动信号可通过驱动信号输出端out1输出；而在移位模块10输出无效的移位信号，且第一时钟信号输入端ck1接收到无效的第一时钟控制信号ckv1时，第五晶体管m25和第四晶体管m24均无法导通，使得使能模块21无法产生相应的栅极驱动信号。如此，在第一时钟信号输入端ck1接收的第一时钟控制ckv1和移位模块10输出的移位信号的控制下，同一移位寄存单元asg的各使能模块能够产生相同的栅极驱动信号。

此外，由于使能模块22的结构以及接收的信号均与使能模块21相同，因此使能模块22产生栅极驱动信号的原理可参照上述对使能模块21的描述，在此不再赘述。

此外，继续参考图5所示，移位寄存单元asg的移位模块10也可以由相应的有源器件或无源器件组成。例如移位模块10可以由第一反相器(m11和m12)、第二反相器(m111和m112)和八个晶体管(m13、m14、m15、m16、m17、m18、m19和m110)组成。其中，第一反相器的晶体管m11和m12的沟道类型不同，且晶体管m11和晶体管m12的栅极为第一反相器的输入端，晶体管m11和晶体管m12的第二电极为第一反相器的输出端；第二反相器的晶体管m111和m112的沟道类型不同，且晶体管m111和晶体管m112的栅极为第二反相器的输入端，晶体管m111和晶体管m112的第二电极为第二反相器的输出端；而晶体管m13、m14、m17和m18的沟道类型可与晶体管m11的沟道类型相同，而晶体管m15、m16、m19和m110可与晶体管m12的沟道类型相同。

其中，第一反相器的输入端、晶体管m16的栅极和晶体管m17的栅极均与第二时钟信号输入端ck2电连接，晶体管m13的栅极和晶体管m110的栅极均与第一反相器的输出端电连接；晶体管m11的第一电极、晶体管m13的第一电极、晶体管m17的第一电极以及晶体管m111的第一电极均与第一电平信号输入端vgh电连接，晶体管m12的第一电极、晶体管m16的第一电极、晶体管m110的第一电极以及晶体管m112的第一电极均与第二电平信号输入端vgl电连接；晶体管m13的第二电极与晶体管m14的第一电极电连接；晶体管m14的第二电极和晶体管m15的第二电极均电连接与第一节点n1，且晶体管m14的栅极和晶体管m15的栅极均与移位信号输入端in电连接；晶体管m15的第一电极与晶体管m16的第二电极电连接；晶体管m17的第二电极与晶体管m18的第一电极电连接；晶体管m18的第二电极和晶体管m19的第二电极均电连接于第一节点n1，晶体管m18的栅极、晶体管m19的栅极、以及第二反相器的输出端均电连接于第二节点n2；晶体管m19的第一电极与晶体管m110的第二电极电连接；第二反相器的输入端电连接于第一节点n1。此外，第二节点n2还与使能模块21、使能模块22以及移位信号输出端next电连接。

示例性的，图6是与图5对应的一种移位寄存单元的驱动时序图。结合图5和图6所示，以晶体管m11、m13、m14、m17、m18和m111以及第一晶体管m21、第二晶体管m22和第三晶体管m23均为p型晶体管，晶体管m12、m15、m16、m19、m110和m112以及第四晶体管m24、第五晶体管m25和第六晶体管m26均为n型晶体管为例。

在第一阶段t1，第二时钟信号输入端ck2接收高电平的第二时钟控制信号ckv2控制晶体管m16导通，移位信号输入端in接收高电平的移位信号vin控制晶体管m15导通，第二电平信号输入端vgl接收的低电平的第二电平信号依次通过导通的晶体管m15和m16写入第一节点n1，使得与第一节点n1电连接的第二反相器的输入端输入低电平的第二电平信号，此时第二反相器的输出端输出第一电平信号输入端vgh接收的高电平的第一电平信号至第二节点n2，与第二节点n2电连接的移位信号输出端next输出高电平的移位信号vnext；相应的，移位模块10输出高电平的移位信号vnext至使能模块21和使能模块22的第二晶体管m22的栅极和第五晶体管m25的栅极，使得第五晶体管m25导通，而此时由于第一时钟信号输入端ck1接收的第一时钟控制信号ckv1为低电平信号，使得第三晶体管m23为导通状态，第四晶体管m24为断开状态，与第五晶体管m24的第一电极电连接的第二电平信号输入端vgl接收的低电平的第二电平信号无法输出至驱动信号输出端out1和out2；此时，由于使能信号输入端gas接收低电平的使能信号vgas，使得第六晶体管m26为断开状态，第一晶体管m21为导通状态，第一电平信号输入端vgh的高电平的第一电平信号依次通过导通的第一晶体管m21和第三晶体管m23传输至驱动信号输出端out1和out2，即驱动信号输出端out1和out2输出高电平信号，此信号并非栅极驱动信号。

在第二阶段t2，第二时钟信号输入端ck2接收到低电平的第二时钟控制信号ckv2，同时移位信号输入端in也接收到低电平的移位信号vin，使得第一节点n1保持为上一阶段的低电平信号，第二反相器输出的信号保持为高电平信号，即移位信号输出端next继续输出的高电平的移位信号vnext；相应的，使能模块21和使能模块22中的第五晶体管m25导通，第二晶体管m22断开；同时，第一时钟信号输入端ck1接收到高电平的第一时钟控制信号ckv1，该高电平的第一时钟控制信号ckv1能够控制第四晶体管m24导通，以使第二电平信号输入端vgl接收的低电平的第二电平信号依次通过导通的第五晶体管m25和第四晶体管m24传输至驱动信号输出端out1和out2，即使能模块21和使能模块22同时产生栅极驱动信号，驱动信号输出端out1和out2同时输出栅极驱动信号。

在第三阶段t3，第二时钟信号输入端ck2接收高电平的第二时钟控制信号ckv2，使得晶体管m12导通，第二电平信号接收端vgl接收的低电平的第二电平信号通过导通的晶体管m12传输至晶体管m13的栅极，且移位信号输入端in继续接收低电平的移位信号vin，晶体管m14为导通状态，使得第一电平信号接收端vgh接收的高电平的第一电平信号传输至第一节点n1，使得第一节点n1的信号发生转换，即第二反相器的输入端将输入高电平信号，该第二反相器的输出端输出低电平的第二电平信号；相应的，移位信号输出端next输出的移位信号vnext变为低电平信号，使得使能模块21和使能模块22的第二晶体管m22导通；使能信号输入端gas接收低电平的使能信号vgas，使得第一晶体管m21导通；此时，第一电平信号输入端vgh的高电平的第一电平信号依次通过导通的第一晶体管m21和第二晶体管m22传输至驱动信号输出端out1和out2，即驱动信号输出端out1和out2不再输出栅极驱动信号。

需要说明的是，由于n型晶体管在高电平时导通，p型晶体管在低电平时导通，因此在晶体管的沟道类型发生变化时，可通过相应的时序变化，同样能够使晶体管在相应的阶段导通。本发明实施例中，在移位寄存单元的移位模块和使能模块能够实现相应功能的前提下，对移位寄存单元中移位模块和使能模块的各晶体管的沟道类型不作具体限定。

相应的，图7是本发明实施例提供的一种移位寄存器的驱动时序图。以移位寄存器中移位模块和使能模块均为图5所示的移位模块为例。结合图3、图5和图7所示，当移位寄存单元asg1为第一级移位寄存单元时，移位寄存单元asg1的移位信号输入端in在接收到高电平的初始启动信号stv以及第二时钟信号输入端ck2接收到高电平的第二时钟控制信号ckv2时，移位寄存单元asg1会向下一级移位寄存单元asg2输出高电平的移位信号；而当移位寄存单元asg1的移位信号输入端in在接收到低电平的初始启动信号stv、第二时钟信号输入端ck2接收到低电平的第二时钟控制信号ckv2以及第一时钟信号输入端ck1接收到高电平的第一时钟控制信号ckv1时，移位寄存单元asg1的使能模块21和使能模块22分别输出相同的栅极驱动信号gout11和gout12；而其它各移位寄存单元(asg2、asg3、…、asgn)会根据其的移位信号输入端in接收的上一级移位寄存单元输出的移位信号以及第一时钟信号输入端ck1接收的第一时钟控制信号ckv1和第二时钟信号输入端ck2接收的第二时钟控制信号ckv2控制其使能模块21和使能模块22输出相应的栅极驱动信号。

可选的，图8是本发明实施例提供的又一种移位寄存器的结构示意图，图9是本发明实施例提供的又一种移位寄存单元的结构示意图。结合图8和图9所示，每一移位寄存单元asg还包括至少两个第一时钟信号输入端(ck11和ck12)，各第一时钟信号输入端(ck11、ck12)接收的第一时钟控制信号(ckv11、ckv12)不同；此时，同一移位寄存单元asg的各使能模块(21、22)与该移位寄存单元asg的各第一时钟信号输入端(ck11和ck12)一一对应电连接。例如，当每个移位寄存单元asg包括两个使能模块21和22时，使能模块21与第一时钟信号输入端ck11电连接，以在第一时钟信号输入端ck11接收的第一时钟控制信号ckv11和移位模块10输出的移位信号的控制下产生栅极驱动信号；而使能模块22与第一时钟信号输入端ck12电连接，以在第一时钟信号输入端ck12接收的第一时钟控制信号ckv12和移位模块10输出的移位信号的控制下产生栅极驱动信号；相应的，当第一时钟控制信号ckv11和ckv12不同时，同一移位寄存单元asg的使能模块21和22所产生的栅极驱动信号存在差异，即同一移位寄存单元asg的各使能模块(21、22)能够根据各第一时钟信号输入端(ck11、ck12)接收的第一时钟控制信号(ckv11、ckv12)依次产生栅极驱动信号。

如此，通过控制与同一移位寄存单元的各使能模块电连接的第一时钟信号输入端接收不同的第一时钟控制信号，可使同一移位寄存单元的各使能模块输出不同的栅极驱动信号；当将移位寄存器应用于显示面板中时，同一移位寄存单元的各使能模块可分别为不同行的像素提供栅极驱动信号，以减少移位寄存器中所设置的移位寄存单元的数量，从而能够简化移位寄存器的结构，减小移位寄存器的占用面积，有利于显示面板的窄边框；或者，当同一移位寄存单元的各使能模块分别为同一行的不同像素提供栅极驱动信号时，能够减少每个栅极驱动信号所驱动的像素的数量，从而能够减小栅极驱动信号在传输过程中的延迟时间，进而减小同一行各像素之间的显示差异，有利于提高显示面板的显示均一性。

示例性的，图10是本发明实施例提供的又一种移位寄存单元的具体电路结构示意图，图11是与图10对应的一种移位寄存单元的驱动时序。其中，图10和图11中与图5和图6中相同之处可参照上述对图5和图6的描述，在此不再赘述，此处仅对图10和图11与图5和图6中不同之处进行示例性的说明。结合图图10和图11所示，在第一阶段t1′，移位模块10输出高电平的移位信号vnext至使能模块21和21；在第二阶段t2′，移位模块10继续输出高电平的移位信号vnext至使能模块21和22，使得使能模块21和22的第五晶体管m25导通，同时，使能模块21还与第一时钟信号输入端ck11电连接，使能模块22还与第二时钟信号输入端ck12电连接，且第一时钟信号输入端ck11接收高电平的第一时钟控制信号ckv11，第一时钟信号ck12接收低电平的第一时钟控制信号ckv12，使能模块21的第四晶体管m24导通，而使能模块22的第四晶体管m24保持断开状态，使得使能模块21产生栅极驱动信号gout1并通过驱动信号输出端out1输出，而使能模块22未产生栅极驱动信号，驱动信号输出端out2未输出栅极驱动信号；在第三阶段t3′，移位模块10继续输出高电平的移位信号vnext至使能模块21和22，使得使能模块21和22的第五晶体管m25导通，同时第一时钟信号输入端ck11接收到低电平的第一时钟控制信号ckv11，第一时钟信号ck12接收到高电平的第一时钟控制信号ckv12，使能模块21的第四晶体管m24断开，而使能模块22的第四晶体管m24导通，使得使能模块22产生栅极驱动信号gout2并通过驱动信号输出端out2输出，而使能模块21停止通过驱动信号输出端out1输出栅极驱动信号；在第四阶段t4′，移位模块10输出低电平的移位信号vnext至使能模块21和22，使能模块21和22的第二晶体管m22导通，高电平的第一电平信号通过导通的第一晶体管m21和第二晶体管m22传输至驱动信号输出端out1和out2，使得驱动信号输出端out1和out2均输出高电平信号，该信号并非栅极驱动信号gout1或gout2。如此，通过各第一时钟信号输入端(ck11、ck12)接收的各第一时钟控制信号(ckv11、ckv12)能够控制同一移位寄存单元的各使能模块(21、22)依次产生栅极驱动信号(gout1和gout2)，此时各使能模块(21、22)输出栅极驱动信号(gout1和gout2)阶段不同。

相应的，图12是本发明实施例提供的又一种移位寄存器的驱动时序图。结合图8、图10和图12所示，当移位寄存单元asg1为第一级移位寄存单元时，移位寄存单元asg1的移位信号输入端in在接收到高电平的初始启动信号stv以及第二时钟信号输入端ck2接收到高电平的第二时钟控制信号ckv2时，移位寄存单元asg1会向下一级移位寄存单元asg2输出高电平的移位信号；而当移位寄存单元asg1的移位信号输入端in在接收到低电平的初始启动信号stv、第二时钟信号输入端ck2接收到低电平的第二时钟控制信号ckv2、第一时钟信号输入端ck11接收到高电平的第一时钟控制信号ckv11以及第一时钟信号输入端ck12接收到低电平的第一时钟控制信号ckv12时，移位寄存单元asg1的使能模块21会输出栅极驱动信号gout11；而当移位寄存单元asg1的移位信号输入端in在接收到低电平的初始启动信号stv、第二时钟信号输入端ck2接收到低电平的第二时钟控制信号ckv2、第一时钟信号输入端ck11接收到低电平的第一时钟控制信号ckv11以及第一时钟信号输入端ck12接收到高电平的第一时钟控制信号ckv12时，移位寄存单元asg1的使能模块22会输出栅极驱动信号gout12；同时，其它各移位寄存单元(asg2、asg3、…、asgn)会根据其的移位信号输入端in接收的上一级移位寄存单元输出的移位信号以及第一时钟信号输入端ck11接收的第一时钟控制信号ckv11、第一时钟信号输入端ck12接收的第一时钟控制信号ckv12和第二时钟信号输入端ck2接收的第二时钟控制信号ckv2控制其使能模块21和使能模块22依次输出相应的栅极驱动信号，从而实现栅极驱动信号的依次移位。

可选的，图13是本发明实施例提供的又一种移位寄存单元的结构示意图。如图13所示，每一移位寄存单元asg还包括与至少两个使能模块(21、22)一一对应电连接的至少两个缓冲器(31、32)、以及与至少两个缓冲器(31、32)一一对应电连接的驱动信号输出端(out1、out2)；缓冲器(31、32)能够增加使能模块(21、22)产生的栅极驱动信号的驱动能力，并通过驱动信号输出端(out1、out2)输出。即缓冲器31能够增加使能模块21产生的栅极驱动信号的驱动能力，并通过驱动信号输出端out1输出，缓冲器32能够增加使能模块22产生的栅极驱动信号的驱动能力，并通过驱动信号输出端out2输出。

示例性的，图14是本发明实施例提供的又一种移位寄存单元的电路结构示意图。如图14所示，该移位寄存单元asg的各缓冲器(31、32)可以包括三个顺次连接的反相器，以使低电平的栅极驱动信号在通过该三个顺次连接的反相器后转换为高电平的栅极驱动信号；或者，当栅极驱动信号为高电平的信号时，在通过该三个顺次连接的反相器后会转换为低电平的栅极驱动信号。

可选的，继续参考图13，每一移位寄存单元asg还包括输入模块40；移位寄存单元asg的输入模块40分别与该移位寄存单元上一级的移位寄存单元的移位模块、该移位寄存单元下一级的移位寄存单元的移位模块以及该移位寄存单元的移位模块电连接；移位寄存单元的输入模块用于将上一级的移位寄存单元的移位模块输出的移位信号输入至该移位寄存单元的移位模块，或者用于将下一级的移位寄存单元的移位模块输出的移位信号输入至该移位寄存单元的移位模块。

示例性的，以图1所示的移位寄存器为例。结合参考图1、图8和图13所示，移位寄存单元asg2的输入模块分别与移位寄存单元asg1的移位模块、移位寄存单元asg3的移位模块以及移位寄存单元asg2的移位模块电连接；此时，移位寄存单元asg2可以根据移位寄存单元asg1的移位模块输出的移位信号输出相应的移位信号至移位寄存单元asg3，实现正向移位；或者，移位寄存单元asg2可以根据移位寄存单元asg3的移位模块输出的移位信号输出相应的移位信号至移位寄存单元asg1，实现反向移位；如此，通过在各移位寄存器单元中设置输入模块40能够使移位寄存器100实现正向移位和反向移位，从而提高移位寄存器100的灵活性。

其中，继续结合参考图13和图14，每个移位寄存单元还可以包括正向移位信号输入端u2d和反向移位信号输入端d2u；输入模块40可以包括两个传输门，第一传输门可以包括晶体管m41和晶体管m42，第二传输门可以包括晶体管m43和m44；晶体管m41和m43均与正向移位信号输入端u2d电连接，晶体管m42和m44均与反向移位信号输入端d2u电连接；且晶体管m41的第一电极和晶体管m42的第一电极为第一传输门输入端，晶体管m41的第二电极和晶体管m42的第二电极为第一传输门输出端；晶体管m43的第一电极和晶体管m44的第一电极为第二传输门输入端，晶体管m43的第二电极和晶体管m44的第二电极为第二传输门输出端；其中，第一传输门的输入端与上一级的移位寄存器单元的移位模块电连接，第二传输门的输入端与下一级的移位寄存器单元的移位模块电连接，第一传输门输出端和第二传输门输出端均与本级的移位寄存器单元的移位模块电连接。

如此，第一传输门在正向移位信号输入端u2d和反向移位信号输入端d2u所接收的信号的控制下导通或关断；且当第一传输门导通时，第一传输门的输出端输出的信号与第一传输门的输入端输入的信号一致。第二传输门tg2同样在正向移位信号输入端u2d和反向移位信号输入端d2u所接收的信号的控制下导通或关断；且当第二传输门导通时，第二传输门的输出端输出的信号与第二传输门的输入端输入的信号一致。需要说明的是，第一传输门和第二传输门可以采用现有的任意一种传输门结构，在此处不做赘述。

本发明实施例还提供一种显示面板，该显示面板包括多个像素、多个扫描线组以及本发明实施例提供的移位寄存器；其中，每一扫描线组包括至少两条扫描信号线；同一扫描线组的各扫描信号线与移位寄存器中移位寄存单元的各使能模块电连接，且每一使能模块至少与一条扫描线电连接；多个像素阵列排布，且一行像素包括至少两个像素组，每一像素组包括至少一个像素；同一行的各像素组的像素分别与同一扫描线组的各扫描信号线电连接；位于同一行且属于同一像素组的像素与同一条扫描信号线电连接；使能模块产生的栅极驱动信号通过扫描信号线提供至相应的像素。

采用上述技术方案，通过将显示面板中位于同一行的像素分为至少两个像素组，同一像素组的各像素与同一条扫描信号线电连接，位于同一行的不同像素组的像素与同一扫描线组的不同扫描信号线电连接，以减少与每条扫描信号线电连接的像素的数量，从而减小各扫描信号线上的负载量，减小栅极驱动信号在各扫描信号线上传输过程中的的延迟时间，进而减小同一行各像素之间的显示差异，有利于提高显示面板的显示均一性；同时，本发明实施例提供的显示面板包括本发明实施例提供的移位寄存器，而本发明实施例提供的移位寄存器的各移位寄存单元中包括至少两个使能模块，以能够提供至少两个栅极驱动信号，且同一扫描线组的各扫描信号线与移位寄存单元的各使能模块电连接，使得同一行的各像素组的像素能够分别接收相应的栅极驱动信号，从而在不增加移位寄存器中移位寄存单元的数量的前提下，能够提高对各像素的驱动能力，提高显示面板的显示效果，以及有利于简化移位寄存器的结构，减小移位寄存器的占用面积，进而有利于显示面板的窄边框。

以上是本发明实施例提供的显示面板的核心思想，基于本发明实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本发明保护的范围。以下将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。

在本发明实施例中，一行像素可以包括至少两个像素组，即一行像素可以包括两个像素组、三个像素组或多个像素组，而每个扫描线组中的扫描信号线的数量与一行像素的像素组的数量相同，使得每个扫描线组的各扫描信号线分别与同一行的各像素组的像素电连接，即一条扫描信号线可与同一行且属于同一像素组的各像素电连接，同一扫描线组的不同扫描信号线与同一行的不同像素组的像素电连接；本发明实施例对一行像素中像素组的数量和一个扫描线组中扫描信号线的数量不做具体限定。同时，本发明实施例提供的显示面板可以为有机发光显示面板、液晶显示面板或其它有源矩阵显示面板，即显示面板的每个像素会包括至少一个晶体管与扫描信号线电连接，并在该扫描信号线传输的栅极驱动信号的控制下导通或断开。为便于描述，本发明实施例均以每个像素包括一个与扫描信号线电连接的晶体管为例对本发明实施例的技术方案进行示例性的说明。

此外，移位寄存器的每个移位寄存单元包括移位模块和至少两个使能模块，即每个移位寄存单元可以包括两个使能模块、三个使能模块或多个使能模块；而同一扫描线组的各扫描信号线与属于同一移位寄存单元的各使能模块电连接，且一个使能模块电连接至少一条扫描信号线，即一个使能模块可以电连接一条扫描信号线、两条扫描信号线或多条扫描信号线；相应的，一条扫描信号线也可与一个使能模块、两个使能模块或多个使能模块电连接，即扫描信号线的数量可与使能模块的数量相同或不同，本发明实施例对此不做具体限定。

可选的，同一移位寄存单元的各使能模块与同一扫描线组的各所述扫描信号线一一对应电连接，即扫描线组中扫描信号线的数量与移位寄存单元中使能模块的数量相同。此时，当显示面板中还包括多条数据信号线，且同一行的各像素分别与不同的数据信号线电连接时，同一移位寄存单元的各使能模块可同时产生栅极驱动信号，以驱动同一行的各像素；而当同一列像素与同一条数据信号线电连接，且同一行像素中，与不同扫描信号线电连接且相邻的两个像素共用数据信号线时，同一移位寄存单元的各使能模块可依次产生栅极驱动信号。

示例性的，图15是本发明实施例提供的一种显示面板的结构示意图。如图15所示，显示面板200包括显示区201和围绕显示区201的非显示区202。显示面板200的显示区201中设置有阵列排布的像素210、多个扫描线组220和多条数据信号线230；其中，同一列的像素210共用同一条数据信号线230，且位于同一行的各像素210分别与不同的数据信号线230电连接。相应的，一行像素的至少两个像素组可以包括第一像素组和第二像素组；第一像素组的像素210位于奇数列，第二像素组的像素210位于偶数列；或者，第一像素组的像素210位于偶数列，第二像素组的像素210位于奇数列；此时，扫描线组220可以包括第一扫描信号线221和第二扫描信号线222；位于同一行且属于第一像素组的像素210均与第一扫描信号线221电连接，位于同一行且属于第二像素组的像素210均与第二扫描信号线222电连接。当每个像素210包括晶体管211和显示单元212，且晶体管211的第一电极与显示单元212电连接时，第一扫描信号线221可与第一像素组的各像素210中晶体管211的栅极电连接，第二扫描信号线222可与第二像素组的各像素210中晶体管211的栅极电连接；而位于同一列的像素210中晶体管211的第二电极与同一条数据信号线230电连接，且位于同一行的各像素210中晶体管211的第二电极与不同的数据信号线230电连接。显示面板200的非显示区202中设置有移位寄存器100，该移位寄存器100的每个移位寄存单元可以包括两个使能模块，且属于同一移位寄存单元的各使能模块可与同一扫描线组220的各扫描信号线(221、222)一一对应电连接，此时同一移位寄存单元的各使能模块能够分别向同一扫描线组220的各扫描信号线(221、222)提供栅极驱动信号。例如，移位寄存单元中一个使能模块的栅极驱动信号通过移位寄存单元的驱动信号输出端out1输出栅极驱动信号至第一扫描信号线221，以使第一扫描信号线221将该栅极驱动信号传输至第一像素组种各像素210的晶体管211的栅极，控制同一行且属于第一像素组的各像素210的晶体管211导通，数据信号线230传输的数据信号能够通过导通的晶体管211写入至与该晶体管211电连接的显示单元212中，以使第一像素组的各像素的显示单元进行显示；移位寄存单元中另一个使能模块的栅极驱动信号通过移位寄存单元的驱动信号输出端out2输出栅极驱动信号至第二扫描信号线222，以使第二扫描信号线222将该栅极驱动信号传输至第二像素组中各像素210的晶体管211的栅极，控制同一行且属于第二像素组的各像素210的晶体管211导通，数据信号线230传输的数据信号能够通过导通的晶体管211写入至与该晶体管211电连接的显示单元212中，以使第二像素组的各像素的显示单元进行显示。如此，由于位于同一行的各像素210中晶体管211的第二电极与不同的数据信号线电连接，因此同一移位寄存单元的各使能模块可以输出相同的栅极驱动信号，使得位于同一行的各像素210的晶体管211同时导通，以使各数据信号线230同时将各自传输的数据信号能够写入至同一行的各像素210的显示单元212。

采用上述技术方案，可在不减小对各像素210的显示单元的数据信号写入时间，以及不降低显示面板200的刷新频率的前提下，减小各扫描信号线(221、222)上的负载量，以减小栅极驱动信号在各扫描信号线上传输过程中的的延迟时间，进而减小同一行各像素之间的显示差异，有利于提高显示面板的显示均一性。

示例性的，图16是本发明实施例提供的又一种显示面板的结构示意图。图16与图15相同之处可参照上述对图15的描述，在此不再赘述，此处仅对图16与图15不同之进行示例性的说明。如图16所示，同一列相邻的两个像素210分别与相邻的两条数据信号线230电连接，且位于同一行各像素210分别与不同的数据信号线电连接。即同一列的相邻的两个像素中，位于前一行的像素210中晶体管211的第二电极与该列像素的左侧数据信号线230电连接时，位于后一行的像素210中晶体管211的第二电极与该列像素的右侧数据信号线230电连接。如此，同样能够使同一移位寄存单元的各使能模块同时输出栅极驱动信号，使得位于同一行的各像素210的晶体管211同时导通，以使各数据信号线230同时将各自传输的数据信号写入至同一行的各像素210的显示单元212。

示例性的，图17是本发明实施例提供的又一种显示面板的结构示意图。图17与图15相同之处可参照上述对图15的描述，在此不再赘述，此处仅对图17与图15不同之进行示例性的说明。如图17所示，同一列像素与同一条所述数据信号线电连接，且同一行像素中，与不同扫描信号线电连接且相邻的两个像素210共用数据信号线。例如，当同一行且位于奇数列的像素210中晶体管211的栅极与第二扫描信号线222电连接，同一行且位于偶数列的像素210中晶体管211的栅极与第一扫描信号线221电连接时，同一行相邻的两个像素的晶体管211的第二电极均与同一数据信号线230电连接；此时，需要同一移位寄存单元的各使能模块依次产生栅极驱动信号；即第一扫描信号线221传输栅极驱动信号至偶数列的像素210中晶体管211的栅极，控制偶数列的像素210中晶体管211导通，并在数据信号线230传输的数据信号对偶数列像素中显示单元212充电完成后，第二扫描信号线222传输栅极驱动信号至奇数列的像素210中晶体管211的栅极，控制奇数列的像素210中晶体管211导通，直至数据信号线230传输的数据信号对奇数列像素中显示单元212充电完成。如此，相邻的两列像素共用数据信号线，能够减少显示区中数据信号线的设置数量，有利于提高显示面板的开口率。

需要说明的是，图15～图17仅为本发明实施例示例性的附图，图15～图17中一行像素包括两个像素组，且该两个像素组的像素分别位移奇数列和偶数列；此外，当一行像素包括两个像素组时，该两个像素组还可以位于不同的显示区，或者一行像素还可以包括多个像素组，且各像素组位于不同的显示区。

可选的，显示面板的显示区可以包括至少两个子显示区；各子显示区沿行方向依次排列；其中，同一像素组的像素位于同一子显示区，且不同像素组的像素位于不同的子显示区。

示例性的，以扫描信号线的延伸方向作为显示面板中各像素的行方向，且以数据信号线的延伸方向作为显示面板中各像素的列方向。图18是本发明实施例提供的又一种显示面板的结构示意图。如图18所示，显示面板200的显示区201可以包括两个子显示区(2011、2012)，其中位于子显示区2011的各像素210为同一像素组，且子显示区2011的各像素210可与扫描信号线221电连接；位于子显示区2012的各像素210为同一像素组，且子显示区2012的各像素210可与扫描信号线222电连接；如此，可通过扫描信号线221传输栅极驱动信号至子显示区2011中的各像素，以及通过扫描信号线222传输栅极驱动信号至子显示区2012中的各像素，相较于同一行的像素共用一条扫描信号线的情况，能够减少与各扫描信号线电连接的像素的数量，以减小各扫描信号线上的负载量，从而减小栅极驱动信号在各扫描信号线上传输过程中的的延迟时间，进而减小同一行各像素之间的显示差异，有利于提高显示面板的显示均一性。

需要说明的是，图15～图18仅为本发明实施例示例性的附图，图15～图17中扫描线组中扫描信号线的数量与移位寄存单元中使能模块的数量相同；而在本发明实施例中，扫描线组中扫描信号线的数量也可与移位寄存单元中使能模块的数量不同。

可选的，每一扫描线组可以包括至少三条扫描信号线；而每个移位寄存单元的至少两个使能模块中至少一个使能模块与至少两条扫描信号线电连接。此时，扫描线组的数量与移位寄存单元中使能模块的数量并非一一对应的。

示例性的，图19是本发明实施例提供的又一种显示面板的结构示意图。如图19所示，显示面板200的一行像素可以包括三个像素组，一个扫描线组可以包括三条扫描信号线，即一个扫描线组可以包括扫描信号线2211、2212和222；而每个移位寄存单元可以包括两个使能模块，两个使能模块产生的栅极驱动信号分别通过驱动信号输出端out1和out2输出。此时，扫描信号线2211和2212可通过驱动信号输出端out1与移位寄存单元中的同一使能模块电连接，并传输该使能模块产生的栅极驱动信号至相应的像素；而扫描信号线222了通过驱动信号输出端out2与移位寄存单元中的另一使能模块电连接，并传输该使能模块产生的栅极驱动信号至相应的像素。如此，能够进一步减少与各扫描信号线电连接的像素数量，从而有利于减小栅极驱动信号在各扫描信号线上传输过程中的的延迟时间，进而减小同一行各像素之间的显示差异，有利于提高显示面板的显示均一性。

需要说明的是，图19仅为本发明实施例示例性的附图，图19以显示区201包括两个子显示区为例，而在本发明实施例中显示区201可以包括沿行方向顺次排列的子显示区的数量可以为两个、三个或多个，本发明实施例对此不做具体限定。同时，在本发明实施例中上各附图中“…”为省略的像素、扫描信号线、数据信号线以及移位寄存单元；此时，每个子显示区中像素的数量可以相同或不同，本发明实施例对此不做具体限定。

在本发明实施例中，显示面板的移位寄存器还可以包括第一移位寄存器和第二移位寄存器，且第一移位寄存器和第二移位寄存器可分别位于显示面板的显示区相对的两侧。

可选的，显示面板中多个阵列排布的像素位于显示面板的显示区；移位寄存器包括第一移位寄存器和第二移位寄存器；第一移位寄存器和第二移位寄存器位于所述显示区相对的两侧；与奇数行的像素电连接的扫描线组为第一扫描线组，与偶数行的像素电连接的扫描线组为第二扫描线组；第一移位寄存器的各级移位寄存单元的各使能模块与各第一扫描线组的各扫描信号线电连接；第二移位寄存器的各级移位寄存单元的各所述使能模块与各所述第二扫描线组的各扫描信号线电连接。

示例性的，图20是本发明实施例提供的又一种显示面板的结构示意图。如图20所示，显示面板中包括第一扫描线组2201和第二扫描线组2202，且第一扫描线组2201可以包括两条扫描信号线22011和22012，第二扫描线组2202可以包括两条扫描信号线22021和22022。第一扫描线组2202的各条扫描信号线22011和22022分别与奇数行中各像素组的像素电连接，而第二扫描线组2202各条扫描信号线22021和22022分别与偶数行中各像素组的像素电连接；同时，移位寄存器包括第一移位寄存器1011和第二移位寄存器1012，第一移位寄存器1011的各移位寄存单元与第一扫描线组2201的各扫描信号线(22011和22012)电连接，第二移位寄存器1012的各移位寄存单元与第二扫描线组2202的各扫描信号线(22021和22022)电连接。如此，可以通过第一移位寄存器1011的各使能模块产生的栅极驱动信号提供至奇数行的各像素，而第二移位寄存器1012的各使能模块产生的栅极驱动信号提供至偶数行的各像素，以能够分别对奇数行的像素与偶数行的像素提供栅极驱动信号；此时，第一移位寄存器1011的第一级移位寄存单元asg1接收的初始启动信号stv与第二移位寄存器1012的第一级移位寄存单元asg2接收的初始启动信号stv'不同，以使奇数行的像素与偶数行的像素所接收的数据信号线传输的数据信号互不影响。同时，第一移位寄存器1011位于显示区的第一侧2001，第二移位寄存器1011位于显示区的第二侧2002，有利于均与显示面板相对的两侧(第一侧2001和第二侧2002)的边框，从而有利于提高显示面板的整体美观性，以及提高显示面板的显示效果。

需要说明的是，图20仅示例性的以一行像素包括两个像素组为例对本发明实施例进行说明，而在一个像素包括多个像素组时，同一可以采用设置于显示面板的两侧的移位寄存器分别向奇数行和偶数行的各像素提供栅极驱动信号；本发明实施例对此不做具体限定。

此外，当移位寄存器的第一移位寄存器和第二移位寄存器分别设置于显示面板的两侧时，第一移位寄存器与第二移位寄存器中位于同一级的移位寄存单元可与同一行的各像素电连接。

可选的，图21是本发明实施例提供的又一种显示面板的结构示意图。如图21所示，显示面板200的显示区201可以包括n个子显示区，其中n≥4且n为整数。同时，移位寄存器可以包括第一移位寄存器1011和第二移位寄存器1012；第一移位寄存器1011位于显示区201的第一侧2001，第二移位寄存器1012位于显示区201的第二侧2002；第一侧2001与第二侧2002相对，且第一侧2001指向第二侧2002的方向为像素的行方向；靠近第一侧2001的p个子显示区(20111、20112)为第一子显示区，靠近第二侧2002的q个子显示区为第二子显示区(20121、20122)，其中p+q＝n，p≥2，q≥2，且p和q均为正整数；与位于第一子显示区(20111、20112)的像素电连接的各扫描信号线(22111、22112)均为第一扫描信号线，与位于第二子显示区(20121、20122)的像素电连接的各扫描信号线(22211、22212)均为第二扫描信号线；其中，第一移位寄存器1011的多个级联的移位寄存单元均为第一移位寄存单元；第二移位寄存器1012的多个级联的移位寄存单元均为第二移位寄存单元；第一移位寄存单元的各使能模块分别与各第一扫描信号线(22111、22112)电连接；第二移位寄存单元的各使能模块分别与各第二扫描信号线(22211、22212)电连接。

示例性的，显示面板200的显示区201可以包括四个子显示区20111、20112、20122和20121，靠近显示区201的第一侧2001的两个子显示区20111和20112均为第一子显示区，靠近显示区201的第二侧2002的两个子显示区20121和20122均为第二子显示区。第一子显示区20111的各像素与第一扫描信号线22111电连接，该第一扫描信号线22111通过第一移位寄存器1011中移位寄存单元的驱动信号输出端out1接收该移位寄存单元中一个使能模块产生的栅极驱动信号，并传输至第一子显示区20111的各像素；第一子显示区20112的各像素与第一扫描信号线22112电连接，该第一扫描信号线22112通过第一移位寄存器1011中移位寄存单元的驱动信号输出端out2接收该移位寄存单元中另一个使能模块产生的栅极驱动信号，并传输至第一子显示区20112的各像素；第二子显示区20121的各像素与第二扫描信号线22211电连接，该第二扫描信号线22211通过第二移位寄存器1012中移位寄存单元的驱动信号输出端out1接收该移位寄存单元中一个使能模块产生的栅极驱动信号，并传输至第二子显示区20121的各像素；第二子显示区20122的各像素与第二扫描信号线22212电连接，该第二扫描信号线22212通过第二移位寄存器1012中移位寄存单元的驱动信号输出端out2接收该移位寄存单元中另一个使能模块产生的栅极驱动信号，并传输至第二子显示区20122的各像素。

如此，通过在显示区相对的两侧分别设置第一移位寄存器和第二移位寄存器，且第一移位寄存器中各移位寄存单元的各使能模块能够为靠近第一侧的各像素提供栅极驱动信号，第二移位寄存器中各移位寄存单元的各使能模块能够为靠近第二侧的各像素提供栅极驱动信号，以能够减小栅极驱动信号在扫描信号线上的传输长度，从而能够缩短同一行的各像素之间的延迟时间，确保同一行各像素具有一致的充电时间，进而提高显示面板的显示均一性。

需要说明的是，图21仅为本发明实施例示例性的附图，图21中显示区201包括四个子显示区，而在本发明实施例中显示区可以包括四个或四个以上的子显示区，此时第一子显示区的数量p与第二子显示的数量q可以相同或不同，本发明实施例对此不做具体限定。

可选的，图22是本发明实施例提供的又一种显示面板的结构示意图。如图22所示，显示面板200的显示区201包括n个子显示区；其中，n≥3，且n为整数，同时，移位寄存器包括第一移位寄存器1011和第二移位寄存器1012；且第一移位寄存器1011位于显示区201的第一侧2001，第二移位寄存器1012位于显示区201的第二侧2002，该第一侧2001与第二侧2002相对，且第一侧2001指向第二侧2002的方向为像素的行方向；靠近第一侧2001的p个子显示区(20101)为第一子显示区，靠近第二侧的q个子显示区(20102)为第二子显示区；位于第一子显示区(20101)和第二子显示区(20102)之间的m个子显示区(20103)为第三子显示区；其中，p+q+m＝n，p、q和m均为正整数；与位于第一子显示区(20101)的像素电连接的各扫描信号线均为第一扫描信号线22101；与位于第二子显示区(20102)的像素电连接的各扫描信号线均为第二扫描信号线(22102)；与位于第三子显示区(20103)的像素电连接的各扫描信号线均为第三扫描信号线(22103)；其中，第一移位寄存器1011的多个级联的移位寄存单元均为第一移位寄存单元；第二移位寄存器1012的多个级联的移位寄存单元均为第二移位寄存单元；第一移位寄存单元的各使能模块分别与各第一扫描信号线(22101)和第三扫描信号线(22103)电连接；第二移位寄存单元的各使能模块分别与各第二扫描信号线(22102)和各第三扫描信号线(22103)电连接。

示例性的，显示面板200的显示区201包括3个子显示区，且靠近显示区201的第一侧2001的一个子显示区20101为第一子显示区，靠近显示区201的第二侧2002的一个子显示区20102为第二子显示区，以及位于第一子显示区20101和第二子显示区20102的一个子显示区20103为第三子显示区。第一子显示区20101的各像素与第一扫描信号线22101电连接，该第一扫描信号线22101通过第一移位寄存器1011中移位寄存单元的驱动信号输出端out1接收该移位寄存单元中一个使能模块产生的栅极驱动信号，并传输至第一子显示区20101的各像素；第二子显示区20102的各像素与第二扫描信号线22102电连接，该第二扫描信号线22102通过第二移位寄存器1012中移位寄存单元的驱动信号输出端out1接收该移位寄存单元中一个使能模块产生的栅极驱动信号，并传输至第二子显示区20102的各像素；而第三子显示区20103的各像素与第三扫描信号线22103电连接，该第三扫描信号线22103会同时将第一移位寄存器1011中移位寄存单元的另一个使能模块产生的栅极驱动信号和第二移位寄存器1012中移位寄存单元的另一个使能模块产生的栅极驱动信号传输至第三子显示区20103的各像素，即第三扫描信号线22103会将第一移位寄存器1011中移位寄存单元的驱动信号输出端out2输出的栅极驱动信号传输至第三子显示区20103的各像素，以及将第二移位寄存器1012中移位寄存单元的驱动信号输出端out2输出的栅极驱动信号传输至第三子显示区20103的各像素。

如此，位于两侧的第一子显示区的像素和第二子显示区的像素分别接收第一移位寄存器和第二移位寄存中使能模块产生的栅极驱动信号，而位于中间的第三子显示区的像素能够同时接收第一移位寄存器和第二移位寄存中使能模块产生的栅极驱动信号，使得位于中间的第三子显示区的像素能够接收到较强的栅极驱动信号；但是由于第一子显示区的像素更靠近第一移位寄存器，位于第二子显示区的像素更靠近第二移位寄存器，因此能够缩短传输至第一子显示区的各像素和第二子显示区的各像素的栅极驱动信号在扫描信号线上的传输长度，从而能够缩短同一行的各像素之间的延迟时间，确保同一行各像素具有一致的充电时间，进而提高显示面板的显示均一性。

本发明实施例还提供一种显示装置，该显示装置包括本发明实施例提供的显示面板，因此本发明实施例提供的显示装置具备本发明实施例提供的显示面板的有益效果，在此不再赘述。

示例性的，图23是本发明实施例提供的一种显示装置的结构示意图。如图23所示，该显示装置例如可以为车载显示屏、宽屏手机、大屏计算器显示器以及本领域技术人员可知的其他电子设备。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。