技术特征：
1.一种显示装置，包括：彼此重叠的第一层、第二层以及第三层，其中，所述第一层包括栅极驱动电路及数据驱动电路，所述第二层包括解复用电路，所述第三层包括显示部，在所述显示部中像素排列为矩阵形状，所述解复用电路的输入端子与所述数据驱动电路电连接，所述解复用电路的输出端子与所述像素电连接，所述栅极驱动电路包括与所述像素重叠的区域，所述数据驱动电路包括与所述像素重叠的区域，并且，所述栅极驱动电路包括与所述数据驱动电路重叠的区域。2.根据权利要求1所述的显示装置，其中所述解复用电路包括与所述像素重叠的区域。3.根据权利要求1或2所述的显示装置，还包括d/a转换电路,其中所述d/a转换电路包括电位生成电路及传输晶体管逻辑电路，所述电位生成电路设置在所述数据驱动电路的外部，所述传输晶体管逻辑电路设置在所述数据驱动电路中，设置在所述d/a转换电路中的所述传输晶体管逻辑电路的个数小于设置在所述显示部中的所述像素的列数，设置在所述d/a转换电路中的所述电位生成电路的个数小于所述传输晶体管逻辑电路的个数，所述电位生成电路生成不同水平的多个电位，并且所述传输晶体管逻辑电路接收图像数据并基于该图像数据的数字值输出所述电位生成电路所生成的所述多个电位中的任一个。4.根据权利要求3所述的显示装置，其中所述传输晶体管逻辑电路的个数为所述像素的列数的两分之一以下。5.根据权利要求1至4中任一项所述的显示装置，其中像素包括在沟道形成区中含有金属氧化物的晶体管，并且所述金属氧化物包含in、元素m(m是al、ga、y或sn)以及zn。6.一种显示装置，包括：彼此重叠的第一层、第二层以及第三层，其中，所述第一层包括栅极驱动电路、第一数据驱动电路、第二数据驱动电路、第三数据驱动电路、第四数据驱动电路以及第五数据驱动电路，所述第二层包括第一解复用电路、第二解复用电路、第三解复用电路、第四解复用电路以及第五解复用电路，所述第三层包括第一显示部、第二显示部、第三显示部、第四显示部以及第五显示部，在所述第一显示部中第一像素排列为矩阵形状，在所述第二显示部中第二像素排列为矩阵形状，在所述第三显示部中第三像素排列为矩阵形状，
在所述第四显示部中第四像素排列为矩阵形状，在所述第五显示部中第五像素排列为矩阵形状，所述第一解复用电路的输入端子与所述第一数据驱动电路电连接，所述第二解复用电路的输入端子与所述第二数据驱动电路电连接，所述第三解复用电路的输入端子与所述第三数据驱动电路电连接，所述第四解复用电路的输入端子与所述第四数据驱动电路电连接，所述第五解复用电路的输入端子与所述第五数据驱动电路电连接，所述第一解复用电路的输出端子与所述第一像素电连接，所述第二解复用电路的输出端子与所述第二像素电连接，所述第三解复用电路的输出端子与所述第三像素电连接，所述第四解复用电路的输出端子与所述第四像素电连接，所述第五解复用电路的输出端子与所述第五像素电连接，所述栅极驱动电路包括与所述第一像素重叠的区域，所述第一数据驱动电路包括与所述第一像素重叠的区域，所述第二数据驱动电路包括与所述第二像素重叠的区域，所述第三数据驱动电路包括与所述第三像素重叠的区域，所述第四数据驱动电路包括与所述第四像素重叠的区域，所述第五数据驱动电路包括与所述第五像素重叠的区域，并且，所述栅极驱动电路包括与所述第一数据驱动电路重叠的区域。7.根据权利要求6所述的显示装置，其中所述第一解复用电路包括与所述第一像素重叠的区域，所述第二解复用电路包括与所述第二像素重叠的区域，所述第三解复用电路包括与所述第三像素重叠的区域，所述第四解复用电路包括与所述第四像素重叠的区域，并且所述第五解复用电路包括与所述第五像素重叠的区域。8.根据权利要求6或7所述的显示装置，还包括d/a转换电路，其中所述d/a转换电路包括电位生成电路、第一传输晶体管逻辑电路、第二传输晶体管逻辑电路、第三传输晶体管逻辑电路、第四传输晶体管逻辑电路以及第五传输晶体管逻辑电路，所述电位生成电路设置在所述第一至第五数据驱动电路的外部，所述第一传输晶体管逻辑电路设置在所述第一数据驱动电路中，所述第二传输晶体管逻辑电路设置在所述第二数据驱动电路中，所述第三传输晶体管逻辑电路设置在所述第三数据驱动电路中，所述第四传输晶体管逻辑电路设置在所述第四数据驱动电路中，所述第五传输晶体管逻辑电路设置在所述第五数据驱动电路中，设置在所述d/a转换电路中的所述第一传输晶体管逻辑电路的个数小于设置在所述第一显示部中的所述第一像素的列数，设置在所述d/a转换电路中的所述第二传输晶体管逻辑电路的个数小于设置在所述第二显示部中的所述第二像素的列数，
设置在所述d/a转换电路中的所述第三传输晶体管逻辑电路的个数小于设置在所述第三显示部中的所述第三像素的列数，设置在所述d/a转换电路中的所述第四传输晶体管逻辑电路的个数小于设置在所述第四显示部中的所述第四像素的列数，设置在所述d/a转换电路中的所述第五传输晶体管逻辑电路的个数小于设置在所述第五显示部中的所述第五像素的列数，设置在所述d/a转换电路中的所述电位生成电路的个数小于所述第一传输晶体管逻辑电路的个数，设置在所述d/a转换电路中的所述电位生成电路的个数小于所述第二传输晶体管逻辑电路的个数，设置在所述d/a转换电路中的所述电位生成电路的个数小于所述第三传输晶体管逻辑电路的个数，设置在所述d/a转换电路中的所述电位生成电路的个数小于所述第四传输晶体管逻辑电路的个数，设置在所述d/a转换电路中的所述电位生成电路的个数小于所述第五传输晶体管逻辑电路的个数，所述电位生成电路生成不同水平的多个电位，并且所述第一至第五传输晶体管逻辑电路接收图像数据并基于该图像数据的数字值输出所述电位生成电路所生成的多个电位中的任一个。9.根据权利要求8所述的显示装置，其中所述第一传输晶体管逻辑电路的个数为所述第一像素的列数的两分之一以下，所述第二传输晶体管逻辑电路的个数为所述第二像素的列数的两分之一以下，所述第三传输晶体管逻辑电路的个数为所述第三像素的列数的两分之一以下，所述第四传输晶体管逻辑电路的个数为所述第四像素的列数的两分之一以下，并且所述第五传输晶体管逻辑电路的个数为所述第五像素的列数的两分之一以下。10.根据权利要求6至9中任一项所述的显示装置，其中所述第一至第五像素包括在沟道形成区中含有金属氧化物的晶体管，并且所述金属氧化物包含in、元素m(m是al、ga、y或sn)以及zn。
技术总结
提供一种被窄边框化了的显示装置。显示装置包括彼此重叠的第一层、第二层以及第三层，第一层包括栅极驱动电路及数据驱动电路，第二层包括解复用电路，第三层包括显示部，在显示部中像素排列为矩阵形状，解复用电路的输入端子与数据驱动电路电连接，解复用电路的输出端子与像素电连接，栅极驱动电路及数据驱动电路包括与像素重叠的区域，栅极驱动电路及数据驱动电路不明确地分开而具有彼此重叠的区域，并且栅极驱动电路及数据驱动电路的个数可以都为五个以上。为五个以上。为五个以上。
技术研发人员：中川贵史 池田隆之 小林英智 宍户英明 胜井秀一 木村清贵
受保护的技术使用者：株式会社半导体能源研究所
技术研发日：2020.04.28
技术公布日：2021/12/10