阵列基板、显示面板及显示装置的制作方法

本申请涉及显示技术领域，具体涉及一种阵列基板、显示面板及显示装置。

背景技术：

随着电子设备的快速发展，用户对屏占比的要求越来越高，传统的电子设备如手机、平板电脑等，由于需要集成诸如前置摄像头、听筒以及红外感应元件等。现有技术中，可通过在显示屏上开槽(notch)或开孔，外界光线可通过屏幕上的开槽或开孔进入位于屏幕下方的感光组件。由于开槽或开孔周围的信号线需要一一对应连接起来，需要在开槽或开孔周围设置较大的布线空间，影响显示屏的屏占比。

技术实现要素：

本申请实施例提供了一种阵列基板、显示面板及显示装置，能够提高显示区的屏占比，且能够改善显示效果。

第一方面，本申请实施例提供一种阵列基板，具有孔区和围绕孔区的显示区；阵列基板包括：多条第一信号线，位于显示区且多条第一信号线包括多条第一类信号线和多条第二类信号线，各第一类信号线均沿第一方向延伸，各第二类信号线包括被孔区分隔的且沿第一方向延伸的第一段和第二段；多条第一连接信号线，多条第一连接信号线中的至少部分位于显示区且与第一类信号线位于不同膜层，第一连接信号线包括相互连接的第一连接段、第二连接段和第三连接段，第二连接段连接在第一连接段与第三连接段之间，第一连接段与第一段电连接，第三连接段与第二段电连接，第一连接段和第三连接段均沿第二方向延伸；多条第一补偿信号线，多条第一补偿信号线均位于显示区且沿第二方向延伸，且第一补偿信号线与第一连接段及第三连接段在阵列基板所在平面上的正投影无交叠，第一补偿信号线用于补偿显示区在第二方向上的走线密度的一致性。

在第一方面一种可能的实施方式中，阵列基板还包括：

多条第二信号线，多条第二信号线位于显示区，至少部分第一补偿信号线与第二信号线电连接，第二信号线为固定电压信号线。

在第一方面一种可能的实施方式中，第二信号线为电源信号线；

各第二信号线包括相互电连接且位于不同膜层的第一子信号线和第二子信号线，至少部分第一补偿信号线与第一子信号线和第二子信号线中的一者位于同一膜层且相互电连接。

在第一方面一种可能的实施方式中，第一方向为列方向，第二方向为行方向，第一信号线为数据信号线，第二信号线沿第一方向延伸；

第一信号线与第一子信号线位于同一膜层且间隔设置，第一补偿信号线及第一连接信号线与第二子信号线位于同一膜层；

第二子信号线包括第一类子信号线和第二类子信号线，第二类子信号线线包括被第一连接信号线分隔开的第一子段和第二子段；

至少部分第二连接段延伸于第一子段和第二子段之间。

在第一方面一种可能的实施方式中，第一补偿信号线包括第一类补偿信号线和第二类补偿信号线；

第一类补偿信号线位于第一连接信号线与孔区之间，第一类补偿信号线与第一连接信号线连接；

第二类补偿信号线与孔区之间间隔有第一连接信号线，第二类补偿信号线与第二子信号线连接。

在第一方面一种可能的实施方式中，第一方向为行方向，第二方向为列方向，第一信号线为扫描信号线或发光控制信号线或参考电压信号线，第二信号线沿第二方向延伸；

第一信号线与第二信号线位于不同膜层。

在第一方面一种可能的实施方式中，第一方向为列方向，第二方向为行方向，第一信号线为数据信号线，阵列基板还包括：

多条第三信号线，第三信号线为扫描信号线或发光控制信号线或参考电压信号线，多条第三信号线包括多条第三类信号线和多条第四类信号线，各第三类信号线均位于显示区且沿第二方向延伸，各第四类信号线包括被孔区分隔的且沿第二方向延伸的第三段和第四段；

多条第二连接信号线，多条第二连接信号线中的至少部分位于显示区且与第三类信号线位于不同膜层，第二连接信号线包括相互连接的第四连接段、第五连接段和第六连接段，第四连接段与第三段电连接，第六连接段与第四段电连接，第五连接段连接在第四连接段与第六连接段之间，第四连接段和第六连接段均沿第一方向延伸；

多条第二补偿信号线，多条第二补偿信号线均位于所显示区且沿第一方向延伸，且第二补偿信号线与第四连接段及第六连接段在阵列基板所在平面上的正投影无交叠，第二补偿信号线用于补偿显示区在第一方向上的走线密度的一致性。

在第一方面一种可能的实施方式中，第二补偿信号线与第二信号线电连接。

第二方面，本申请实施例提供一种显示面板，包括如第一方面任一实施例所述的阵列基板。

第三方面，本申请实施例提供一种显示装置，包括如第二方面所述的显示面板。

根据本申请实施例提供的阵列基板、显示面板及显示装置，由于将至少部分第一连接信号线也设置于显示区且与第一类信号线位于不同膜层，可以减少在孔区的边框设置的第一连接信号线的条数，甚至可以不在孔区的边框设置第一连接信号线，因此可以减小孔区的边框面积，提高阵列基板的屏占比。另外，本申请实施例提供的阵列基板进一步包括沿第二方向延伸的第一补偿信号线，第一补偿信号线用于补偿显示区在第二方向上的走线密度的一致性，并且第一补偿信号线设置于显示区中除第一连接段及第三连接段所在区域之外的其它区域，第一补偿信号线、第一连接段及第三连接段均沿第二方向延伸，使得整个显示区在第二方向上的走线的密度趋于一致，从而改善显示不均(如mura)的问题。

附图说明

通过阅读以下参照附图对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显，其中，相同或相似的附图标记表示相同或相似的特征，附图并未按照实际的比例绘制。

图1示出本申请实施例提供的一种阵列基板的俯视示意图；

图2示出图1中q1区域的一种放大示意图；

图3示出图1中q1区域的一种对比示例的放大示意图；

图4示出图1中q1区域的另一种放大示意图；

图5示出图1中q1区域的又一种放大示意图；

图6示出图5中aa向的剖面示意图；

图7示出本申请实施例提供的另一种阵列基板的俯视示意图；

图8示出图7中q2区域的一种放大示意图；

图9示出图1中q1区域的又一种放大示意图；

图10示出图9中bb向的剖面示意图；

图11示出本申请实施例提供的一种显示面板的结构示意图。

具体实施方式

下面将详细描述本申请的各个方面的特征和示例性实施例，为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及具体实施例，对本申请进行进一步详细描述。应理解，此处所描述的具体实施例仅被配置为解释本申请，并不被配置为限定本申请。对于本领域技术人员来说，本申请可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本申请的示例来提供对本申请更好的理解。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

应当理解，在描述部件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将部件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。

图1示出本申请实施例提供的一种阵列基板的俯视示意图。图2示出图1中q区域的一种放大示意图。如图1及图2所示，本申请实施例提供一种阵列基板100，具有孔区hole及围绕孔区hole的显示区aa。

示例性的，孔区hole也可以称为开孔区、开槽区、盲孔区、通孔区等，本申请对此不作限定。孔区hole可以用于放置感光组件。感光组件可以是图像采集装置，用于采集外部图像信息。例如感光组件为摄像头等。感光组件可以不限于是图像采集装置，例如在一些实施例中，感光组件也可以是红外传感器、接近传感器、红外镜头、泛光感应元件、环境光传感器以及点阵投影器等光传感器。

孔区hole可以为矩形区域、圆形区域、椭圆形区域或者方形区域等，可以根据实际需求设置孔hole的形状，本申请对此不作限定。

可以理解的是，孔区hole为非显示区。

显示区aa设置有用于驱动发光元件的呈阵列分布的像素电路(图中未示出)及与像素电路电连接的信号线。

如图1和图2所示，阵列基板100包括第一信号线10、第一连接信号线20及第一补偿信号线30。其中，多条第一信号线10均位于显示区aa。多条第一信号线10包括多条第一类信号线11和多条第二类信号线12。各第一类信号线11均沿第一方向x延伸。各第二类信号线12包括被孔区hole分隔的且沿第一方向x延伸的第一段121和第二段122。

第一信号线与像素电路电连接(图中未示出)。示例性的，第一信号线10在阵列基板所在平面上的正投影可以与像素电路在阵列基板所在平面上的正投影交叠。第一连接信号线20在阵列基板所在平面上的正投影也可以与像素电路在阵列基板所在平面上的正投影交叠。第一补偿信号线30在阵列基板所在平面上的正投影也可以与像素电路在阵列基板所在平面上的正投影交叠。

可以理解的是，各第一类信号线11为连续性走线，各第一类信号线11未被孔区hole分隔开。

为了能够为同一条第二类信号线12所电连接的像素驱动电路提供信号，可以利用第一连接信号线20将分隔开的第一段121和第二段122连接起来。

示例性的，多条第一连接信号线20中的至少部分位于显示区aa且与第一类信号线11位于不同膜层。各第一连接信号线20包括相互连接的第一连接段21、第二连接段22和第三连接段23，第二连接段22连接在第一连接段21与第三连接段23之间，第一连接段21与第一段121电连接(图中以黑色圆点示意第一连接段21与第一段121连接)，第三连接段23与第二段122电连接(图中以黑色圆点示意第三连接段23与第二段122连接)，第一连接段21和第三连接段23均沿第二方向y延伸。第二连接段22沿第一方向x延伸。为了清楚的区分出第一信号线10与第二连接段22，图中以虚线示意第二连接段22。

多条第一补偿信号线30均位于显示区aa且沿第二方向y延伸，且第一补偿信号线30与第一连接段21及第三连接段23在阵列基板100所在平面上的正投影无交叠，第一补偿信号线30用于补偿显示区aa在第二方向y上的走线密度的一致性。可以理解为，第一补偿信号线30设置于显示区aa中除第一连接段21及第三连接段23所在区域之外的其它区域。示例性的，部分第一补偿信号线30可以位于相邻的第一连接段21之间，或位于相邻的第三连接段23之间。

本申请实施例中，由于将至少部分第一连接信号线20也设置于显示区aa且与第一类信号线11位于不同膜层，可以减少在孔区hole的边框设置的第一连接信号线20的条数，甚至可以不在孔区hole的边框设置第一连接信号线20，因此可以减小孔区hole的边框面积，提高阵列基板的屏占比。

本申请的发明人发现，如图3所示，由于第一连接信号线20包括沿第二方向y延伸的第一连接段21和第三连接段23，因此第一连接段21和第三连接段23所占据的显示区域的沿第二方向y的走线的密度大于其它显示区域的沿第二方向y的走线的密度，由于显示区不同区域的沿第二方向y的走线的密度不同，导致阵列基板驱动发光元件显示时，会出现显示不均(如mura)等问题。

而本申请实施例提供的阵列基板进一步包括沿第二方向y延伸的第一补偿信号线30，并且第一补偿信号线30设置于显示区aa中除第一连接段21及第三连接段23所在区域之外的其它区域，第一补偿信号线30用于补偿显示区aa在第二方向y上的走线密度的一致性，并且第一补偿信号线30、第一连接段21及第三连接段23均沿第二方向y延伸，使得整个显示区aa在第二方向y上的走线密度趋于一致，从而改善显示不均(如mura)的问题。

示例性的，第一方向x和第二方向y相交。第一方向x和第二方向y可以垂直。例如，第一方向x可以是列方向，第二方向y是行方向，第一信号线10可以是数据信号线(dataline)。又例如，第一方向x可以是行方向，第二方向y是列方向，第一信号线10可以是扫描信号线(scanline)或发光控制信号线(emitline)或参考电压信号线(vrefline)。本申请对此不作限定。

在一些可选的实施例中，在第一方向x上，相邻第一补偿信号线30之间的线间距、相邻第一连接段21之间的线间距及相邻第三连接段23之间的线间距相等，且第一补偿信号线30的线宽、第一连接段21的线宽及第三连接段23的线宽相等。

也就是说，多条第一补偿信号线30、多条第一连接段21及多条第三连接段23在第一方向x上都是均匀分布的。由于第一补偿信号线30、第一连接段21及第三连接段23均是沿第二方向y延伸，线宽相等并且均是均匀分布，因此能够进一步使得整个显示区aa在第二方向y上的走线的密度趋于一致。

示例性的，在第一方向x上，紧邻的第一补偿信号线30与第一连接段21之间的线间距与相邻第一补偿信号线30之间的线间距和/或相邻第一连接段21之间的线间距相等，在第一方向x上，紧邻的第一补偿信号线30与第三连接段23之间的线间距与相邻第一补偿信号线30之间的线间距和/或相邻第三连接段23之间的线间距相等。

示例性的，第一连接段21及第三连接段23在部分第一补偿信号线30的延长线上，或者说，第一连接段21及第三连接段23在第二方向y上的两端设置有两条第一补偿信号线30，该两条第一补偿信号线30的延长线经过第一连接段21和/或第三连接段23。

发明人还发现，如果第一补偿信号线30与其它信号线无连接关系的话，第一补偿信号线30与其它信号线之间会产生寄生电容，影响信号稳定性，从而影响显示稳定性。

在一些可选的实施例中，如图4所示，阵列基板100还可以包括多条第二信号线40。多条第二信号线40位于显示区aa，至少部分第一补偿信号线30与第二信号线40电连接。第二信号线40为固定电压信号线。根据本申请实施例，一方面，第一补偿信号线30与第二信号线40电连接，可以避免第一补偿信号线30形成寄生电容，提高显示稳定性；另一方面，第二信号线40为固定电压信号线，其与第一补偿信号线30电连接之后，相当于构成了网格状的第二信号线40，增大了第二信号线40走线面积，从而可以降低第二信号线40的电阻，进而降低第二信号线40的压降(irdrop)。

示例性的，第二信号线40可以为电源信号线(vddline)或者参考电压信号线(vrefline)，本申请对此不作限定。

在一些可选的实施例中，第二信号线40为电源信号线。如图5所示，各第二信号线40包括相互电连接且位于不同膜层的第一子信号线41和第二子信号线42。第一子信号线41和第二子信号线42可以通过过孔连接。至少部分第一补偿信号线30与第一子信号线41和第二子信号线42中的一者位于同一膜层且相互电连接。

示例性的，第一子信号线41和第二子信号线42在阵列基板所在平面上的正投影可以交叠。第一子信号线41和第二子信号线42在阵列基板所在平面上的正投影也可以完全重合。图5中为了清楚的示出第一子信号线41和第二子信号线42，以第一子信号线41和第二子信号线42在阵列基板所在平面上的正投影无交叠进行示意，图5中对第一子信号线41和第二子信号线42的示意并不用于限定本申请。另外，图5中以短线示意第一子信号线41和第二子信号线42之间存在连接关系。

本申请实施例中，通过将第二信号线40设置为位于不同膜层的两条子信号线，两条子信号线相当于并联结构，可以进一步降低第二信号线40的电阻，进而进一步降低第二信号线40的压降。另外，第一补偿信号线30与第一子信号线41和第二子信号线42中的一者位于同一膜层，因此可以在同一工艺步骤中同时形成第一补偿信号线30及第二信号40的一条子信号线，可以节省工艺步骤。

在一些可选的实施例中，请继续参考图5，第一方向x为列方向，第二方向y为行方向，第一信号线10为数据信号线，第二信号线40沿第一方向x延伸，第二信号线40为电源信号线。

如图6所示，第一信号线10与第一子信号线41位于同一膜层且间隔设置，第一补偿信号线30及第一连接信号线20与第二子信号线42位于同一膜层。如此，可以在同一工艺步骤中同时形成第一信号线10与第一子信号线41，在同一工艺步骤中同时形成第一补偿信号线30、第一连接信号线20及第二子信号线42，可以节省工艺步骤。

示例性的，阵列基板100可以包括衬底01及设置于衬底01一侧且层叠设置的第一导电层02、第二导电层03、第三导电层04及第四导电层05。相邻的导电层之间均设置有绝缘层。示例性的，设置于阵列基板100的像素驱动电路包括晶体管t和存储电容c。晶体管t包括半导体b、栅极g、源极s及漏极d。存储电容c包括第一极板c1和第二极板c2。作为一个示例，栅极g及第一极板c1可以位于第一导电层02，第二极板c2可以位于第二导电层03，源极s、漏极d、第一信号线10及第一子信号线41可以位于第三导电层04，第一补偿信号线30、第一连接信号线20及第二子信号线42可以位于第四导电层05。可以理解的是，第一连接信号线20的第一连接段21、第二连接段22及第三连接段23可以均位于第四导电层05。

请继续参考图5，第二子信号线42包括第一类子信号线421和第二类子信号线422，第二类子信号线422包括被第一连接信号线20分隔开的第一子段4221和第二子段4222，至少部分第二连接段22延伸于第一子段4221和第二子段4222之间。示例性的，第二连接段22在阵列基板所在平面上的正投影和第一子信号线41在阵列基板所在平面上的正投影可以交叠。图5中为了清楚的示出各信号线，以第二连接段22在阵列基板所在平面上的正投影和第一子信号线41在阵列基板所在平面上的正投影无交叠示意，这并不用于限定本申请。

根据本申请实施例，由于第二连接段22延伸于第一子段4221和第二子段4222之间，第二连接段22、第一子段4221和第二子段4222相当于一条第一类子信号线421，使得整个显示区aa在第一方向x上的走线的密度也趋于一致，进一步改善显示不均(如mura)的问题。

在一些可选的实施例中，请继续参考图5，第一补偿信号线30包括第一类补偿信号线31和第二类补偿信号线32。第一类补偿信号线31位于第一连接信号线20与孔区hole之间，第二类补偿信号线32与孔区hole之间间隔有第一连接信号线20。第一类补偿信号线31与第一连接信号线20连接，第二类补偿信号线32与第二子信号线40连接。

由于第一类补偿信号线31位于第一连接信号线20与孔区hole之间，如果将全部第一类补偿信号线31也与第二子信号线40连接，还需要制作过孔，通过将第一类补偿信号线31与第一连接信号线20连接，从而可以避免制作过孔，简化工艺步骤。思博专利论坛

图1至图5均以第一方向x为列方向，第二方向y为行方向为例。在另一些可选的实施例中，如图7和图8所示，第一方向x可以为行方向，第二方向y为列方向。第一信号线10可以为扫描信号线或发光控制信号线或参考电压信号线，第二信号线40沿第二方向或延伸；第一信号线10与第二信号线40位于不同膜层。由于第一信号线10与第二信号线40的延伸方向不同，因此将第一信号线10与第二信号线40设置在不同膜层以避免信号串扰。

在一些可选的实施例中，如图1和图9所示，第一方向x为列方向，第二方向y为行方向，第一信号线10为数据信号线，阵列基板还包括第三信号线50、第二连接信号线60及第二补偿信号线70。

第三信号线50为扫描信号线或发光控制信号线或参考电压信号线。多条第三信号线50包括多条第三类信号线51和多条第四类信号线52，各第三类信号线51均位于显示区且沿第二方向y延伸，各第四类信号线52包括被孔区hole分隔的且沿第二方向y延伸的第三段521和第四段522。

第三信号线与像素电路电连接(图中未示出)。示例性的，第三信号线50在阵列基板所在平面上的正投影可以与像素电路在阵列基板所在平面上的正投影交叠。第二连接信号线60在阵列基板所在平面上的正投影也可以与像素电路在阵列基板所在平面上的正投影交叠。第二补偿信号线70在阵列基板所在平面上的正投影也可以与像素电路在阵列基板所在平面上的正投影交叠。

可以理解的是，各第三类信号线51为连续性走线，各第三类信号线51未被孔区hole分隔开。

为了能够为同一条第四类信号线52所电连接的像素驱动电路提供信号，可以利用第二连接信号线60将分隔开的第三段521和第四段522连接起来。

示例性的，多条第二连接信号线60中的至少部分位于显示区aa且与第三类信号线51位于不同膜层，第二连接信号线60包括相互连接的第四连接段64、第五连接段65和第六连接段66，第五连接段65连接在第四连接段64与第六连接段66之间，第四连接段64与第三段521电连接，第六连接段66与第四段522电连接，第四连接段64和第六连接段66均沿第一方向x延伸。

多条第二补偿信号线70均位于显示区aa且沿第一方向x延伸，且第二补偿信号线70与第四连接段64和第六连接段66在阵列基板100所在平面上的正投影无交叠，第二补偿信号线70用于补偿显示区aa在第一方向x上的走线密度的一致性。可以理解为，第二补偿信号线70设置于显示区aa中除第四连接段64和第六连接段66所在区域之外的其它区域。

本申请实施例中，由于将至少部分第二连接信号线60也设置于显示区aa且与第三类信号线51位于不同膜层，可以减少在孔区hole的边框设置的第二连接信号线60的条数，甚至可以不在孔区hole的边框设置第二连接信号线60，因此可以减小孔区hole的边框面积，提高阵列基板的屏占比。

另外，本申请的发明人发现，由于第二连接信号线60包括沿第一方向x延伸的第四连接段64和第六连接段66，因此第四连接段64和第六连接段66所占据的显示区域的沿第一方向x的走线的密度大于其它显示区域的沿第一方向x的走线的密度，由于显示区不同区域的沿第一方向x的走线的密度不同，也会导致阵列基板驱动发光元件显示时，会出现显示不均(如mura)等问题。

而本申请实施例提供的阵列基板进一步包括沿第一方向x延伸的第二补偿信号线70，并且第二补偿信号线70设置于显示区aa中除第四连接段64和第六连接段66所在区域之外的其它区域，第二补偿信号线70用于补偿显示区aa在第一方向x上的走线密度的一致性，并且第二补偿信号线70、第四连接段64和第六连接段66均沿第一方向x延伸，使得整个显示区aa在第一方向x上的走线密度趋于一致，从而改善显示不均(如mura)的问题。

在一些可选的实施例中，在第二方向y上，相邻第二补偿信号线70之间的线间距、相邻第四连接段64之间的线间距及相邻第六连接段66之间的线间距相等，且第二补偿信号线70的线宽、第四连接段64的线宽及第六连接段66的线宽相等。

也就是说，多条第二补偿信号线70、多条第四连接段64及多条第六连接段66在第二方向y上都是均匀分布的。由于第二补偿信号线70、第四连接段64及第六连接段66均是沿第一方向x延伸，线宽相等并且均是均匀分布，因此能够进一步使得整个显示区aa在第一方向x上的走线密度趋于一致。

示例性的，在第二方向y上，紧邻的第二补偿信号线70与第四连接段64之间的线间距与相邻第二补偿信号线70之间的线间距和/或相邻第四连接段64之间的线间距相等，在第二方向y上，紧邻的第二补偿信号线70与第六连接段66之间的线间距与相邻第二补偿信号线70之间的线间距和/或相邻第六连接段66之间的线间距相等。

示例性的，第四连接段64及第六连接段66在部分第二补偿信号线70的延长线上，或者说，第四连接段64及第六连接段66在第二方向y上的两端设置有两条第二补偿信号线70，该两条第二补偿信号线70的延长线经过第四连接段64和/或第六连接段66。

在一些可选的实施例中，同理，如果第二补偿信号线70与其它信号线无连接关系的话，第二补偿信号线70与其它信号线之间会产生寄生电容，影响信号稳定性，从而影响显示稳定性。如图10所示，第二补偿信号线70也可以与第二信号线40电连接，以避免第二补偿信号线70形成寄生电容，提高显示稳定性。另一方面，第二信号线40为固定电压信号线，其与第二补偿信号线70电连接之后，相当于增粗了第二信号线40，从而可以降低第二信号线40的电阻，进而降低第二信号线40的压降(irdrop)。

如图10所示，第二补偿信号线70可以与第二信号线40位于不同膜层。

示例性的，阵列基板100可以包括衬底01及设置于衬底01一侧且层叠设置的第一导电层02、第二导电层03、第三导电层04、第四导电层05及第五导电层06。相邻的导电层之间均设置有绝缘层。示例性的，设置于阵列基板100的像素驱动电路包括晶体管t和存储电容c。晶体管t包括半导体b、栅极g、源极s及漏极d。存储电容c包括第一极板c1和第二极板c2。作为一个示例，栅极g及第一极板c1可以位于第一导电层02，第二极板c2可以位于第二导电层03，源极s、漏极d、第一信号线10及第一子信号线41可以位于第三导电层04，第一补偿信号线30、第一连接信号线20及第二子信号线42可以位于第四导电层05。

例如，如图10所示，第三信号线50可以位于第一导电层02，第二连接信号线60可以位于第二导电层03。又例如，第三信号线50可以位于第二导电层03，第二连接信号线60可以位于第一导电层02。第二补偿信号线70可以位于第五导电层06，第二补偿信号线70可以通过过孔与第二子信号线42连接。

本申请实施例提供还一种显示面板，包括如上述任一实施例所述的阵列基板。图11示出本申请一种实施例提供的显示面板的结构示意图。如图11所示，该显示面板200包括上述任一实施例所述的阵列基板100及位于阵列基板100上的发光层201。示例性的，发光层201可以是有机发光层，即该显示面板200可以是有机发光二极管(organiclightemittingdiode，oled)显示面板。

该显示面板解决问题的原理与前述阵列基板相似，因此该显示面板的实施可以参见前述阵列基板的实施，重复之处在此不再赘述。

本申请实施例还提供一种显示装置，包括如上述实施例所述的显示面板200。该显示装置可以是例如手机、平板计算机、笔记本电脑、电纸书或电视机等任何具有显示功能的电子设备。

依照本申请如上文所述的实施例，这些实施例并没有详尽叙述所有的细节，也不限制该申请仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本申请的原理和实际应用，从而使所属技术领域技术人员能很好地利用本申请以及在本申请基础上的修改使用。本申请仅受权利要求书及其全部范围和等效物的限制。