技术特征：
1.一种显示装置，该显示装置包括：基板；m条选通线，所述m条选通线设置在所述基板上，其中，m为2或更大的自然数；以及选通驱动电路，所述选通驱动电路设置在所述基板上或连接到所述基板，并且能够基于输入的m个时钟信号向所述m条选通线提供m个选通信号，其中，所述选通驱动电路包括能够基于所述m个时钟信号输出所述m个选通信号的m个输出缓冲器电路，以及能够控制所述m个输出缓冲器电路的控制电路，其中，所述m个输出缓冲器电路中的每一个包括上拉晶体管和下拉晶体管，并且所述上拉晶体管和所述下拉晶体管连接所在的点与所述m条选通线中的对应选通线电连接，其中，包括在所述m个输出缓冲器电路中的各个上拉晶体管的所有栅极节点电连接在一起，并且包括在所述m个输出缓冲器电路中的各个下拉晶体管的所有栅极节点电连接在一起，其中，所述m个时钟信号中的至少一个时钟信号的信号波形与所述m个时钟信号中的一个或更多个其它时钟信号的信号波形不同。2.根据权利要求1所述的显示装置，其中，所述m个选通信号包括在最早定时具有导通电平电压持续时间的第一选通信号和在最晚定时具有导通电平电压持续时间的第m选通信号，其中，所述m个时钟信号包括与所述第一选通信号相对应的第一时钟信号和与所述第m选通信号相对应的第m时钟信号，并且其中，所述第一时钟信号的下降长度大于所述第m时钟信号的下降长度。3.根据权利要求2所述的显示装置，其中，所述第一选通信号的下降长度与所述第m选通信号的下降长度之间的差小于所述第一时钟信号的下降长度与所述第m时钟信号的下降长度之间的差。4.根据权利要求1所述的显示装置，其中，所述m个选通信号包括在最早定时具有导通电平电压持续时间的第一选通信号和在最晚定时具有导通电平电压持续时间的第m选通信号，其中，所述m个时钟信号包括与所述第一选通信号相对应的第一时钟信号和与第m选通信号相对应的第m时钟信号，并且其中，所述第m时钟信号的上升长度大于所述第一时钟信号的上升长度。5.根据权利要求4所述的显示装置，其中，所述第一选通信号的上升长度与所述第m选通信号的上升长度之差小于所述第一时钟信号的上升长度与所述第m时钟信号的上升长度之差。6.根据权利要求1所述的显示装置，其中，当m为2时，所述m个时钟信号包括第一时钟信号和第二时钟信号，并且所述m个选通信号包括第一选通信号和第二选通信号，其中，所述选通驱动电路能够根据所述第一时钟信号将所述第一选通信号输出到第一选通线，并且根据所述第二时钟信号将所述第二选通信号输出到第二选通线，其中，所述第一选通信号的导通电平电压持续时间和所述第二选通信号的导通电平电压持续时间交叠，并且所述第一选通信号的导通电平电压持续时间位于比所述第二选通信号的导通电平电压持续时间更早的定时，并且
其中，所述第一时钟信号的下降长度大于所述第二时钟信号的下降长度，并且/或者所述第二时钟信号的上升长度大于所述第一时钟信号的上升长度。7.根据权利要求6所述的显示装置，其中，所述选通驱动电路包括：第一输出缓冲器电路，所述第一输出缓冲器电路能够响应于输入到第一时钟输入端子的所述第一时钟信号而通过第一选通输出端子将所述第一选通信号输出到所述第一选通线；第二输出缓冲器电路，所述第二输出缓冲器电路能够响应于输入到第二时钟输入端子的所述第二时钟信号而通过第二选通输出端子将所述第二选通信号输出到所述第二选通线；以及控制电路，所述控制电路能够控制所述第一输出缓冲器电路和所述第二输出缓冲器电路，其中，所述第一输出缓冲器电路包括第一上拉晶体管和第一下拉晶体管，所述第一上拉晶体管电连接在所述第一时钟输入端子和所述第一选通输出端子之间并且由q节点处的电压控制，所述第一下拉晶体管电连接在所述第一选通输出端子和输入有基础电压的基础输入端子之间并且由qb节点处的电压控制，并且其中，所述第二输出缓冲器电路包括第二上拉晶体管和第二下拉晶体管，所述第二上拉晶体管电连接在所述第二时钟输入端子和所述第二选通输出端子之间并且由所述q节点处的电压控制，所述第二下拉晶体管电连接在所述第二选通输出端子与所述基础输入端子之间并且由所述qb节点处的电压控制。8.根据权利要求7所述的显示装置，其中，所述第一输出缓冲器电路还包括第一附加下拉晶体管，所述第一附加下拉晶体管电连接在所述第一选通输出端子和所述基础输入端子之间并且由与所述qb节点不同的另一qb节点处的电压控制，其中，所述第二输出缓冲器电路还包括第二附加下拉晶体管，所述第二附加下拉晶体管电连接在所述第二选通输出端子和所述基础输入端子之间并且由所述另一qb节点处的电压控制，并且其中，所述第一下拉晶体管与所述第一附加下拉晶体管交替操作，并且所述第二下拉晶体管与所述第二附加下拉晶体管交替操作。9.根据权利要求6所述的显示装置，该显示装置还包括用于将所述第一时钟信号和所述第二时钟信号输出到所述选通驱动电路的电平移位器，其中，所述电平移位器包括：第一时钟输出缓冲器，所述第一时钟输出缓冲器用于生成所述第一时钟信号并且将所生成的第一时钟信号输出到第一时钟输出端子；以及第二时钟输出缓冲器，所述第二时钟输出缓冲器用于生成所述第二时钟信号并且将所生成的第二时钟信号输出到第二时钟输出端子，其中，所述第一时钟输出缓冲器包括第一上升控制电路和第一下降控制电路，所述第一上升控制电路包括电连接在高电平电压节点和所述第一时钟输出端子之间的n个第一上升控制晶体管，其中，n是2或更大的自然数，并且所述第一下降控制电路包括电连接在低电平电压节点和所述第一时钟输出端子之间的n个第一下降控制晶体管，其中，所述第二时钟输出缓冲器包括第二上升控制电路和第二下降控制电路，所述第
二上升控制电路包括电连接在所述高电平电压节点和所述第二时钟输出端子之间的n个第二上升控制晶体管，其中，n是2或更大的自然数，并且所述第二下降控制电路包括电连接在所述低电平电压节点和所述第二时钟输出端子之间的n个第二下降控制晶体管，并且其中，包括在所述第一上升控制电路、所述第一下降控制电路、所述第二上升控制电路和所述第二下降控制电路中的至少一个中的n个控制晶体管的相应导通和截止被独立控制。10.根据权利要求9所述的显示装置，其中，所述第一时钟信号的下降长度大于所述第二时钟信号的下降长度，并且其中，所述n个第一下降控制晶体管当中的导通的下降控制晶体管的数量小于所述n个第二下降控制晶体管当中的导通的下降控制晶体管的数量。11.根据权利要求9所述的显示装置，其中，所述第二时钟信号的上升长度大于所述第一时钟信号的上升长度，并且其中，所述n个第二上升控制晶体管当中的导通的上升控制晶体管的数量小于所述n个第一上升控制晶体管当中的导通的上升控制晶体管的数量。12.根据权利要求1所述的显示装置，该显示装置还包括电平移位器和印刷电路板，所述电平移位器用于向所述选通驱动电路提供所述m个时钟信号，所述电平移位器连接到所述印刷电路板或安装在所述印刷电路板上，其中，所述m个时钟信号包括第一时钟信号和第二时钟信号，其中，所述电平移位器包括第一信源引脚、第一信宿引脚、第二信源引脚和第二信宿引脚，其中，所述印刷电路板包括第一上升控制电阻器、第一下降控制电阻器、第二上升控制电阻器、第二下降控制电阻器、第一输出节点和第二输出节点，其中，所述第一时钟信号从所述第一输出节点输出到所述选通驱动电路，所述第二时钟信号从所述第二输出节点输出到所述选通驱动电路，其中，所述第一上升控制电阻器电连接在所述第一信源引脚和所述第一输出节点之间，并且所述第一下降控制电阻器电连接在所述第一信宿引脚和所述第一输出节点之间，并且其中，所述第二上升控制电阻电连接在所述第二信源引脚和所述第二输出节点之间，并且所述第二下降控制电阻电连接在所述第二信宿引脚和所述第二输出节点之间。13.根据权利要求1所述的显示装置，该显示装置还包括电平移位器和印刷电路板，所述电平移位器用于向所述选通驱动电路提供所述m个时钟信号，所述电平移位器连接到所述印刷电路板上或安装在所述印刷电路板上，其中，所述m个时钟信号包括第一时钟信号和第二时钟信号，其中，所述电平移位器包括第一时钟信号输出引脚和第二时钟信号输出引脚，其中，所述印刷电路板包括第一上升控制电阻器、第一下降控制电阻器、第二上升控制电阻器、第二下降控制电阻器、第一输出节点、第二输出节点、第一上升控制二极管和第一下降控制二极管、以及第二上升控制二极管和第二下降控制二极管，其中，所述第一时钟信号从所述第一输出节点输出到所述选通驱动电路，所述第二时钟信号从所述第二输出节点输出到所述选通驱动电路，所述第一上升控制二极管和所述第一下降控制二极管用于允许
电流在彼此相反的方向上流动，并且所述第二上升控制二极管和所述第二下降控制二极管用于允许电流在彼此相反的方向上流动，其中，所述第一上升控制二极管和所述第一上升控制电阻器串联连接在所述第一时钟信号输出引脚和所述第一输出节点之间，并且所述第一下降控制二极管和所述第一下降控制电阻器串联连接在所述第一时钟信号输出引脚和所述第一输出节点之间，并且其中，所述第二上升控制二极管和所述第二上升控制电阻串联连接在所述第二时钟信号输出引脚和所述第二输出节点之间，并且所述第二下降控制二极管和所述第二下降控制电阻器串联连接在所述第二时钟信号输出引脚和所述第二输出节点之间。14.根据权利要求1所述的显示装置，该显示装置还包括电平移位器和印刷电路板，所述电平移位器用于向所述选通驱动电路提供所述m个时钟信号，所述电平移位器连接到所述印刷电路板上或安装在所述印刷电路板上，其中，所述m个时钟信号包括第一时钟信号和第二时钟信号，其中，所述电平移位器包括第一时钟信号输出引脚、第二时钟信号输出引脚、第一上升设置引脚、第一下降设置引脚、第二上升设置引脚和第二下降设置引脚，其中，所述印刷电路板包括第一上升控制电阻器、第一下降控制电阻器、第二上升控制电阻器和第二下降控制电阻器，其中，所述第一上升控制电阻器电连接在所述第一上升设置引脚和地之间，并且所述第一下降控制电阻器电连接在所述第一下降设置引脚和所述地之间，并且其中，所述第二上升控制电阻器电连接在所述第二上升设置引脚和所述地之间，并且所述第二下降控制电阻器电连接在所述第二下降设置引脚和所述地之间。15.根据权利要求1所述的显示装置，该显示装置还包括用于向所述选通驱动电路提供所述m个时钟信号的电平移位器以及用于控制所述选通驱动电路的控制器，其中，所述m个时钟信号包括第一时钟信号和第二时钟信号，其中，所述电平移位器包括第一时钟信号输出引脚、第二时钟信号输出引脚、控制时钟端口和控制数据端口，并且其中，所述电平移位器能够通过所述控制时钟端口从所述控制器接收控制时钟信号，并且通过所述控制数据端口从所述控制器接收用于控制所述第一时钟信号和所述第二时钟信号中的每一个的信号波形的控制数据。16.根据权利要求1所述的显示装置，其中，所述信号波形包括下降长度和上升长度。17.根据权利要求1所述的显示装置，该显示装置还包括用于向所述选通驱动电路提供所述m个时钟信号的电平移位器，其中，所述m个时钟信号包括第一时钟信号和第二时钟信号，其中，所述电平移位器包括第一时钟信号输出引脚、第二时钟信号输出引脚、位于所述第一时钟信号输出引脚和施加有高电平电压的节点之间的第一高电平开关、位于所述第一时钟信号输出引脚和施加有低电平电压的节点之间的第一低电平开关、位于所述第二时钟信号输出引脚和施加有所述高电平电压的节点之间的第二高电平开关以及位于所述第二时钟信号输出引脚和施加有所述低电平电压的节点之间的第二低电平开关，并且其中，所述电平移位器控制所述第一高电平开关、所述第一低电平开关、所述第二高电平开关和所述第二低电平开关中的每一个的接通电阻的水平，以改变所述第一时钟信号与
所述第二时钟信号的波形。18.根据权利要求17所述的显示装置，其中，为了使所述第一时钟信号的下降长度变为大于所述第二时钟信号的下降长度，所述第一低电平开关的接通电阻被设置为大于所述第二低电平开关的接通电阻的值，并且为了使所述第二时钟信号的上升长度变为大于所述第一时钟信号的上升长度，所述第二高电平开关的接通电阻被设置为大于所述第一高电平开关的接通电阻的值。19.一种选通驱动电路，该选通驱动电路包括：m个输出缓冲器电路，所述m个输出缓冲器电路能够基于m个时钟信号输出m个选通信号；以及控制电路，所述控制电路能够控制所述m个输出缓冲器电路，其中，所述m个输出缓冲器电路中的每一个包括上拉晶体管和下拉晶体管，并且所述上拉晶体管和所述下拉晶体管连接所在的点与m条选通线中的对应选通线电连接，包括在所述m个输出缓冲器电路中的各个上拉晶体管的所有栅极节点电连接在一起，并且包括在所述m个输出缓冲器电路中的各个下拉晶体管的所有栅极节点电连接在一起，并且其中，所述m个时钟信号中的至少一个时钟信号的信号波形与一个或更多个其它时钟信号的信号波形不同。20.根据权利要求19所述的选通驱动电路，其中，所述m个选通信号包括在最早定时具有导通电平电压持续时间的第一选通信号和在最晚定时具有导通电平电压持续时间的第m选通信号，其中，所述m个时钟信号包括与所述第一选通信号相对应的第一时钟信号和与所述第m选通信号相对应的第m时钟信号，并且其中，所述第一时钟信号的下降长度大于所述第m时钟信号的下降长度。21.根据权利要求20所述的选通驱动电路，其中，所述第一选通信号的下降长度与所述第m选通信号的下降长度之间的差小于所述第一时钟信号的下降长度与所述第m时钟信号的下降长度之间的差。22.一种电平移位器，该电平移位器包括：m个时钟输出缓冲器，所述m个时钟输出缓冲器用于输出m个时钟信号，其中，m为2或更大的自然数，其中，所述m个时钟信号包括第一时钟信号至第m时钟信号，其中，在所述第一时钟信号至所述第m时钟信号当中，所述第一时钟信号的高电平电压持续时间和第二时钟信号的高电平电压持续时间部分交叠，其中，所述m个时钟信号中的所述第一时钟信号的信号波形与所述m个时钟信号中的一个或更多个其它时钟信号的信号波形不同。23.根据权利要求22所述的电平移位器，其中，所述m个时钟信号中的所述第一时钟信号的下降长度大于所述第m时钟信号的下降长度。24.根据权利要求22所述的电平移位器，其中，所述信号波形包括下降长度和上升长度。25.一种用于输出包括第一时钟信号和第二时钟信号的时钟信号的电平移位器，该电
平移位器包括：第一时钟信号输出引脚、第二时钟信号输出引脚、位于所述第一时钟信号输出引脚和施加有高电平电压的节点之间的第一高电平开关、位于所述第一时钟信号输出引脚和施加有低电平电压的节点之间的第一低电平开关、位于所述第二时钟信号输出引脚和施加有所述高电平电压的节点之间的第二高电平开关以及位于所述第二时钟信号输出引脚和施加有所述低电平电压的节点之间的第二低电平开关，其中，所述电平移位器控制所述第一高电平开关、所述第一低电平开关、所述第二高电平开关和所述第二低电平开关中的每一个的接通电阻的水平，以改变所述第一时钟信号与所述第二时钟信号的波形。
技术总结
本公开涉及电平移位器、选通驱动电路和显示装置，并且当使用m个时钟信号输出m个选通信号时，通过控制m个时钟信号中的第一个时钟信号的信号波形与第m时钟信号的信号波形不同，由此，提供了减小选通信号之间的特性差异并且因此提高图像质量的效果。因此提高图像质量的效果。因此提高图像质量的效果。
技术研发人员：黄洙珍 孙美英 金应圭 慎弘縡 张旼揆
受保护的技术使用者：乐金显示有限公司
技术研发日：2021.12.16
技术公布日：2022/6/28