像素电路及其驱动方法、显示装置的制造方法
【技术领域】
[0001] 本发明涉及显示领域，特别涉及一种像素电路及其驱动方法、显示装置。
【背景技术】
[0002] 随着显示技术的发展，有机发光二极管（英文：OrganicLightEmittingDiode; 简称：0LED)作为一种电流型发光器件，因其所具有的自发光、快速响应、宽视角和可制作 在柔性衬底上等特点而越来越多地被应用于高性能显示领域当中。
[0003] OLED像素电路结构是一种通过驱动晶体管进行放电补偿阈值电压均匀性的电路 结构，应用在显示装置中，该OLED像素电路结构包括OLED和多个驱动晶体管，OLED像素电 路结构通过复位阶段、补偿电位写入阶段和发光阶段实现OLED像素的补偿，在补偿电位写 入阶段中，与OLED相连的驱动晶体管通过该OLED的发光放电至关断，实现驱动晶体管放电 至Vth(阈值电压）电位。
[0004] 但是，随着分辨率的提高，要求驱动晶体管在较短的时间内进行放电，而驱动晶体 管的Vth电位的写入与时间存在函数关系，放电时间较短会出现驱动晶体管放电不完全的 现象，因此无法实现驱动晶体管短时间放电至Vth电位。
【发明内容】
[0005] 为了解决在保证驱动晶体管放电完全的情况下，无法实现驱动晶体管短时间放电 至Vth电位的问题，本发明提供了一种像素电路及其驱动方法、显示装置。所述技术方案如 下：
[0006] 第一方面，提供了一种像素电路，所述像素电路包括：复位模块、补偿模块、储能 模块、驱动模块、驱动控制模块、供电模块和发光模块，
[0007] 所述复位模块分别连接第一电源信号端、第二电源信号端、第一控制信号端、第一 控制点和第二控制点，用于根据所述第一控制信号端输入的控制信号，将所述第一电源信 号端的输入电压写入所述第二控制点，将所述第二电源信号端的输入电压写入所述第一控 制点；
[0008] 所述补偿模块分别连接所述第一控制信号端、第三电源信号端和第三控制点，用 于根据所述第一控制信号端输入的控制信号，将所述第三电源信号端的输入电压写入所述 第三控制点；
[0009] 所述驱动控制模块分别连接所述第一电源信号端、第二控制信号端、第三控制信 号端、数据信号端、所述第二控制点和第四控制点，用于根据所述第三控制信号端输入的控 制信号，将所述数据信号端的输入电压写入所述第四控制点；
[0010] 所述供电模块分别连接所述第二电源信号端、所述第二控制信号端和所述第一控 制点，用于根据所述第二控制信号端输入的控制信号，向所述第一控制点提供所述第一电 源信号端的电压；
[0011] 所述驱动模块分别连接所述第一控制点、所述第三控制点和所述第四控制点，用 于在所述第一控制点的电压、所述第三控制点的电压和所述第四控制点的电压的控制下放 电；
[0012] 所述储能模块分别连接所述第一控制点和所述第二控制点，用于存储所述第一控 制点和第二控制点的电压；
[0013] 所述发光模块分别连接所述第三控制点和第四电源信号端，用于在所述第三控制 点电压和所述第四电源信号端电压的控制下发光；
[0014] 其中，所述第三电源信号端的输入电压大于所述数据信号端的输入电压与所述驱 动模块的阈值电压之差，且小于所述第二电源信号端的输入电压。
[0015] 可选的，所述复位模块包括：第一晶体管和第二晶体管，
[0016] 所述第一晶体管的第一级连接所述第一电源信号端，所述第一晶体管的第二级连 接所述第二控制点，所述第一晶体管的栅极连接所述第一控制信号端；
[0017] 所述第二晶体管的第一级连接所述第二电源信号端，所述第二晶体管的第二级连 接所述第一控制点，所述第二晶体管的栅极连接所述第一控制信号端。
[0018] 可选的，所述补偿模块包括：第三晶体管，
[0019] 所述第三晶体管的第一级连接所述第三电源信号端，所述第三晶体管的第二级连 接所述第三控制点，所述第三晶体管的栅极连接所述第一控制信号端。
[0020] 可选的，所述驱动控制模块包括：第四晶体管、第五晶体管和第六晶体管，
[0021] 所述第四晶体管的第一级连接所述第一电源信号端，所述第四晶体管的第二级连 接所述第二控制点，所述第四晶体管的栅极连接所述第三控制信号端；
[0022] 所述第五晶体管的第一级连接所述第二控制点，所述第五晶体管的第二级连接所 述第四控制点，所述第五晶体管的栅极连接所述第二控制信号端；
[0023] 所述第六晶体管的第一级连接所述第四控制点，所述第六晶体管的第二级连接数 据信号端，所述第六晶体管的栅极连接所述第三控制信号端。
[0024] 可选的，所述供电模块包括：第七晶体管，
[0025] 所述第七晶体管的第一级连接所述第二电源信号端，所述第七晶体管的第二级连 接所述第一控制点，所述第七晶体管的栅极连接所述第二控制信号端。
[0026] 可选的，所述驱动模块包括：第八晶体管，所述驱动模块的阈值电压包括：所述第 八晶体管的阈值电压，
[0027] 所述第八晶体管的第一级连接所述第一控制点，所述第八晶体管的第二级连接所 述第三控制点，所述第八晶体管的栅极连接所述第四控制点。
[0028] 可选的，所述储能模块包括：电容，
[0029] 所述电容的一端连接所述第一控制点，所述电容的另一端连接所述第二控制点。 [0030] 可选的，所述发光模块包括：有机发光二极管，
[0031] 所述有机发光二极管的一端连接所述第三控制点，所述有机发光二极管的另一端 连接所述第四电源信号端。
[0032] 可选的，所述第一电源信号端接地。
[0033] 可选的，所述晶体管均为N型晶体管；或者所述晶体管均为P型晶体管。
[0034] 可选的，当所述晶体管为P型晶体管时，所述晶体管的第一极为源极，所述晶体管 的第二极为漏极。
[0035] 第二方面，提供了一种像素电路驱动方法，用于如第一方面所述的像素电路，所述 像素电路包括：复位模块、补偿模块、储能模块、驱动模块、驱动控制模块、供电模块和发光 模块，所述像素电路驱动方法包括：
[0036] 第一控制信号端输入导通控制信号，第一电源信号端输入第一电压，第二电源信 号端输入第二电压，第三电源信号端输入第三电压，使得所述第一电压写入第二控制点，所 述第二电压写入第一控制点，所述第三电压写入第三控制点；
[0037] 所述第一控制信号端输入关闭控制信号，第三控制信号端输入导通控制信号，数 据信号端输入数据电压，所述第一电源信号端输入所述第一电压，使得所述数据电压写入 第四控制点，所述第一电压写入所述第二控制点，所述驱动模块在所述第一控制点电压和 所述第四控制点电压的控制下通过所述发光模块进行放电；
[0038] 所述第三控制信号端输入关闭控制信号，第二控制信号端输入导通控制信号，所 述第二电源信号端输入所述第二电压，使得所述第二电压写入所述第一控制点，通过所述 驱动模块的电流驱动所述发光模块发光；
[0039] 其中，所述第三电压大于所述数据电压与所述驱动模块的阈值电压之差，且小于 所述第二电压。
[0040] 可选的，所述复位模块包括：第一晶体管和第二晶体管，所述补偿模块包括：第三 晶体管，所述驱动控制模块包括：第四晶体管、第五晶体管和第六晶体管，所述供电模块包 括：第七晶体管，所述驱动模块包括：第八晶体管，所述驱动模块的阈值电压包括：所述第 八晶体管的阈值电压，所述储能模块包括：电容，所述发光模块包括：有机发光二极管，
[0041] 当所述第一控制信号端输入导通控制信号时，所述第一晶体管、所述第二晶体管 和所述第三晶体管导通；
[0042] 当所述第一控制信号端输入关闭控制信号时，所述第一晶体管、所述第二晶体管 和所述第三晶体管关闭；
[0043] 当所述第三控制信号端输入导通控制信号时，所述第四晶体管和所述第六晶体管 导通；
[0044]当所述第三控制信号端输入关闭控制信号时，所述第四晶体管和所述第六晶体管 关闭；当所述第二控制信号端输入导通控制信号时，所述第五晶体管和所述第七晶体管导 通。
[0045] 可选的，所述第一电源信号端接地。
[0046] 可选的，所述晶体管均为N型晶体管；或者所述晶体管均为P型晶体管。
[0047] 可选的，当所述晶体管均为P型晶体管时，所述晶体管的第一极均为源极，所述晶 体管的第二极均为漏极。
[0048] 可选的，当所述晶体管均为P型晶体管时，控制信号的时序包括：
[0049] 第一阶段：所述第一控制信号端输入低电平，所述第二控制信号端和所述第三控 制信号端输入高电平，所述第一电源信号端输入所述第一电压，所述第二电源信号端输入 所述第二电压，所述第三电源信号端输入所述第三电压，所述第三电压大于所述第八晶体 管的阈值电压，且小于所述第二电压；
[0050] 第二阶段：所述第三控制信号端输入低电平，所述第一控制信号端和所述第二控 制信号端输入高电平，所述数据信号端输入所述数据电压，所述第一电源信号端输入所述 第一电压；
[0051] 第三阶段：所述第二控制信号端输入低电平，所述第一控制信号端和所述第三控 制信号端输入高电平，所述第二电源信号端输入所述第二电压。
[0052] 第三方面，提供了一种显示装置，包括第一方面所述的像素电路。
[0053] 本发明提供了一种像素电路及其驱动方法、显示装置，通过复位模块将第二电源 信号端的输入电压写入第一控制点，补偿模块将第三电源信号端的输入电压