一提的是，以相同原理，数据线Sn-1提供信号至像素Pm的子像素R，数据线Sn+6提供信号至像素Pm+3的子像素B。信号源与子像素之间的连接可以具有多个开关(在图4中间以“O”和“X”表示)的多任务器400 (在切换区域HSW)达成。使用图2的1:2多任务器来设计的优点是，子像素是以颜色和极性来分组的。
[0024]请同时参照图1与图5，图5是本发明实例提供的利用图4的1:2多任务器的双列反转架构的示意图。本实施例提供一驱动装置，其包括多个像素Pm-1、Pm、Pm+1、Pm+2、Pm+3、Pm+4-U:2多任务器500以及数据驱动单元510。此驱动装置可以是液晶显示器或发光二极管显不器，但本发明并不限于此。所述像素(Pm-1、Pm、Pm+1、Pm+2、Pm+3、Pm+4…)是排列成双列反转架构的nXm阵列。每一个像素(Pm-1、Pm、Pm+1、Pm+2、Pm+3、Pm+4…)包括分别对应于三原色(红、绿与蓝)的三个子像素R、G与B。多任务器500耦接至所述多个像素。多任务器500多路传输同一行的且对应于相同颜色与相同极性的m列的像素的子像素R、G、B与m+l列的子像素R、G、B，其中，m是正整数。数据驱动单元510通过多条数据线(Sn-1、Sn、Sn+K Sn+2、Sn+3、Sn+4、Sn+5、Sn+6…)耦接至多任务器500，且提供数据源(data source)至此多任务器500。
[0025]多任务器500包括多个第一开关SWl与多个第二开关SW2。详细的说，在多任务器500中的每一个1:2多任务器包括一个第一开关SWl与一个第二开关SW2。所述第一开关Sffl与第二开关SW2可以是NMOS晶体管(如图4所示)或CMOS晶体管，但本发明并不限于此。第一开关SWl受控于第一切换信号CKHl，第二开关SW2受控于第二切换信号CKH2。在第一个相位，第一切换信号CKHl致能第一开关SWl，使得传送至第一开关SWl的来源信号可被传送至对应的子像素。在第二相位，第二切换信号CKH2致能第二开关SW2，使得传送至第二开关SW2的来源信号可被传送至对应的子像素。每一个第一开关SWl以及每一个第二开关SW2分别耦接至同一列且对应于相同颜色与相同极性的m列的一个子像素(R、G或B)以及m+l列的一个子像素(R、G或B)。详细的说，数据线Sn通过第一开关SWl耦接至像素Pm-1的子像素B，且通过第二开关SW2耦接至像素Pm的子像素B。数据线Sn+Ι通过第一开关SWl耦接至像素Pm的子像素G，且通过第二开关SW2耦接至像素Pm+Ι的子像素G。数据线Sn+2通过第一开关SWl耦接至像素Pm+Ι的子像素R，且通过第二开关SW2耦接至像素Pm+2的子像素R。数据线Sn+3通过第一开关SWl耦接至像素Pm+Ι的子像素B，且通过第二开关SW2耦接至像素Pm+2的子像素B。数据线Sn+4通过第一开关SWl耦接至像素Pm+2的子像素G，且通过第二开关SW2耦接至像素Pm+3的子像素G。数据线Sn+5通过第一开关Sffl耦接至像素Pm+3的子像素R，且通过第二开关SW2耦接至像素Pm+4的子像素R。值得一提的是，像素组之间的重迭在主动区AA的边界造成不连续，以图4的架构为例，我们需要另加两条数据线，所增加的每一条数据线在主动区AA的两端的其中一端。
[0026]请同时参照图4与图7，图7是本发明另一实施例提供的具有1:2多任务器的双列反转架构的示意图。在图4的多任务器的布线的一部分可以在空间上被重新排列，以允许更佳的线路布局、重复使用布线层或者更大的封装密度。此架构的其中一个例子如图7所示。在拓朴上，图7的线路是与图4的实施例完全相同，且可具有使多任务器700的部份的薄膜晶体管可以被整合的优点。多任务器700包括以“X”表示的多个开关与以“O”表示的多个开关。
[0027]详细的说，数据线Sn+Ι是多路传输至像素Pm的子像素G(通过一个以“X”表示的开关)与像素Pm+Ι的子像素G(通过一个以“O”表示的开关)。以相同方式，数据线Sn+2多路传输至像素Pm+Ι的子像素R与像素Pm+2的子像素R。数据线Sn+3多路传输至像素Pm+Ι的子像素B与像素Pm+2的子像素B。数据线Sn+4多路传输至像素Pm+2的子像素G与像素Pm+3的子像素G。数据线Sn+5多路传输至像素Pm+3的子像素R与像素Pm+4的子像素R。
[0028]值得一提的是，像素Pm可被定义为一行中的起始像素，对应于主动区AA的边界。当在图7中的主动区AA的边界的不连续被考虑时，多任务器的布线对于每一行的起始/最终像素将详述如下。所述三个子像素定义为依序排列的第一子像素R、第二子像素G与第三子像素B。在此情况，驱动装置更包括多个边界多任务单元。每一个边界多任务单元对应于阵列中的其中一列的起始/最终像素。例如:当图7所示的像素Pm是起始像素，且最靠近此起始端的两个开关构成所述边界多任务单元。每一个边界多任务单元多路传输对应的数据源(如，数据线Sn)至此行的起始/最终像素(如，像素Pm)的第一个子像素(如，像素R)与起始/最终像素的第三子像素(如，像素G)。
[0029]请参考图6，图6是本发明另一实施例提供的1:2多任务单元的示意图。多任务单元5包括第一开关SWa与第二开关SWb，所述开关可以多任务器700的以“X”和“O”表示且受控于第一切换信号CKHl与第二切换信号CKH2的开关来实现。多任务单元5包括输入端P1、第一输出端P2与第二输出端P3。输入端Pl通过数据线接收数据源。受控于第一切换信号CKHl的第一输出端P2与受控于第二切换信号CKH2的第二输出端P3分别耦接至对应于相同颜色与相同极性的同一行的m列的其中一个子像素与m+l列的其中另一子像素。例如:当多任务单元2的输入端Pl耦接至来源(数据线)SI，第一输出端P2耦接至PO列的子像素BI，且第二输出端P3耦接至同一行的Pl列的子像素BI。然而，本发明并不限于此。多任务单元5可以用其他的开关来实现，例如CMOS晶体管。本技术领域普通技术人员容易得知如何使用等效的组件替换图6的多任务单元5。
[0030]图7示出了本发明另一实施方式提供的具有1:2多任务器的双列反转架构。图6的多任务单元5可被用于图7的多任务器700。数据源是由数据源的驱动器所提供，驱动器具有多个驱动单元(对应于数据线Sn-1、Sn、Sn+1、Sn+2、Sn+3、Sn+4、Sn+5、Sn+6…)。驱动单元与多任务单元是一一对应。每三个驱动单元(Sn、Sn+Ι与Sn+2)视为一组以对应于m列与m+l列的像素。每一个驱动单元(Sn、Sn+Ι或Sn+2)提供相同颜色的数据源至对应的多任务单元。对应于m列的多任务单元5的第一输出端P2连接至m列的第三子像素(B)。对应于m列的多任务单元5的第二输出端P3连接至m-Ι列的第三子像素(B)，其中m_l列的第三子像素与m列的第三子像素为相同极性。例如:对应于m+2列的多任务单元5的第一输出端P2连接至m+2列的第三子像素(B)。对应于m+2列的多任务单元5的第二输出端P3连接至m+l列的第三子像素(B)。更进一步，对应于m列与m+l列的多任务单元5的第一输出端P2连接至m+l列的第二子像素(G)。对应于m列与m+l列的多任务单元5的第二输出端P3连接至m列的第二子像素(G)，其中，m列的第二子像素与m+l列的第二子像素为第二极性。对应于m+l列的多任务单元5的第一输出端P2连接至m+2列的第一子像素(R)。对应于m+l列的多任务单元5的第二输出端P3是连接至m+l列的第一子像素(R)，其中，m+l列的第一子像素(R)与m+2列的第一子像素(R)为第一极性。
[0031]请参照图8，图8是本发明另一实施例提供的具有1:2多任务器的双列反转架构的示意图。在本实施例中，m列的像素的初始/最终像素如图8所示。驱动装置可进一步包括多个边界多任务单元81。每一个边界多任务单元81对应于阵列中的其中一行的起始/最终像素。每一个边界多任务单元81多路传输对应的该数据源至该行的起始/最终像素的第一个子像素与起始/最终像素的第三子像素。例如:对一行的初始像素(P1，第一个像素)而言，边界多任务单元81多路传输包括第一子像素(R)与第三子像素(B)的数据源，其中，第一子像素(R)与第三子像素(B)为第二极性(_)。对最终像素(Pm，最后一个像素)而言，边界多任务单元81多路传输包括第一子像素(R)与第三子像素(B)的数据源，其中，第一子像素(R)与第三子像素(B)为第二极性(_)