意图；
[0037] 图3为本发明实施例一中的一种像素驱动电路的具体示意图；
[003引图4为图3所示像素驱动电路中各控制线的工作时序图；
[0039] 图5为图3所示像素驱动电路在重置阶段的等效电路图；
[0040] 图6为图3所示像素驱动电路在阔值补偿电路阶段的等效电路图；
[0041] 图7为图3所示像素驱动电路在数据写入阶段的等效电路图；
[0042] 图8为图3所示像素驱动电路在显示阶段的等效电路图；
[0043] 图9为本发明实施例一中的另一种像素驱动电路的具体示意图；
[0044] 图10为图9所示像素驱动电路中各控制线W及第二电源的工作时序图；
[0045] 图11为本发明实施例一中的又一种像素驱动电路的具体示意图；
[0046] 图12为本发明实施例二提供的一种像素驱动方法的流程图。
【具体实施方式】
[0047] 为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图对本发明提 供的像素驱动电路、像素驱动方法和显示装置进行详细描述。
[004引图2为本发明实施例一提供的一种像素驱动电路的示意图，如图2所示，该像素驱 动电路包括；重置单元1、阔值补偿单元2、数据写入单元3、驱动晶体管DTFT、第一存储电容 C1和发光器件0LED，其中，驱动晶体管DTFT的栅极（即控制极）与第一存储电容C1的第 一端连接于第一节点A，驱动晶体管DTFT的第二极和发光器件0L邸的第一端连接于第二节 点B，发光器件0L邸的第二端与第二电源连接；重置单元1的输入端与第=电源连接，重置 单元1的输出端与第二节点B连接，重置单元1的控制端与第四控制线（图2中未示出） 连接；阔值补偿单元2的第一输入端与第一电源连接，阔值补偿单元2的第一输出端与驱动 晶体管DTFT的第一极连接，阔值补偿单元2的第一控制端与第S控制线（图2中未示出） 连接，阔值补偿单元2的第二输入端与第四电源连接，阔值补偿单元2的第二输出端与第一 节点A连接，阔值补偿单元2的第二控制端与第一控制线（图2中未示出）连接；数据写入 单元3的输入端与数据线连接，数据写入单元3的输出端与第一节点A连接，数据写入单元 3的控制端与第二控制线（图2中未示出）连接。
[0049] 第一电源用于提供第一工作电压，第二电源用于提供第二工作电压，第S电源用 于提供重置电压，第四电源用于提供参考电压。
[0050] 重置单元1用于在重置阶段时在第四控制线的控制下将重置电压写入至第二节 点B。
[0051]阔值补偿单元2用于在阔值补偿阶段时在第一控制线和第S控制线的控制下将 参考电压写入至第一节点A，W及将参考电压与驱动晶体管DTFT的阔值电压的差写入至第 二节点B。
[0052] 数据写入单元3用于在数据写入阶段时在第二控制线的控制下将数据电压写入 至第一节点A。
[0053] 阔值补偿单元2还用于在发光阶段时在第S控制线的控制下将第一工作电压写 入至驱动晶体管DTFT的第一极，W导通驱动晶体管DTFT，并使得驱动晶体管DTFT向发光元 件提供的驱动电流与驱动晶体管DTFT的阔值电压无关。
[0054] 下面将W-个对应图2的具体实例对本实施例提供的像素驱动电路的工作过程 进行详细描述。
[0055] 图3为本发明实施例一中的一种像素驱动电路的具体示意图，如图3所示，数据写 入单元3包括第一开关管T1，阔值补偿单元2包括第二开关管T2和第=开关管T3,重置单 元1包括第四开关管T4。
[0056] 其中，第一开关管T1的第一极与数据线连接，第一开关管T1的第二极与第一节点 A连接，第一开关管T1的控制极与第二控制线S2连接。
[0057] 第二开关管T2的第一极与第四电源连接，第二开关管T2的第二极与第一节点A 连接，第二开关管T2的控制极与第一控制线S1连接。
[0058] 第=开关管T3的第一极与第一电源连接，第=开关管T3的第二极与驱动晶体管 DTFT的第一极连接，第S开关管T3的控制极与第S控制线S3连接。
[0059] 第四开关管T4的第一极与第S电源连接，第四开关管T4的第二极与第二节点B 连接，第四开关管T4的控制极与第四控制线S4连接。
[0060] 需要说明的是，本实施例中的发光器件0LED可W是现有技术中包括LED(Li曲t 血ittingDiode,发光二极管）或OL邸(OrganicLi曲t血ittingDiode,有机发光二极管） 在内的电流驱动的发光器件，在本实施例中是W0L邸为例进行的说明。
[0061] 此外，在本实施例中的驱动晶体管DTFT、第一开关管T1、第二开关管T2、第S开关 管T3和第四开关管T4分别独立选自多晶娃薄膜晶体管、非晶娃薄膜晶体管、氧化物薄膜晶 体管W及有机薄膜晶体管中的一种。
[0062] 在本实施例中设及到的"控制极"具体是指晶体管的栅极，"第一极"具体是指晶体 管的源极，相应的"第二极"具体是指晶体管的漏极。当然，本领域的技术人员应该知晓的 是，该"第一极"与"第二极"可进行互换。
[0063] 下面将结合附图对图3所示的像素驱动电路的工作过程进行详细的描述。下述描 述中W驱动晶体管DTFT、第一开关管T1、第二开关管T2、第S开关管T3和第四开关管T4均 为N型薄膜晶体管为例进行说明。此外，在图3中，第一工作电压为高电平电压VDD，该高 电平电压VDD在10V左右，第二工作电压为接地电压Vss，该接地电压Vss约为0V，参考电 压化ef在2V作为，重置电压Vsus在-4V至-5V之间。本领域的技术人员应该知晓的是， 上述设定仅起到示例性作用，该并不会对本申请的技术方案产生限制。
[0064] 需要说明的是，当驱动晶体管DTFT、第一开关管T1、第二开关管T2、第S开关管T3 和第四开关管T4均为N型薄膜晶体管时，该像素驱动电路中的各个开关管W及驱动晶体管 DTFT可采用相同的生产工艺得W同时制备，从而可简化生产流程，缩短生成周期。
[0065] 图4为图3所示像素驱动电路中各控制线的工作时序图，如4所示，该像素驱动电 路的工作过程包括四个阶段：重置阶段、阔值补偿阶段、数据写入阶段和显示阶段。
[0066] 在重置阶段，第一控制线S1输出高电平信号，第二控制线S2输出低电平信号，第 S控制线S3输出低电平信号，第四控制线S4输出高电平信号。此时，第二开关管T2和第 四开关管T4导通，第一开关管T1和第=开关管T3截止。
[0067] 图5为图3所示像素驱动电路在重置阶段的等效电路图，如图5所示，由于第二开 关管T2和第四开关均导通，则参考电压化ef通过第二开关管T2写入至第一节点A，重置电 压Vsus通过第四开关管T4写入至第二节点B，该像素驱动电路重置完成。此时，第一节点 A的电压为化ef，第二节点B的电压为Vsus。
[0068] 在阔值补偿阶段，第一控制线S1输出高电平信号，第二控制线S2输出低电平信 号，第S控制线S3输出高电平信号，第四控制线S4输出低电平信号。