此时，第二开关管T2 和第=开关管T3导通，第一开关管T1和第四开关管T4截止。
[0069] 图6为图3所示像素驱动电路在阔值补偿电路阶段的等效电路图，如图6所示，由 于第二开关管T2持续处于导通状态，因此第一节点A的电压会维持在化ef。与此同时，由 于第S开关管T3开关，则第一工作电压开始通过驱动晶体管DTFT对第二节点B进行充电， 并当驱动晶体管DTFT的栅源电压Vgs等于Vth时，驱动晶体管DTFT截止，充电结束。此时， 第二节点B的电压为化ef-Vth，其中Vth为驱动晶体管的阔值电压。
[0070] 在数据写入阶段，第一控制线S1输出低电平信号，第二控制线S2输出高电平信 号，第S控制线S3输出低电平信号，第四控制线S4输出低电平信号。此时，第一开关管T1 导通，第二开关管T2、第=开关管T3和第四开关管T4均截止。
[0071] 图7为图3所示像素驱动电路在数据写入阶段的等效电路图，如图7所示，由于 第二开关管T2截止W及第一开关导通，则数据电压通过第一开关管T1写入至第一节点A， 第一节点A的电压由化ef跳变为Vdata，即第一存储电容C1的第一端的电压发生了大小 为Vdata-Vref的跳变，此时，第一存储电容C1的第二端的电压在自举作用下产生相应的跳 变。其中，第一存储电容C1的第二端的电压跳变为：
[0072] Vref-Vth+a(Vdata-Vref) C"
[007引其中，a为电压跳变常数，在图3所示电路中^，C。为第一存储电容 心呵卞L化左石 1 C1的电容值，CauD为发光器件0L邸自身的电容值。
[0074] 在数据写入阶段结束后，第一节点A的电压为Vdata，第二节点B的电压为 Vref-Vth+a(Vdata-Vref)。
[0075] 在显示阶段，第一控制线SI输出低电平信号，第二控制线S2输出低电平信号，第 S控制线S3输出高电平信号，第四控制线S4输出低电平信号。此时，第S开关导通，第一 开关管T1、第二开关管T2和第四开关管T4均截止。
[0076] 图8为图3所示像素驱动电路在显示阶段的等效电路图，如图8所示，由于第S控 制开关管导通，因此第一电源为驱动晶体管DTFT提供第一工作电压Vdd，与此同时，驱动晶 体管DTFT也处于工作状态。
[0077] 由驱动晶体管DTFT的饱和驱动电流公式可得：
[0078] I = K* (Vgs-Vth) 2
[0079] = K*{Vdata-[化ef-Vth+a (Vdata-Vref)]-Vth}2
[0080] = K* [(1-a) (Vdata-Vref) ] 2
[0081] 其中，K为一个常量，Vgs为驱动晶体管DTFT的栅源电压。
[0082] 通过上式可知，驱动晶体管DTFT的驱动电流仅与数据电压和参考电压相关而与 驱动晶体管DTFT的阔值电压Vth无关，从而可避免流过发光器件0L邸的驱动电流受到阔 值电压不均匀和漂移的影响，进而有效的提高了流过发光器件0L邸的驱动电流的均匀性。 此外，由于该驱动电流也与第一工作电压Vdd和第二工作电压Vss无关，因此可有效的避免 第一工作电压Vdd和第二工作电压Vss在电路中的压降对驱动电流的影响。
[0083] 图9为本发明实施例一中的另一种像素驱动电路的具体示意图，图10为图9所示 像素驱动电路中各控制线W及第二电源的工作时序图，如图9和图10所示，图9所示的像 素驱动电路与图3所示的像素驱动电路的区别在于，图9所示的像素驱动电路中的第四开 关管T4的第一极与第四电源连接，即第S电源与第四电源为同一个电源（第四电源），该电 源在阔值补偿阶段时提供参考电压（对应图10中第四电源上的高电平），在重置阶段、数据 写入阶段和发光阶段时提供重置电压（对应图10中第二电源上的低电平）。由于图9所示 的像素驱动电路省去了第S电源，因此可为该像素驱动电路省去相应的电源连接线（Power Line)，从而有效的减小布线空间。
[0084] 需要说明的是，虽然第四电源在参考电压和重置电压之间进行切换时会造成瞬时 功耗，但是由于参考电压的绝对值与重置电压的绝对值的差较小，因此该瞬时功耗也比较 小。
[0085] 此外，与图4中各控制线的时序相比，图10中仅第S控制线S3的时序与图4中第 =控制线S3的时序不同，其他=条控制线的时序完全相同。由于第四电源在从重置阶段进 入至阔值补偿阶段时，其输出的电压由重置电压Vsus变为参考电压化ef，此时第一节点A 的电压需要从重置电压Vsus上升至参考电压化ef，该升压过程需要经历一段时间。为保证 驱动晶体管DTFT的阔值电压Vth能准确的写入至第一存储电容C1，因此需要第S开关管 T3在第一阶段的电压稳定在参考电压之后才能导通。即在进入阔值补偿阶段时，第=控制 线S3是先维持了一段时间的低电平信号，然后才输出高电平信号。
[0086] 图9所示像素驱动电路的工作过程与图3所示的像素驱动电路的工作过程相似， 具体可参见上述对与图3所示的像素驱动电路的工作过程的描述，此处不再寶述。
[0087] 图11为本发明实施例一中的又一种像素驱动电路的具体示意图，如图11所示，该 图11所示的像素驱动电路与图3所示的像素驱动电路的区别在于，图11所示的像素驱动 电路中的第四开关管T4的第一极与第二电源连接，即第二电源和第S电源为同一个电源 (第二电源），该第二电源持续输出第二工作电压。由于图11所示的像素驱动电路省去了 第S电源，因此可为该像素驱动电路省去相应的电源连接线（PowerLine),从而有效的减 小布线空间。
[008引需要说明的是，图11所示的像素驱动电路中各控制线的工作时序可参见图4中所 示，具体内容可参见上述对图3所示像素驱动电路的工作过程的描述，此处不再寶述。
[0089] 需要说明的是，本实施例中，对于图2、图3、图9W及图11各所示的像素驱动电路 中，该些像素驱动电路中还包括一个第二存储电容，其中，该第二存储电容的第一端与第二 节点连接，第二存储电容的第二端悬空。从本实施例提供各像素驱动电路中可见，在第二节 点处连接的器件较多，因此容易产生漏电流，从而使得第二节点的电压不稳定。本发明中， 通过在第二节点处设置第二存储电容，可使得第二节点的电压稳定，从而保证驱动晶体管 产生的驱动电流更加准确。
[0090] 图12为本发明实施例二提供的一种像素驱动方法的流程图，如图12所示，该像素 驱动方法基于像素驱动电路，该像素驱动电路采用上述实施例一中提供的任意一种像素驱 动电路，该像素驱动方法包括：
[0091] 步骤101 ;重置单元在第四控制线的控制下将重置电压写入至第二节点。
[0092] 步骤102;阔值补偿单元在第一控制线和第S控制线的控制下将参考电压写入至 第一节点，化及将参考电压与驱动晶体管的阔值电压的差写入至第二节点。
[0093] 步骤103;数据写入单元在第二控制线的控制下将数据电压写入至第一节点。
[0094] 步骤104;阔值补偿单元在第S控制线的控制下