一种oled显示像素电路及驱动方法
【技术领域】
[0001]本发明属于平板显示技术领域，具体涉及一种0LED显示像素驱动电路及其像素电路的驱动方法。
【背景技术】
[0002]有源矩阵有机发光二极管(Active Matrix Organic Light-EmittingD1de, AMOLED)显示因具有快响应、高亮度、高对比度、低功耗以及易实现柔性透明等优点，被认为是下一代主流的显示技术。有源矩阵即薄膜晶体管(Thin Film Transistor, TFT)构成的像素电路阵列，是AMOLED显示中的关键部分。目前，用于AMOLED驱动的TFT技术主要有非晶硅TFT、低温多晶硅TFT和新兴的金属氧化物TFT三种。然而，这三种TFT技术都存在阈值电压漂移、阈值电压不均匀等缺陷；使得它们在驱动0LED时，不能提供稳定、均匀的电流，影响AMOLED显示的质量。为解决这一问题，电路设计人员提出多种能够补偿TFT的阈值电压不均匀或阈值电压漂移现象的像素电路。到目前为止，这些像素电路大多具有较多的TFT数目或控制信号线，这无疑将占用较大的显示面积，制约像素开口率和显示分辨率的提高；而仅包含两、三个TFT的像素电路又需要较复杂的控制时序，给外围驱动的实现增加了难度。因此，既具有补偿作用，又具有简单结构、易于操作的像素电路仍然是显示产业界需要亟待解决的技术难题之一。
[0003]另一方面，随着近年来对双栅结构TFT研究的进展，基于双栅TFT的像素电路也被提出。这些像素电路能够实现阈值电压补偿功能的同时，也具有较简单的配置结构。这让我们看到了采用双栅TFT设计像素电路的潜在优势。双栅TFT与单栅TFT相比，不但具有更高的迀移率、更低的亚阈值斜率等优势，而且其器件更稳定，工作电压更低。因此，双栅TFT更适合用于像素电路的设计。
【发明内容】
[0004]本发明意在解决AMOLED像素电路结构复杂、不易实现其驱动的难题，提出一种基于双栅结构TFT的像素电路。
[0005]本发明提供的技术方案如下:
[0006]—种0LED显示像素驱动电路包括:第一晶体管T1、第二晶体管T2、第三晶体管T3、存储电容Cs和有机发光二极管0LED ;以及两条栅控制线、一条数据线、一条电源线和接地端口，其中:
[0007]第一晶体管T1为双栅薄膜晶体管，第一晶体管T1的第一栅电极连接第二晶体管T2的漏极、第二晶体管T2的第一栅电极和存储电容Cs的一端；第一晶体管T1的第二栅电极和第二晶体管T2的第二栅电极一起连接一条栅控制线EN ;第一晶体管T1的漏极和存储电容Cs的另一端一起连接电源线；第一晶体管T1的源极接有机发光二极管0LED的阳极；或者，第一晶体管T1的漏极接有机发光二极管0LED的阴极；第一晶体管T1的源极连接接地端口 ；
[0008]第二晶体管T2为双栅薄膜晶体管，第二晶体管T2的第一栅电极和第二晶体管T2的漏极一起连接存储电容Cs的一端和第一晶体管T1的第一栅电极；第二晶体管T2的第二栅电极与第一晶体管T1的第二栅电极一起连接栅控制线EN ;第二晶体管T2的源极接第三晶体管T3的漏极；
[0009]第三晶体管T3为单栅薄膜晶体管或双栅薄膜晶体管，第三晶体管T3的源极连接数据线DATA，第三晶体管T3的漏极连接第二晶体管T2的源极；当第三晶体管T3为单栅TFT时，第三晶体管T3的栅电极连接栅控制线SEL ;当第三晶体管T3为双栅TFT时，第三晶体管T3的第二栅电极与第一栅电极一起连接栅控制线SEL或悬空；
[0010]存储电容Cs的一端与第一晶体管T1的漏极一起接电源线VDD，存储电容Cs的另一端接第一晶体管T1的第一栅电极、第二晶体管T2的第一栅电极和第二晶体管T2的漏极；或者，存储电容Cs的一端与有机发光二极管0LED的阳极一起连接电源线，存储电容Cs的另一端接第一晶体管T1的第一栅电极、第二晶体管T2的第一栅电极和第二晶体管T2的漏极；
[0011]有机发光二极管0LED的阳极接第一晶体管T1的源极，有机发光二极管0LED的阴极连接接地端口 ；或其有机发光二极管0LED的阳极与存储电容的一端连接并连接电源线VDD，其阴极接第一晶体管T1的漏极。
[0012]或者，本发明0LED显示像素驱动电路的结构还可以是:
[0013]第一晶体管T1为双栅薄膜晶体管，第一晶体管T1的第一栅电极连接第二晶体管T2的漏极、第二晶体管T2的第一栅电极和存储电容Cs的一端；第一晶体管T1的第二栅电极和第二晶体管T2的第二栅电极一起连接一条栅控制线EN ;第一晶体管T1的漏极直接连接电源线；第一晶体管T1的源极接有机发光二极管0LED的阳极；或者，第一晶体管T1的漏极接有机发光二极管0LED的阴极；第一晶体管T1的源极连接接地端口 ；
[0014]第二晶体管T2为双栅薄膜晶体管，第二晶体管T2的第一栅电极和第二晶体管T2的漏极一起连接存储电容Cs的一端和第一晶体管T1的第一栅电极；第二晶体管T2的第二栅电极与第一晶体管T1的第二栅电极一起连接栅控制线EN ;第二晶体管T2的源极接第三晶体管T3的漏极；
[0015]第三晶体管T3为单栅薄膜晶体管或双栅薄膜晶体管，第三晶体管T3的源极连接数据线DATA，第三晶体管T3的漏极连接第二晶体管T2的源极；当第三晶体管T3为单栅TFT时，第三晶体管T3的栅电极连接栅控制线SEL ;当第三晶体管T3为双栅TFT时，第三晶体管T3的第二栅电极与第一栅电极一起连接栅控制线SEL或悬空；
[0016]存储电容Cs的一端接第一晶体管T1的第一栅电极、第二晶体管T2的第一栅电极和第二晶体管T2的漏极；存储电容Cs的另一端接接地端口 ；
[0017]有机发光二极管0LED的阳极接第一晶体管T1的源极，有机发光二极管0LED的阴极连接接地端口 ；或有机发光二极管0LED的阳极直接连接电源线VDD，其阴极接第一晶体管T1的漏极。
[0018]本发明的另一个目的在于提供一种像素驱动电路的驱动方法，包括以下步骤:
[0019]1、前置阶段(Prev1us Frame阶段):为像素电路的上一帧工作状态，第一晶体管T1根据其第一栅极电压为0LED提供电流，供其发光。
[0020]2、重置阶段(Reset阶段):为数据重置，扫描控制线SEL和EN电压VSEL、VEN为高电平，第三晶体管T3导通，并且第二晶体管T2管的阈值电压为负，保持导通的状态，因此数据线DATA电压VREF可以通过第二晶体管T2写入到存储电容Cs上。
[0021]3、阈值产生和数据写入阶段(VTH Generat1n&Data Writing阶段):该阶段VSEL为高电平，VEN为低电平，第二晶体管T2阈值电压为正，Cs上的电压VREF通过二极管连接的结构放电直至第二晶体管T2管关断。此时，存储电容Cs上的电压为VDATA+VTH T2，为保证第二晶体管Τ2管的正常放电，需要VREF>VDATA+VTH Τ20
[0022]4、驱动阶段(Driving阶段):该阶段Vsa为低电平，V EN为高电平，第三晶体管T3关闭，存储电容Cs上的电压VDATA+VTH T2保持不变，第一晶体管Τ1根据这一栅电压为0LED提供电流，电流大小正比于第一晶体管Τ1的栅源电压与阈值电压V TH T1之差的平方，即(V(s_VTH T1)2，也就是(VDATA+VTH T2-VTh ti_V_)2，而由于第一晶体管T1和第二晶体管T2在一个像素内，位置上是临近的，可以认为两者的阈值电压是相等的，即VTHT2= VTHT1。因此，流过0LED的电流与数据电压VDATA和0LED电压V _之差的平方成正比，即(V DATA_VaED)2。
[0023]因此，该电路为0LED提供的电流与TFT的阈值电压无关，即可以补偿阈值电压漂移或阈值电压差异造成的0LED亮度不均匀现象。同时，从第一晶体管T1和第二晶体管T2的偏置状态可以看出，第一栅电极的电势一直相等，第二栅电极电势一直相等。所以，栅电极的偏置引起的阈值电压漂移是一样的；第一晶体管T1和第二晶体管T2的源漏电极电势差不同，但源漏偏置对阈值电压漂移的影响相对较小。另一方面，由于双栅TFT的电流较高，可以保证电路较小的