工作电压，在较小的工作电压下器件的阈值电压漂移较小；而双栅TFT器件本身的阈值电压漂移较单栅更小。鉴于这些原因，可以认为即使第一晶体管T1和第二晶体管T2的阈值发生漂移，二者的阈值电压仍是相差无几的。这样，该电路可以一直补偿TFT的阈值电压漂移。
[0024]本发明的优点:
[0025]本发明的像素驱动电路，采用双栅TFT像素驱动结构。该像素电路不仅能够通过双栅TFT的阈值电压可调的特性实现阈值电压漂移现象的补偿。同时，由于双栅结构TFT具有更高的电流和器件稳定性。该电路还可以进行低工作电压的操作、具有更小的面积。同时，该电路外围驱动时序简单，避免了复杂的1C设计，节省了晶体管、电容及控制线，简化了电路结构，可以提高显示电路的开口率和分辨率并降低制造成本。因此，本发明具有较高的实用价值，有望在微电子和平板显示产业中得到应用。
【附图说明】
[0026]图1.为本发明的像素驱动电路的实施例一的电路图；
[0027]图2.为本发明的像素驱动电路的实施例一的变化电路之一；
[0028]图3.为本发明的像素驱动电路的实施例一的变化电路之二；
[0029]图4.为本发明的实施例的信号时序图；
[0030]图5.为本发明的像素驱动电路的实施例二的电路图；
[0031]图6.为本发明的像素驱动电路的实施例二的变化电路之一；
[0032]图7.为本发明的像素驱动电路的实施例二的变化电路之二。
【具体实施方式】
[0033]下面结合附图，通过实例对本发明做进一步说明。
[0034]实施例一:
[0035]本发明的像素驱动电路包括:如附图1所示，第一晶体管T1、第二晶体管T2、第三晶体管T3、存储电容Cs和有机发光二极管0LED ;
[0036]其中，第一晶体管T1为双栅薄膜晶体管，其第一栅电极连接第二晶体管T2的漏极、第二晶体管T2的第一栅电极和存储电容的一端；其第二栅电极和第二晶体管T2的第二栅电极一起连接一条栅控制线EN ;其漏极和存储电容Cs的一端一起连接电源线VDD;其源极接有机发光二极管0LED的阳极。
[0037]第二晶体管T2为双栅薄膜晶体管，其第一栅电极和漏极一起连接存储电容的一端和第一晶体管的第一栅电极，其第二栅电极与第一晶体管T1的第二栅电极一起连接栅控制线EN，其源极接第三晶体管T3的漏极。
[0038]第三晶体管T3可以为单栅薄膜晶体管(图3所示)也可以为双栅薄膜晶体管(图1和图2所示)，其源极连接数据线DATA，其漏极连接第二晶体管T2的源极。当第三晶体管T3为单栅TFT时，其栅电极连接栅控制线SEL，当第三晶体管T3为双栅TFT时，其第二栅电极可以与第一栅电极一起连接栅控制线SEL(图1所示)，也可以悬空(图2所示)。
[0039]存储电容Cs的一端与第一晶体管T1的漏极一起接电源线VDD，另一端接第一晶体管T1的第一栅电极、第二晶体管T2的第一栅电极和漏极。
[0040]有机发光二极管0LED的阳极接第一晶体管T1的源极，阴极连接接地端口。
[0041]在本实施例中，各个元器件的参数分别为:第一晶体管T1的宽长比设置为18/6 μ m ;第一晶体管T2的宽长比设置为18/6 μ m ;第一晶体管T3的宽长比设置为6/6 μ m ;Cs电容为0.5pF ;VDD取为12V ;VDATA取为0-10V ;VSEJPVEN取为0-10V ;高电平的维持时间选为50 μ s ;像素的选通时间取为50 μ s。
[0042]各信号线的时序如图4所示，上述像素驱动电路的驱动方法包括以下步骤:
[0043]1、前置阶段(Prev1us Frame阶段):为像素电路的上一帧工作状态，第一晶体管T1根据其第一栅极电压为0LED提供电流，供其发光；
[0044]2、重置阶段(Reset阶段):为数据重置，扫描控制线SEL和EN电压VSEL、VEN为高电平，T3导通，并且第一晶体管T2的阈值电压为负，保持导通的状态，因此数据线DATA电压VREF可以通过第二晶体管T2写入到存储电容Cs上；
[0045]3、阈值产生和数据写入阶段(VTH Generat1n&Data Writing阶段):该阶段VSEL为高电平，VEN为低电平，第二晶体管T2阈值电压为正，Cs上的电压VREF通过二极管连接的结构放电直至第二晶体管T2关断。此时，存储电容Cs上的电压为VDATA+VTH T2，为保证第二晶体管Τ2的正常放电，需要VREF>VDATA+VTH Τ20
[0046]4、驱动阶段(Driving阶段):该阶段Vsa为低电平，V EN为高电平，第三晶体管T3关闭，存储电容Cs上的电压VDATA+VTH T2保持不变，Τ1根据这一栅电压为0LED提供电流:
[0047]10LED — I T1 — K (V GS_V? ΤΙ) — Κ (V DATA+V? T2_V? T1_VoLED)
[0048]上式中电流大小正比于T1的栅源电压Vm与阈值电压VTHT1之差的平方，即(VGS-VTH T1)2，也就是(vDATA+vTH T2-vTH T1-VaED)2，K 为 T1 的增益系数。
[0049]而由于Τ1和Τ2在一个像素内，位置上是临近的，可以认为两者的阈值电压是相等白勺，即VTH T2 = V ΤΗ Τ1 Ο于是上式可以转化为:
[0050]10LED = I n= K(V data-Vqled) 2
[0051]因此，流过OLED的电流与数据电压VDATA和OLED电压V aED之差的平方成正比，即(Vdata-Voled) 2。该电路为0LED提供的电流与TFT的阈值电压无关，即可以补偿阈值电压漂移或阈值电压差异造成的0LED亮度不均匀现象。
[0052]实施例二:
[0053]本发明的像素驱动电路包括:如附图5所示，第一晶体管T1、第二晶体管T2、第三晶体管T3、存储电容Cs和有机发光二极管0LED ;
[0054]其中，第一晶体管T1为双栅薄膜晶体管，第一栅电极连接第二晶体管T2的漏极、第二晶体管T2的第一栅电极和存储电容的一端；第一晶体管T1的第二栅电极和第二晶体管T2的第二栅电极一起连接一条栅控制线EN ;第一晶体管T1的漏极接有机发光二极管0LED的阴极；有机发光二极管0LED的阳极与存储电容的一端连接并连接电源线VDD;第一晶体管T1的源极连接接地端口。
[0055]第二晶体管T2为双栅结构TFT，其第一栅电极和漏极一起连接存储电容的一端和第一晶体管T1的第一栅电极；其第二栅电极与第一晶体管T1的第二栅电极一起连接栅控制线EN ;其源极接第三晶体管T3的漏极。
[0056]第三晶体管T3可以为双栅TFT，也可以为单栅TFT (图7所示)，其源极连接数据线DATA，其漏极连接第二晶体管T2的源极。当第三晶体管T3为双栅TFT时，其第二栅电极可以与第一栅电极一起连接栅控制线SEL (图5所示)，也可以悬空(图6所示)；当第三晶体管T3为单栅TFT时，其栅电极连接栅控制线SEL。
[0057]存储电容Cs的一端与有机发光二极管0LED的阳极连接并接电源线VDD;其另一端接第一晶体管T1的第一栅电极和第二晶体管T2的第一栅电极和漏极。
[0058]有机发光二极管0LED的阳极与存储电容的一端连接并连接电源线VDD;其阴极接第一晶体管T1的漏极。
[0059]在实施例二中，各个元器件的参数，VDD、VDATA、UP VEN的选取范围以及高电平维持时间和像素选通时间等均与实施例一相同。
[0060]与实施例一同理，流过0LED的电流与数据电压VDATA和0LED电压VaED之差的平方成正比，即(Vdata-Voled) 2ο该电路为0LED提供的电流与TFT的阈值电压无关，即可以补偿阈值电压漂移或阈值电压差异造成的0LED亮度不均匀现象。
[0061]实施例三:
[0062]本发明的像素驱动电路包括:如附图1-3或5-7所示，第一晶体管T1、第二晶体管T2、第三晶体管T3、存储电容Cs和有机发光二极管0LED ;
[0063]其中，第