移位寄存器电路、栅极驱动电路及显示面板的制作方法
【技术领域】
[0001]本公开涉及显示技术领域，具体涉及一种移位寄存器电路、应用该移位寄存器电路的栅极驱动电路以及应用该栅极驱动电路的显示面板。
【背景技术】
[0002]随着光学技术与半导体技术的发展，液晶显示面板(Liquid Crystal Display,IXD)以及有机发光二极管显示面板(Organic Light Emitting D1de, OLED)等平板显示面板由于具有形体更轻薄、成本和能耗更低、反应速度更快、色纯度和亮度更优以及对比度更高等特点，已经被广泛应用于各类电子产品上。但是，现有技术中的显示产品仍存在有待改进之处。例如:
[0003]显示面板主要通过像素矩阵实现显示，通常而言，各行像素均耦接至对应的扫描栅线。在显示面板工作过程中，通过栅极驱动电路将输入的时钟信号等信号经过移位寄存器电路等模块转换成控制像素开启/关断的扫描信号，再将扫描信号顺次施加到显示面板的各行像素的扫描栅线，对各行像素进行选通。
[0004]然而现有技术中移位寄存器电路通常包括较多的晶体管，并需要较多的时钟信号进行驱动。随着平板显示技术的发展，高分辨率以及窄边框产品得到了越来越多的关注，现有技术中移位寄存器电路中数量众多的晶体管会占据很大的版图面积，不利于增加有效显示面积以及窄边框设计。
[0005]对此，图1以及图2中提供了一种移位寄存器电路及其驱动时序。该移位寄存器电路包括第一晶体管T1至第七晶体管T7以及第一电容C1，其中，第一晶体管T1至第七晶体管T7均为N型晶体管。在第一阶段tl，第一输入信号SN-1以及第一时钟信号CK1为高电平，第二输入信号SN+1以及第二时钟信号CK2为低电平；第一晶体管T1、第四晶体管T4以及第五晶体管T5导通，第二晶体管T2关断。
[0006]由于在第一阶段tl，第四晶体管T4以及第五晶体管T5均导通，低电平的第一电压信号VGL以及高电平的第一时钟信号CK1均输入至第二节点N2，相当于在第一节点N1第四晶体管T4以及第五晶体管T5短路，导致移位寄存器电路的功耗非常大。而且，由于在第二节点N2存在节点竞争现象，若第二节点N2的电压为高电平，则在第一阶段tl时第六晶体管T6导通，低电平的第一电压信号VGL输入至第一电容C1，导致在第二阶段t2时第三晶体管T3关断，移位寄存器电路无法正确输出，电路失效。
【发明内容】
[0007]本公开的目的在于提供一种移位寄存器电路、应用该移位寄存器电路的栅极驱动电路以及应用该栅极驱动电路的显示面板，用于至少在一定程度上克服由于相关技术的限制和缺陷而导致的一个或多个问题。
[0008]本公开的其他特性和优点将通过下面的详细描述变得清晰，或部分地通过本公开的实践而习得。
[0009]根据本公开的第一方面，提供一种移位寄存器电路，包括:
[0010]第一晶体管，用于响应输入信号而导通，以将第一电压信号提供至第一节点；
[0011]第二晶体管，用于响应第一时钟信号而导通，以将所述第一时钟信号提供至第二节点；
[0012]第三晶体管，用于响应所述第二节点的电压信号而导通，以将所述输入信号提供至所述第一节点；
[0013]第四晶体管，用于响应所述第一节点的电压信号而导通，以将所述第一时钟信号提供至所述第二节点；
[0014]第五晶体管，用于响应所述第二节点的电压信号而导通，以将第二电压信号提供至一信号输出端；
[0015]第六晶体管，用于响应所述第一节点的电压信号而导通，以将第二时钟信号提供至所述信号输出端；
[0016]第一电容，连接于所述第一节点和所述信号输出端之间；
[0017]第二电容，连接于所述第二节点和所述第二电压信号之间。
[0018]根据本公开的第二方面，提供一种栅极驱动电路，包括上述任意一种移位寄存器电路。
[0019]根据本公开的第三方面，提供一种显示面板，包括上述任意一种栅极驱动电路。
[0020]本公开的示例实施方式中，利用两个电容和较少的晶体管组成移位寄存器电路，而且包括该移位寄存器电路的栅极驱动电路仅需较少的时钟信号，因此本公开可以使移位寄存器电路及由移位寄存器电路组成的栅极驱动电路的版图面积减小，为实现更高分辨率和更窄边框的显示面板提供了技术支持；同时，由于简化了移位寄存器电路及由移位寄存器电路组成的栅极驱动电路的结构，从而可以简化制备工艺，压缩制备成本。此外，本公开的示例实施方式中的栅极驱动电路不存在节点竞争现象，一方面降低了电路功耗，另一方面可以避免电路失效。
【附图说明】
[0021]通过参照附图详细描述其示例性实施例，本公开的上述和其它特征及优点将变得更加明显。
[0022]图1是一种移位寄存器电路的结构不意图；
[0023]图2是图1中移位寄存器电路的驱动时序及信号波形示意图；
[0024]图3是本发明示例实施方式中一种移位寄存器电路的结构示意图；
[0025]图4是本发明示例实施方式中另一种移位寄存器电路的结构示意图；
[0026]图5是图4中移位寄存器电路的驱动时序及彳目号波形不意图；
[0027]图6A至图6E是图4中移位寄存器电路在tl至t5时序段的等效电路图；
[0028]图7是本发明示例实施方式中又一种移位寄存器电路的结构示意图；
[0029]图8是本发明示例实施方式中栅极驱动电路的一种实现结构示意图；
[0030]图9是图7中移位寄存器电路的输出信号不意图。
[0031]附图标iP,说曰月:
[0032]T1至T6:第一晶体管至第六晶体管
[0033]Cl:第一电容
[0034]C2:第二电容
[0035]CK1:第一时钟信号
[0036]CK2:第二时钟信号
[0037]VGL:第一电压信号
[0038]VGH:第二电压信号
[0039]V0UT:信号输出端
[0040]SN-1:输入信号
[0041]N1:第一节点
[0042]N2:第二节点
[0043]SR1:第一移位寄存器电路
[0044]SR2:第二移位寄存器电路
[0045]SR3:第三移位寄存器电路
[0046]SR4:第四移位寄存器电路
【具体实施方式】
[0047]现在将参考附图更全面地描述示例性实施例。然而，示例性实施例能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本公开将全面和完整，并将示例性实施例的构思全面地传达给本领域的技术人员。在图中，为了清晰，夸大、变形或简化了形状尺寸。在图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。
[0048]此外，所描述的特征、结构或步骤可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本公开的实施例的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而没有所述特定细节中的一个或更多，或者可以采用其它的方法、步骤、结构等。
[0049]如图3中所示，本示例实施方式中首先提供了一种移位寄存器电路。该移位寄存器电路包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6以及第一电容C1和第二电容C2。其中，第一晶体管T1可以用于响应输入信号SN-1而导通，以将第一电压信号VGL提供至第一节点N1 ;第二晶体管T2可以用于响应第一时钟信号CK1而导通，以将第一时钟信号CK1提供至第二节点N2 ;第三晶体管T3可以用于响应第二节点N2的电压信号而导通，以将输入信号SN-1提供至第一节点N1 ;第四晶体管T4可以用于响应第一节点N1的电压信号而导通，以将第一时钟信号CK1提供至第二节点N2 ;第五晶体管T5可以用于响应第二节点N2的电压信号而导通，以将第二电压信号VGH提供至一信号输出端V0UT ;第六晶体管T6可以用于响应第一节点N1的电压信号而导通，以将第二时钟信号CK2提供