垂直排列模式液晶显示器的制作方法

专利名称：垂直排列模式液晶显示器的制作方法
技术领域：
本发明涉及一种垂直排列模式液晶显示器，尤其涉及一种包含带有用于确保宽视角的切口(cutout)的电极的垂直排列模式液晶显示器。
背景技术：
通常的液晶显示器(“LCD”)包括带有参考电极和滤色片的上基板、带有薄膜晶体管(“TFT”)和像素电极的下基板、以及夹置在其间的介电各向异性液晶层，并通过对参考电极和像素电极施加不同的电压以在液晶层中产生电场来显示所需的图像，其中产生的电场改变液晶分子的取向以控制光的透射率。
在这些LCD中，在没有电场时使液晶分子的主轴垂直于上下基板的垂直排列模式LCD(以下称作“VALCD”)最有希望，因为其有高的对比度和宽的视角。
为了在VALCD中实现宽视角，在电极上设置切口图案或突起。切口图案和突起均产生边缘场以把液晶分子的倾斜方向规律地调节为四个方向，由此给予宽视角。这些LCD中，包含切口图案的图案化垂直排列(PVA)模式LCD被认为是平面内切换(IPS)模式LCD的替代宽视角技术。
PVA模式LCD与扭转向列(TN)LCD相比有较快的响应时间，因为液晶分子的行为不是扭转的，并且只包括垂直于场方向的方向上的弹性运动，如倾斜或弯曲。但是，LCD TV市场的成熟需要快于25ms的当前响应时间的响应时间。响应时间可以随着介电各向异性的变高而增加，以在液晶分子中感生更强的电场。已知的是，响应时间随着旋转粘滞度的变低而变短，因为较低的粘滞度减少液晶分子的变化过程以及去除电场时的恢复时间。因此，虽然提出了几个通过调节液晶材料来加快响应时间的技术，但负介电各向异性的液晶在改善介电各向异性和降低旋转粘滞度方面有局限。因此，通过改善液晶材料来加快响应时间受到了限制。

发明内容
本发明的目的在于改善LCD的响应时间。
为了实现这些和其它目的，本发明优化了电极和切口的宽度。用于产生边缘电场的切口宽度基本上满足关系(切口宽度)/(单元间隙)≥1.0。
具体地说，提供了一种用于液晶显示器的薄膜晶体管阵列板，其包括第一绝缘基底；形成在第一绝缘基底上的栅极线；形成在栅极线上的栅极绝缘层；形成在栅极绝缘层上的数据线；形成在数据线上的钝化层；形成在钝化层上的像素电极；面对第一绝缘基底的第二绝缘基底；形成在第二绝缘基底上的公共电极；形成在第一和第二绝缘基底中的至少一个上的第一畴分割件(domain partitioning member)；和形成在第一和第二绝缘基底中的至少一个上并与第一畴分割件一起将像素区划分成多个畴(domain)的第二畴分割件，其中，畴的宽度等于或小于30μm。
畴的宽度优选等于或小于28μm、22μm或17μm。
第一畴分割件可以包括设置在像素电极处的切口，第二畴分割件可以包括设置在公共电极处的切口。第二畴分割件的宽度优选等于或小于24μm或5μm。优选畴的延伸与栅极线形成45°或135°的角。数据线可以具有三层结构，包括非晶硅层、掺杂非晶硅层和金属层。
提供一种液晶显示器，包括第一绝缘基底；栅极布线，形成在第一绝缘基底上，包括栅极线、连接到栅极线的栅电极和连接到栅极线的栅极垫；存储电极布线，形成在第一绝缘基底上，包括存储电极线和自存储电极线分出的存储电极；形成在栅极布线和存储电极布线上的栅极绝缘层；形成在栅极绝缘层上的非晶硅层；形成在非晶硅层上的接触层；数据布线，形成在接触层上，包括与栅极线交叉的数据线、连接到数据线的数据垫、连接到数据线并与栅电极相邻的源电极、以及关于栅电极与源电极相对的漏电极；形成在数据布线上的钝化层；像素电极，形成在钝化层上，连接到漏电极，并具有第一切口图案；面对第一绝缘基底；形成在第二绝缘层上并限定像素区的黑矩阵；形成在像素区上的滤色片；以及形成在滤色片上并具有第二切口图案的公共电极，其中第二切口图案的宽度等于或小于24μm。
液晶显示器还包括夹置在第一绝缘基底和第二绝缘基底之间的液晶层，其中包含在液晶层中的液晶分子在没有电场时垂直于第一绝缘基底排列。第二切口图案的宽度优选等于或小于5微米，第一和第二切口图案的宽度等于或小于液晶层的单元间隙。第一和第二切口图案优选把像素区分成多个畴，畴的宽度等于或小于28μm、22μm和17μm。优选液晶显示器还包括夹置在滤色片和公共电极之间的涂层。


图1是根据本发明第一实施例的LCD的TFT阵列板的平面图；图2是根据本发明第一实施例的LCD的滤色片板的平面图；图3是根据本发明第一实施例的LCD的平面图；图4是沿图3中的IV-IV’线截取的剖视图；图5是曲线图，示出PVA模式LCD中依赖于电极距离(即畴的宽度)的响应特性；图6是关于电极宽度(即畴的宽度)的响应时间的曲线图；图7是示出依赖于电极宽度(即畴的宽度)的ON尖顶位置的曲线图；图8是曲线图，示出对于电极宽度(即畴的宽度)的织构响应时间；图9是示出依赖于电极距离(即畴的宽度)的第二透射效率的曲线图；图10示出依赖于电极距离(即畴的宽度)的第三透射效率；图11是曲线图，示出PVA模式LCD中，作为公共电极切口宽度的函数的响应特性；图12是曲线图，示出PVA模式LCD中，作为公共电极切口宽度的函数的透射率；图13至17是LCD的TFT阵列板的剖视图，顺序示出采用五道掩模的其制造方法的步骤；以及图18A和18B至图26A和26B是LCD的TFT阵列板的剖视图，依次示出采用四道掩模的其制造方法的步骤。
具体实施例方式
下面将参考附图详细描述本发明的实施例，以便于本领域技术人员易于实施。但本发明也可以以不同的形式实施，不应局限于在此提出的实施例。
附图中，为了清楚起见夸大了层的厚度和区域。附图中相同的部件采用相同的附图标记。可以理解，当称一个元件如层、膜、区域、基底或板处于另一个元件“上”时，其可以是直接在该另一个元件上，或是还可以存在居间元件。相反，当称一个元件直接在另一个元件上时，没有居间元件。
下面参考附图描述根据本发明实施例的液晶显示器的薄膜晶体管阵列板。
图1是根据本发明第一实施例的LCD的TFT阵列板的平面图，图2是根据本发明第一实施例的LCD的滤色片板的平面图，图3是根据本发明第一实施例的LCD的平面图，图4是沿图3中IV-IV’线截取的剖视图。
LCD包括下基底110、与下基底相对的上基底210、以及夹置在基底110与210之间的液晶层3，液晶层3包含垂直于基底110和210排列的液晶分子。
在优选由透明绝缘材料如玻璃制成的下基底110的内表面上形成多个像素电极190。像素电极190优选由透明导体材料如ITO(氧化铟锡)和IZO(氧化铟锌)制成，并具有多个切口191、192和193。各个像素电极190连接到TFT以被施加以图像信号电压。TFT连接传递扫描信号的多个栅极线121和传递图像信号的多个数据线171，从而响应于扫描信号被开或关。下偏振片12附着在下基底110的外表面上。对于反射式LCD，像素电极190不由透明材料制成，且下偏振片12是不必要的。
在优选由透明绝缘材料如玻璃制成的上基底210的内表面上形成用于阻挡光泄漏的黑矩阵220、多个红色、绿色和蓝色滤色片230、以及优选由透明导体材料如ITO和IZO制成的参考电极270。在参考电极270上设置多个切口271、272和273。虽然黑矩阵220与像素区的边界交叠，但还可以与参考电极270的切口271、272和273交叠，以阻挡切口271、272和273造成的光泄漏。
下面更详细地描述根据第一实施例的LCD。
在下绝缘基底110上形成基本上横向延伸的多个栅极线121。每条栅极线121的多个延伸部形成多个栅电极123，每条栅极线121的端部形成栅极垫125。在绝缘基底110上还形成基本上平行于栅极线121延伸的多个存储电极线131。在纵向方向上延伸的多对存储电极133a和133b自每条存储电极线131分支出，通过在横向方向上延伸的存储电极133c彼此连接。存储电极线131的数量可以是两条或更多条。栅极线121、栅电极123、存储电极线131和存储电极133优选由金属如Al或Cr制成。它们包括单层、或优选包括依次沉积的Cr和Al层的双层。或者，它们包含多种金属。
在栅极线121、存储电极线131和存储电极133上形成优选由SiNx制成的栅极绝缘层140。
在栅极绝缘层140上形成纵向延伸的多条数据线171。每条数据线171的多个分支形成多个源电极173，多个漏电极175邻近各源电极173形成。此外，在栅极绝缘层140上形成多个与栅极线121交叠的桥下金属片(under-bridge metal piece)172。类似于栅极布线，数据线171、源电极173和漏电极175优选由Cr或Al等制成。它们也可以有单层结构或多层结构。
在源电极173和漏电极175之下形成用作TFT的沟道部分的非晶硅层151和153的多个沟道部分151，并且在数据线171之下形成纵向延伸并连接半导体沟道部分153的非晶硅层151和153的多个数据部分153。在非晶硅层151和153上形成用于减小源电极和漏电极173和175与半导体沟道部分151之间的接触电阻的接触层161。非晶硅层151和153优选由非晶硅制成，接触层161优选由重掺杂N型杂质的非晶硅制成。
在数据线171等上形成优选由无机绝缘体如SiNx或有机绝缘体如树脂制成的钝化层180。在钝化层180中设置露出漏电极175的多个接触孔181。
在钝化层180上形成多个像素电极190，每个像素电极有多个切口191、192和193。像素电极190优选由透明导体如ITO或IZO或是具有良好的光反射特性的不透明导体如Al制成。每个像素电极190上的切口191、192和193包括横向切口192，其横向延伸，并位于一位置从而将像素电极190划分成纵向布置的上半部和下半部；以及两个斜向切口191和193，其斜向延伸，并分别位于像素电极190的下半部和上半部内。斜向切口191和193的延伸彼此垂直，以便将边缘电场的电场方向规律地分布为四个方向。
此外，在钝化层180上形成多个存储连接或桥91，它们将存储电极133a连接到关于栅极线121与其相对的存储电极线131。存储桥91经设置在钝化层180和栅极绝缘层140中的多个接触孔183和184与存储电极133a和存储电极线131接触。存储桥91与桥下金属片172交叠。存储桥91电连接下基底110上的所有存储布线。如果需要，此存储布线可以用于修理栅极线121和/或数据线171的缺陷，且当照射激光束用于这样的修理时，桥下金属片172用于增强栅极线121和存储桥91之间的电连接。
在钝化层180上形成多个辅助栅极垫95和多个辅助数据垫97。辅助栅极垫95经钝化层180和栅极绝缘层140中的接触孔182连接到栅极垫125，而辅助数据垫97经钝化层180中的接触孔183连接到数据垫179。
在上基底210上形成用于阻挡光泄漏的黑矩阵220。在黑矩阵220上形成多个红色、绿色和蓝色滤色片230。在滤色片230上形成具有多组切口271、272和273的参考电极270。参考电极270优选由透明导体如ITO或IZO制成。
参考电极270的每组切口271、272和273将像素电极190的斜向切口191和193放在两个相邻的切口271、272和273之间。每个切口271、272或273包括平行于斜向切口191和193的一个或多个斜向部分、以及与像素电极190的边缘交叠的横向和纵向部分。
通过对齐并结合具有上述结构的TFT阵列板和滤色片板，并在二者之间注入液晶材料从而被垂直排列，制备了根据本发明的LCD的基本结构。当TFT阵列板和滤色片板对齐时，像素电极190的切口191、192和193、以及参考电极的切口271、272和273将各个像素区分成若干小畴。这些小畴根据其中液晶分子主轴的平均方向分为四类。小畴较长，以致于可区分其宽度和长度。将宽度，即畴的长边之间的距离，设置为等于或小于30μm的值，并预期这产生等于或短于25ms的响应时间。但是，为了显示每帧变化的动态图像，需要响应时间具有等于或小于20ms的值，因而需要畴的宽度具有等于或小于17μm的值。此外，需要畴的宽度具有等于或小于28μm的值，以将织构(texture)的量保持在等于或小于0.03。需要畴的宽度具有等于或小于22μm的值，以便PVA模式LCD的第三透射效率等于或大于90％。畴的等于或小于22μm的宽度保持织构量等于或小于0.02。
同时，响应时间与切口的宽度有关。如果切口的宽度等于或小于24μm，则响应时间等于或小于25ms；而如果切口的宽度等于或小于5μm，则响应时间等于或小于20ms。
畴的宽度、响应时间、织构的量和透射效率之间的关系。
PVA模式LCD通过用切口使电场变形来实现宽视角。但是，这些切口使电场畸变，因而造成液晶分子的异常行为从而产生织构，织构降低透射效率和响应时间。本发明调节畴和切口的宽度。
首先，详细描述响应特性。
表1所示的响应特性通过用包含宽度为21、23、25和27μm的小畴的液晶单元获得。
表1

参见表1，随着小畴的宽度变窄，响应时间变短。更详细地，OFF(关)时间基本上保持恒定，即使畴的宽度变窄，而当畴的宽度变窄时ON(开)时间缩短，从而ON时间和OFF时间之和减少。表1的结果表示为图5所示的曲线。由图5预期，当畴的宽度等于或小于约17μm时，响应时间等于或小于20ms。
下面描述作为响应时间函数的响应时间的波形。
图6是示出对于电极宽度(即畴的宽度)的响应时间的曲线图，图7是示出ON尖顶位置与电极宽度(即畴的宽度)的依赖关系的曲线图。
参见图6，随着畴的宽度变小，响应时间曲线的位置变高。即，畴的宽度和响应时间的位置具有反比关系。因此，随着畴的宽度变得更窄，ON尖顶位置(cusp position)变高，如图7所示。由图5预期，当畴的宽度为约15.89μm时，尖顶位于90％透射率的点处。ON时间预期为约12ms，以致于总响应时间为19.27ms。
图8是曲线图，示出对于电极宽度(即畴的宽度)的织构的响应时间。
附着一个反向偏振片，并对于依据畴宽度而形成的织构测量织构的响应时间及其量化特性。为了织构的量化分析，将织构分为动态的和静态的。动态织构定义为施加电压后，随时间流失而动态变化的织构的量，其等于图8中所示虚线之上的面积。静态织构定义为稳定的织构的量，其等于图8中所示虚线之下的面积。动态织构和静态织构由下式表示动态织构＝织构透射率的变化量×用于织构稳定化的时间×0.5；静态织构＝动态织构透射率的最小透射率×织构响应波的宽度；总织构＝动态织构+静态织构；以及用于织构稳定化的时间＝最大织构透射率的时间-最小织构透射率的时间。
表2通过利用上述关系计算图8所示的织构响应时间来获得。


参见表2，随着电极距离变窄，织构的产生变少。织构透射率显示出与电极距离成正比。随着电极距离变大，施加ON电压之后用于使织构稳定的时间变长。即，窄的电极距离产生强的电场效应，从而导致畴的快速稳定，因而响应时间变短。对于PVA模式LCD，用于实现响应时间等于或小于20ms的总织构等于或小于0.013。参见表2，畴的宽度等于或小于约17μm，以便获得等于或小于0.013的总织构。此外，用于实现总织构等于或小于0.03的畴的宽度优选等于或小于28μm，并且用于实现总织构等于或小于0.02的畴的宽度优选等于或小于22μm。
现在，详细描述透射效率。
首先描述LCD的透射效率。与其它LCD不同，多畴VA模式LCD，如PVA模式LCD，具有较差的透射特性，原因在于液晶的不稳定排列产生的所谓的电刷(brush)或织构。PVA模式LCD的透射率由各种因素决定，如开口率(aperture ratio)以及切口的形状。
PVA模式LCD的光损失的因素分为三类，如表3所示。
表3


为了量化分析上述涉及透射率的各种因素，如下定义透射效率第一透射效率＝(只有后偏振片的透射亮度)/(光源的亮度)第二透射效率＝(具有正常偏振片的透射亮度+具有反向偏振片的透射亮度)/(只有后偏振片的透射亮度)；第三透射效率＝(具有正常偏振片的透射亮度)/(具有正常偏振片的透射亮度+具有反向偏振片的透射亮度)；以及总透射率＝第一透射效率×第二透射效率×第三透射效率。
此处，术语“具有正常偏振片”意味着偏振片的透射轴与液晶分子的动作方向成45°或135°角，术语“具有反向偏振片”意味着偏振片的透射轴平行于或垂直于液晶分子的动作方向排列。当如同本发明的实施例中那样畴倾斜延伸时，正常偏振片的透射轴平行或垂直于栅极线排列，而反向偏振片的透射轴与栅极线成45°或135°角。
图9示出依赖于电极距离(即畴的宽度)的第二透射效率，图10示出依赖于电极距离(即畴的宽度)的第三透射效率。
基于上述对畴的宽度的定义对21、23、25和27μm获得的第一至第三效率示于表4。
表4

表4通过只改变畴的宽度而保持切口的宽度获得。显示的开口率与畴的宽度成正比。与畴的宽度的变化无关，第一效率几乎不变，因为金属布线如黑矩阵或存储电极布线、滤色片树脂和后偏振片的吸收、高折射材料如ITO和SiNx的反射、以及ITO切口的面积都近乎相等。第二效率与电光效应有关，尤其与光经历的有效Δnd有关。因为切口占据的面积随着畴的宽度变小而变大，所以单位面积的平均驱动电压减小，从而增大由第二因素所致的光吸收，由此减小第二效率。相反，因为第三效率意味着由不稳定的液晶排列所致的织构或电刷降低了光的亮度，所以随着畴的宽度变小，织构变小以增大第三效率。结果，与畴的宽度的减小无关，总透射率几乎不改变，因为第二效率减小而第三效率增大。
表4中所述的第二和第三效率示于图9和10。参见图9和10，当畴的宽度为17μm时，开口率、第一效率、第二效率、第三效率和总效率分别为37.5％、7.2％、57.8％、91.6％和3.84％。因此，响应时间减小到等于或小于20ms的值，但不减小亮度。
虽然如上所述地检测了依据畴宽度的响应时间和透射率，但在PVA模式LCD的情况下，它们还依赖于切口的形状。下面描述依赖于切口形状的响应时间和透射率。
图11是曲线图，示出PVA模式LCD中，作为公共电极切口宽度的函数的响应特性。
表5通过测量配置有各公共电极的液晶单元的响应特征而获得，其中公共电极具有宽度(图3中的W2)为9、11、13和15μm的切口。
表5


参见图5，随着切口的宽度变窄，响应时间变短。这是因为，切口的减小的宽度增大了电极的面积，从而增强了施加到液晶分子上的电场。更具体地，虽然在OFF时间上没有改进，但随着切口的宽度变窄，ON时间变短。图11表示了表5的结果。参见图11，当切口的宽度等于或小于5μm时，获得等于或小于20ms的响应时间。
同时，用于产生边缘电场的切口宽度满足下列关系(切口的宽度)/(液晶层的单元间隙)≥1.0接下来描述依据切口宽度的透射率。
图12是曲线图，示出PVA模式LCD中，作为公共电极的切口宽度的函数的透射率。
表6通过测量配置有各公共电极的液晶单元的响应特性而获得，其中公共电极具有宽度(图3中的W2)为9、11、13和15μm的切口。
表6

参见表6，开口率和透射率随着畴的宽度变窄而增大。图11表示表6的结果。参见图12，当畴的宽度等于5μm时透射率增大约16％。
虽然上述实例中的测量通过改变公共电极切口的宽度而进行，但当改变像素电极的切口宽度时可以获得类似的结果。
此外，当用电介质突起代替作为畴分割件的切口时，可以获得类似的结果。
如上所述，通过调节畴的宽度改进了响应时间，并且通过调节切口的宽度改善了响应时间和透射率。
下面，详细描述制造根据本发明一实施例的具有上述结构和优点的TFT阵列板的方法。
首先，参考图13至17描述利用五道光掩模的制造方法。
首先，参见图13至17，将描述利用五道光掩模的方法。
如图13所示，在基底110上沉积优选由具有良好的物理和化学特性的Cr或Mo合金制成的第一栅极布线层211、231和251、以及优选由具有低电阻率的Al或Ag合金制成的第二栅极布线层212、232和252，并对其构图以形成包括多条栅极线121、多个栅电极123和多个栅极垫125并基本上在横向方向上延伸的栅极布线。此时，虽然未示出，但还形成存储电极布线(第一掩模)。
对于Mo合金的第一栅极布线层211、231和251、以及Ag合金的第二栅极布线层212、232和252，用对于Al合金的蚀刻剂蚀刻这两层，该蚀刻剂例如为磷酸、硝酸、醋酸和去离子水的混合物。由此，通过利用单次蚀刻过程完成包含双层的栅极布线121、123和125的形成。因为磷酸、硝酸、醋酸和去离子水混合物对于Ag合金的蚀刻速率高于对于Mo合金的蚀刻速率，所以可以获得栅极布线所需的30°的斜角。
接下来，如图14所示，顺序沉积三层，即优选由SiNx制成的栅极绝缘层140、非晶硅层和掺杂的非晶硅层，并一起光刻-蚀刻(photo-etch)该非晶硅层和掺杂的非晶硅层，从而与栅电极123相对地在栅极绝缘层140上形成半导体层151和欧姆接触层160(第二掩模)。
随后，如图15所示，沉积优选由Cr或Mo合金制成的第一数据布线层711、731、751和791和优选由Al或Ag合金制成的第二数据布线层712、732、752和792，并对其进行光刻-蚀刻，从而形成数据布线。数据布线包括多条与栅极线121交叉的数据线171、多个连接数据线171并延伸到栅电极121上的多个源电极173、多个连接到数据线171的一端的数据垫179、以及多个与源电极173隔开并关于栅电极121与源电极173相对的漏电极175(第三掩模)。
之后，蚀刻掺杂非晶硅层图案160的未被数据布线171、173、175和179覆盖的部分，从而把掺杂非晶硅层图案160分成彼此关于栅电极123相对的两部分163和165，暴露半导体图案151的在掺杂非晶硅层两部分163和165之间的部分。优选进行氧等离子体处理，以稳定半导体层151的暴露表面。
接下来，如图16所示，通过以化学气相沉积(“CVD”)生长a-Si:C:O膜或a-Si:O:F膜、通过沉积无机绝缘膜如SiNx、或通过涂覆有机绝缘膜如丙烯基材料形成钝化层180。a-Si:C:O膜的沉积通过利用气态的SiH(CH3)3、SiO2(CH3)4、(SiH)4O4(CH3)4、Si(C2H5O)4等作为基础源、并流动如N2O和O2的氧化剂与Ar或He的气体混合物来进行。a-Si:O:F膜的沉积在O2和SiH4、SiF4等的气体混合物的流动中进行。可以加入CF4作为辅助氟源(第二掩模)。
钝化层180和栅极绝缘层140一起用光刻蚀刻工艺构图，从而形成暴露栅极垫125、漏电极175和数据垫179的多个接触孔181、182和183。此处，接触孔181、182和183的平面形状为多边形或圆形。优选的是，暴露垫125和179的每个接触孔181和183的面积等于或大于0.5mm×15μm并等于或小于2mm×60μm。虽然未示出，但在此步骤中还形成多个用于将存储桥与存储电极线和存储电极接触的接触孔。
最后，如图17所示，沉积ITO层或IZO层，并对其进行光刻-蚀刻，从而形成多个像素电极190、多个辅助栅极垫95和多个辅助数据垫97。每个像素电极190经第一接触孔181连接到漏电极175，每个辅助栅极垫95和辅助数据垫97经第二和第三接触孔182和183连接到栅极垫95和数据垫97。优选在沉积ITO或IZO之前进行利用氮气的预热过程。这是防止在金属层的经接触孔181、182和183暴露的部分上形成金属氧化物所需的。虽然图中未示出，但在此步骤中还形成多个存储桥，并且设计光掩模，使得像素电极190的切口关于数据线171具有反对称性(第五掩模)。
下面将描述根据本发明一实施例的利用四道光掩模制造TFT阵列板的方法。
图18A和18B至图26A和26B是LCD的TFT阵列板的剖视图，依次示出采用四道掩模的其制造方法的步骤。
首先，如图18A和18B所示，与第一实施例类似，在基底110上沉积第一栅极布线层211、231和251、以及第二栅极布线层212、232和252，并对其进行构图，以形成包括多个栅极线121、多个栅电极123和多个栅极垫125的栅极布线、以及存储电极布线，其中第一栅极布线层优选由具有良好的物理和化学特性的Cr或Mo合金制成，第二栅极布线层优选由具有低电阻率的Al或Ag合金制成(第一掩模)。
接下来，如图19A和19B所示，通过CVD法依次沉积SiNx栅极绝缘层140、半导体层150和接触层160，以至于层30、40和50的厚度分别为1500-5000埃、500-2000埃和300-600埃。通过溅射沉积优选由Cr或Mo合金制成的第一导电膜701和优选由Al或Ag合金制成的第二导电膜702，以形成导电层170。之后，在其上涂覆厚度为1-2微米的光致抗蚀剂膜PR。
随后，光致抗蚀剂膜PR通过掩模曝光，并被显影，以形成光致抗蚀剂图案PR2和PR1，如图20A和20B所示。建立光致抗蚀剂图案PR2和PR1的第二部分PR2，该部分位于源电极和漏电极173和175之间的TFT的沟道区C上，其厚度小于形成数据布线的数据区A上的第一部分PR1的。去除光致抗蚀剂膜的在剩余区B上的部分。在以下将要说明的蚀刻步骤中，根据蚀刻条件调节沟道区C上第二部分PR2与数据区A上第一部分PR1的厚度比。优选的是，第二部分PR2的厚度等于或小于第一部分PR1厚度的一半，特别是等于或小于4000埃。
通过几种技术获得光致抗蚀剂膜的与位置有关的厚度。为了调节区C中的曝光量，在掩模上设置狭缝图案、栅格图案或半透膜。
当利用狭缝图案时，优选的是，狭缝间的部分的宽度或所述部分之间的距离-即狭缝的宽度-小于用于光刻的曝光机的分辨率。在利用半透膜的情况下，可以用具有不同透射率或不同厚度的薄膜来调节掩模的透射率。
当用光束经这样的掩模照射光致抗蚀剂膜时，直接曝光部分的聚合物几乎完全分解，面对狭缝图案或半透膜的部分的聚合物由于较小的曝光量而不完全分解。被遮光膜遮挡的部分的聚合物几乎不分解。光致抗蚀剂膜的显影使得具有未分解的聚合物的部分留下，并使得暴露于较少光辐射下的部分薄于未经过曝光的部分。此处不需要使曝光时间长到足以分解所有的分子。
利用具有完全透光的透射区和完全阻光的遮光区的普通掩模，通过在曝光和显影光致抗蚀剂膜之后执行使可回流的光致抗蚀剂膜流入没有光致抗蚀剂膜的区域中的回流过程，光致抗蚀剂图案的较薄部分PR2可以获得。
之后，蚀刻光致抗蚀剂图案PR2和下面的层，即导电层170、接触层150和半导体层150，使得数据布线和下面的层留在数据区A上，在沟道区C上只剩下半导体层，并且从剩余区B去除所有的三层170、160和150以暴露栅极绝缘层140。
如图21A和21B所示，去除区域B上导电层170的暴露部分以暴露接触层150的在其下的部分。在此步骤中，干蚀刻和湿蚀刻被选择性地采用，并优选在选择性地蚀刻导电层170而几乎不蚀刻光致抗蚀剂图案PR1和PR2的条件下进行。但是，能够蚀刻光致抗蚀剂图案PR1和PR2以及导电层170的蚀刻条件将适于干蚀刻，因为很难找到只选择蚀刻导电层170而不蚀刻光致抗蚀剂图案PR1和PR2的条件。在此情况下，第二部分PR2应该比湿蚀刻时更厚，以防止其下面的导电层170经该蚀刻而暴露。
因此，如图21A和21B所示，导电层的在沟道区C和数据区A上的部分171、173、175和179、以及存储电容电极177留下，而导电层170的在剩余区B上的部分被除去，从而暴露接触层150的在其下面的部分。剩余导电图案171、173、175和179基本上具有与数据布线171、173、175和179相同的形状，除了源电极和漏电极173和175仍连在一起未分离外。当利用干蚀刻时，光致抗蚀剂图案PR1和PR2也被蚀刻到预定厚度。
接下来，如图21A和21B所示，接触层150的在区域B上的暴露部分以及半导体150的在其下面的部分通过干蚀刻而与第二光致抗蚀剂部分PR2一起被同时去除。蚀刻优选在光致抗蚀剂图案PR1和PR2、接触层150和半导体层150同时被蚀刻而栅极绝缘层140不被蚀刻的条件下进行。(注意，半导体层和中间层没有蚀刻选择性。)特别是，优选光致抗蚀剂图案PR1和PR2与半导体层150的蚀刻率彼此相等。例如，利用SF6和HCl的混合气体或SF6和O2的混合气体蚀刻所述膜和层至基本上相同的厚度。对于光致抗蚀剂图案PR1和PR2与半导体层150的相同蚀刻率，优选第二部分PR2的厚度等于或小于半导体层150的厚度与接触层150的厚度之和。
通过这种方式，如图22A和22B所示，去除沟道区C上的第二部分PR2以暴露源/漏导体图案173和175，并除去接触层150和半导体层150的在区域B上的部分以暴露栅极绝缘层140的在其下面的部分。同时，还蚀刻数据区A上的第一部分PR1以具有减小的厚度。在此步骤中，完成半导体图案151、153和157的形成。在半导体图案151、153和157上形成接触层161、163和165以及169。
然后通过灰化去除留在沟道区C上源/漏导体图案173和175的表面上的剩余光致抗蚀剂。
随后，如图23A和23B所示，蚀刻去除沟道区C上源/漏导体图案173和175的暴露部分、以及源/漏接触层图案163和165的在下面的部分。可以对源/漏导体图案173和175、以及源/漏接触层图案163和165实施干蚀刻。或者，对源/漏导体图案173和175实施湿蚀刻，而对源/漏接触层图案163和165实施干蚀刻。在前者情况下，优选的是，在大蚀刻选择性下蚀刻导体图案173和175、以及接触层图案163和165，因为如果不大，则不容易找到蚀刻的终点，进而不容易调节留在沟道区C上的半导体图案151的厚度。在交替进行干蚀刻和湿蚀刻的后者情况下，受到湿蚀刻的源/漏导体图案173和175的侧面被蚀刻，而受到干蚀刻的接触层图案163和165的侧面几乎不被蚀刻，由此获得阶梯状侧面。用于蚀刻导体图案173和175、以及接触层163和165的蚀刻气体的例子有CF4和HCl的混合气体、以及CF4和O2的混合气体。CF4和O2的混合气体给半导体图案151留下均匀的厚度。此时，如图23B所示，可以去除半导体图案151的顶部以使厚度减小，并且蚀刻光致抗蚀剂图案的第一部分PR1至预定厚度。在几乎不蚀刻栅极绝缘层140的条件下进行蚀刻，并且优选的是，光致抗蚀剂膜较厚，以防止第一部分PR1被蚀刻从而暴露下面的数据布线171、173、175和179以及下面的存储电容电极177。
这样，源电极和漏电极173和175彼此分离，同时完成数据布线171、173、175和179、以及下面的接触层图案161、163和165的形成。
最后，去除数据区A上剩余的第一部分PR1。但是，可以在去除源/漏导体图案173和175的在沟道区C上的部分与去除接触层图案163和165的在下面的部分之间进行第一部分PR1的去除。
如上所述，交替进行干蚀刻和湿蚀刻，或只采用干蚀刻。虽然只使用一种蚀刻的后一方法较简单，但难以找到适当的蚀刻条件。相反，前一方法使得能够找到适当的蚀刻条件，但其相当复杂。
接下来，如图24A和24B所示，通过以化学气相沉积(“CVD”)生长a-Si:C:O膜或a-Si:O:F膜、通过沉积无机绝缘膜如SiNx、或通过涂覆有机绝缘膜如丙烯基材料形成钝化层180。a-Si:C:O膜的沉积通过利用气态的SiH(CH3)3、SiO2(CH3)4、(SiH)4O4(CH3)4、Si(C2H5O)4等作为基础源、并流动如N2O和O2的氧化剂与Ar或He的气体混合物来进行。a-Si:O:F膜的沉积在O2和SiH4、SiF4等的气体混合物的流动中进行。可以加入CF4作为辅助氟源(第二掩模)。
随后，如图25A和25B所示，钝化层180与栅极绝缘层140一起被光刻-蚀刻以形成暴露漏电极175、栅极垫125和数据垫179以及存储电容电极177的多个接触孔181、182、183和184。优选的是，暴露垫125和179的每个接触孔181和183的面积等于或大于0.5mm×15μm且等于或小于2mm×60μm。虽然未示出，但在此步骤中还形成用于使存储桥与存储电极线和存储电极接触的多个接触孔。(第三掩模)最后，如图26A和26B所示，沉积ITO层或IZO层，并将其光刻-蚀刻成多个像素电极190、多个辅助栅极垫95和多个辅助数据垫97。每个像素电极190连接到漏电极175和存储电容电极177，并且每个辅助栅极垫95和辅助数据垫97连接到栅极垫95和数据垫97。虽然未示出，但在此步骤中还形成多个存储桥，并且设计光掩模，使得像素电极190的切口具有关于数据线171的反对称性(第四掩模)。
因为由IZO制成的像素电极190、辅助栅极垫95和辅助数据垫97通过利用Cr蚀刻剂形成，所以可以防止在形成像素电极190、辅助栅极垫95和辅助数据垫97的光刻-蚀刻步骤中腐蚀数据布线或栅极布线的经接触孔暴露的部分。此蚀刻剂的例子为HNO3/(NH4)2Ce(NO3)6/H2O。优选在室温与约200℃之间的温度范围内沉积IZO，以使接触点处的接触电阻最小。优选的是，用于形成IZO膜的靶包括In2O3和ZnO，并且其中包含的ZnO的量处于15-29at％的范围内。
优选在沉积ITO或IZO之前进行利用氮气的预热过程。这是防止在金属层的经接触孔181、182、183和184暴露的部分上形成金属氧化物所需要的。
虽然以上已经详细描述了本发明的优选实施例，但应该清楚地了解，对本领域技术人员而言显然的对此处所教导的基本发明概念的诸多改变和/或变形仍将落入所附权利要求所限定的本发明的主旨和范围内。尤其是，可以对设置在像素电极和参考电极处的切口的布置做多种改型。
上述结构提高了LCD的开口率，并减少了图像信号的畸变。
权利要求
1.一种液晶显示器，包括第一绝缘基底；形成在该第一绝缘基底上的栅极线；形成在该栅极线上的栅极绝缘层；形成在该栅极绝缘层上的数据线；形成在该数据线上的钝化层；形成在该钝化层上的像素电极；面对该第一绝缘基底的第二绝缘基底；形成在该第二绝缘基底上的公共电极；形成在该第一和第二绝缘基底中的至少一个上的第一畴分割件；以及形成在该第一和第二绝缘基底中的至少一个上并与该第一畴分割件一起将像素区划分成多个畴的第二畴分割件，其中，所述畴的宽度等于或小于30μm。
2.如权利要求1的液晶显示器，其中所述畴的宽度等于或小于28μm。
3.如权利要求2的液晶显示器，其中所述畴的宽度等于或小于22μm。
4.如权利要求3的液晶显示器，其中所述畴的宽度等于或小于17μm。
5.如权利要求1的液晶显示器，其中该第一畴分割件包括设置在该像素电极处的切口，该第二畴分割件包括设置在该公共电极处的切口。
6.如权利要求5的液晶显示器，其中该第二畴分割件的宽度等于或小于24μm。
7.如权利要求6的液晶显示器，其中该第二畴分割件的宽度等于或小于5μm。
8.如权利要求1的液晶显示器，其中所述畴的延伸与所述栅极线成45°或135°的角。
9.如权利要求1的液晶显示器，其中该数据线具有包括非晶硅层、掺杂非晶硅层和金属层的三层结构。
10.一种液晶显示器，包括第一绝缘基底；栅极布线，其形成在该第一绝缘基底上，包括栅极线、连接到该栅极线的栅电极、以及连接到该栅极线的栅极垫；存储电极布线，其形成在该第一绝缘基底上，包括存储电极线、以及自该存储电极线分岔出的存储电极；形成在该栅极布线和该存储电极布线上的栅极绝缘层；形成在该栅极绝缘层上的非晶硅层；形成在该非晶硅层上的接触层；数据布线，其形成在该接触层上，包括与该栅极线交叉的数据线、连接到该数据线的数据垫、连接到该数据线并与该栅电极相邻的源电极、以及关于该栅电极与该源电极相对设置的漏电极；形成在该数据布线上的钝化层；像素电极，形成在该钝化层上，连接到该漏电极，并具有第一切口图案；面对该第一绝缘基底；形成在该第二绝缘层上并限定像素区的黑矩阵；形成在该像素区上的滤色片；以及形成在该滤色片上并具有第二切口图案的公共电极，其中，该第二切口图案的宽度等于或小于24μm。
11.如权利要求10的液晶显示器，还包括置于该第一绝缘基底和第二绝缘基底之间的液晶层，其中包含在该液晶层中的液晶分子在没有电场时垂直于该第一绝缘基底排列。
12.如权利要求11的液晶显示器，其中该第二切口图案的宽度等于或小于5μm。
13.如权利要求11的液晶显示器，其中该第一和第二切口图案的宽度等于或小于液晶层的单元间隙。
14.如权利要求11的液晶显示器，其中该第一和第二切口图案把像素区划分成多个畴，且所述畴的宽度等于或小于28μm。
15.如权利要求14的液晶显示器，其中所述畴的宽度等于或小于22μm。
16.如权利要求15的液晶显示器，其中所述畴的宽度等于或小于17μm。
17.如权利要求11的液晶显示器，还包括置于该滤色片和公共电极之间的涂层。
全文摘要
提供一种液晶显示器，其包括第一绝缘基底；形成在第一绝缘基底上的栅极线；形成在栅极线上的栅极绝缘层；形成在栅极绝缘层上的数据线；形成在数据线上的钝化层；形成在钝化层和第一切口图案上的像素电极；面对第一绝缘基底的第二绝缘基底；和形成在第二绝缘基底上且具有第二切口图案的公共电极，其中，畴的宽度等于或小于30μm。
文档编号G02F1/1337GK1668967SQ02829615
公开日2005年9月14日 申请日期2002年9月19日 优先权日2002年7月19日
发明者崔永玟, 宋长根, 金振润 申请人:三星电子株式会社