差动放大器的制作方法

专利名称：差动放大器的制作方法
技术领域：
本发明涉及差动放大器，特别涉及适用于液晶显示装置的数据驱动器等的差动放大器以及采用了此差动放大器的显示装置。
背景技术：
近来，显示装置广泛地普及具有厚度薄、重量轻、消耗功率低的特征的液晶显示装置(LCD)，已经被大量地应用于携带电话机(移动电话机、蜂窝电话)和PDA(个人数字助理)、笔记本PC等可携带设备的显示部分。但是，随着最近液晶显示装置的大画面化和移动图像对应的技术也得到提高，不只是应用于移动用途，而且也能实现固定型的大画面显示装置和大画面液晶电视。这些液晶显示装置利用了能高精细显示的有源矩阵驱动方式的液晶显示装置。首先，参照图29对有源矩阵驱动方式的液晶显示装置的典型构成进行概述。还有，在图29中，利用等价电路对液晶显示部内的与1个像素相连的主要构成进行示意表示。
一般地，有源矩阵驱动方式的液晶显示装置的显示部960是由将透明的像素电极964以及薄膜晶体管(TFT)963以矩阵状配置的半导体基板(例如，彩色SXGA面板的情况下，是1280×3像素列×1024像素行)和在整个表面上形成1个透明的电极966的对置基板以及使这两个基板相面对，在其中间密封液晶的构造构成的。
通过扫描信号控制具有开关功能的TFT963，当TFT963为导通时，在像素电极964上施加与影像信号对应的灰度电压，由于各像素电极964和对置基板电极966之间的电位差，液晶的透过率产生变化，在液晶电容965中将该电位差保持一定期间，显示图像。
在半导体基板上，将传送向各像素电极964施加的多个电平的电压(灰度电压)的数据线962、和传送扫描信号的扫描线961布线成格子状(上述彩色SXGA面板的情况下，数据线是1280×3条，扫描线是1024条)，扫描线961以及数据线962通过在互相交叉的部分产生的电容和与对置基板电极之间所挟的液晶电容等，成为大的容性负载。
还有，扫描信号通过栅极驱动器970提供给扫描线961，另外对各像素电极964的灰度电压的提供是通过数据驱动器980经由数据线962进行。
1个画面量的数据的重写在1帧期间(1/60秒)进行，由各扫描线依次每次选择1像素行(每行)，在选择期间内，由各数据线提供灰度电压。
还有，栅极驱动器970提供至少2值的扫描信号即可，与此相对，数据驱动器980则有必要以和灰度数相对应的多值电平的灰度电压驱动数据线。因此，数据驱动器980的缓冲部采用了能高精度地输出电压的差动放大器。
另外，近来，液晶显示装置逐步具有高图像质量(多色化)，至少26万色(RGB各6位影像数据)，进一步，2680万色(RGB各8位影像数据)以上的需要正在增长。
因此，输出与多位影像数据相对应的灰度电压的数据驱动器不仅被要求极高精度的电压输出，而处理影像数据的电路部的元件数增加，数据驱动器LSI的芯片面积增加成为带来成本增高的原因。对于此问题以下详细说明。
图30是表示图29的数据驱动器980的构成图，是将数据驱动器980的要件以框图表示的图。如果参照图30，数据驱动器980包括锁存地址选择器981、锁存器982、灰度电压产生电路983、多个解码器984和多个缓冲电路985。
锁存地址选择器981基于时钟信号CLK决定数据锁存的时间。锁存器982基于由锁存地址选择器981决定的时间，锁存影像数字数据，根据STB信号(选通脉冲信号)对于各解码器984一齐输出锁存的数据。灰度电压产生电路983生成对应于影像数据的灰度数的灰度电压。解码器984选择1个与输入数据对应的灰度电压并输出。缓冲器985输入从解码器984中输出的灰度电压，进行电流放大，作为输出电压Vout输出。
例如输入6位影像数据的情况下，灰度数为64，灰度电压产生电路983生成64个电平的灰度电压。解码器984包括从64个电平的灰度电压中选择1个灰度电压的电路。
另一方面，输入8位的影像数据的情况下，灰度数为256，灰度电压产生电路983生成256个电平的灰度电压。解码器984包括从256个电平的灰度电压中选择1个灰度电压的电路。
如果这样多位化的话，灰度电压产生电路983和解码器984的电路规模就会增大。例如当从6位增加为8位的情况下，电路规模变为4倍以上。即由于多位化数据驱动器LSI的芯片面积增加，成本提高。
与此相对，在后述的专利文献1和后述的专利文献2中提出了即使多位化也能将数据驱动器LSI的芯片面积增加限制在最小限度的构成。图31是在后述的专利文献1中提出的构成的一例(与后述专利文献1的第16图相对应)。
如果参照图31，此数据驱动器与图30所示的数据驱动器相比，灰度电压产生电路986、解码器987以及缓冲器988的构成不同。在图31的数据驱动器中，灰度电压产生电路986按相隔2个灰度产生灰度电压，解码器987的灰度电压线数减少为图31的解码器984的大约1/2。解码器987根据影像数据选择2个灰度电压，输出到缓冲电路988。缓冲电路988能对输入的2个灰度电压以及2个灰度电压中间的灰度电压进行电流放大并输出。
后述的专利文献1、2的方案是通过包括输入2个灰度电压，将2个灰度电压之一和其中间电压输出的缓冲电路988，将解码器987的灰度电压线数减为1半，削减解码器987的电路规模，以节省面积即低成本化的实现为目标。也就是说，即使多位化，也能够或多或少地抑制数据驱动器LSI的芯片面积的增加。
还有，作为适合缓冲电路988的差动放大器，提出了在后述的专利文献1的第5(B)图和后述的专利文献2的第15图中所示的构成。在后述的专利文献1的第5(B)图中所示的构成中，差动对的输出成为二极管连接的电流反射镜的输入端，被认为是不能作为差动放大器发挥功能的构成，从与后述的专利文献1相关的后述的专利公报2的第15图中可以推测，在后述的专利文献1、2中提出的差动放大器的代表性的特征是例如图32所示，是包括差动段910的差动放大器(根据本发明者的研究结果)。
在图32中，表示了2输入的差动放大器的构成，差动段910的特征是与作为第1个差动对的晶体管901、902分别并列连接了作为第2差动对的晶体管903、904，各差动对由公共的电流源907驱动。晶体管901、903的栅极分别输入灰度电压Vp1、Vp2，晶体管902、904的栅极共同连接，反馈输入差动放大器的输出Vn1。另外第1以及第2个差动对的输出对分别与电流反射镜905、906的输入端以及输出端相连，进行与第1以及第2差动对公共的输出信号对应的放大动作。
这样的构成差动放大器·当电压Vp1、Vp2是同一输入电压时，输出电压Vn1和输入电压相等。
·当电压Vp1、Vp2不同时，输出电压Vn1是电压Vp1、Vp2的中间电压。
还有，在后述的专利文献3中，记载了包括行DAC(数字模拟转换器)和插入DAC，插入DAC包括多个差动对，多个差动对的输入对的一个分别经由开关和行DAC的输出相连，多个差动对的输入对的另一个共同地和输出端子相连，多个差动对的输出对的一个以及另一个分别共同地相连，与负载元件对连接的同时，与放大段的差动输入对相连，放大段的输出与输出端子相连的构成。
但是，在图32中所示的差动放大器，存在当输出2个输入电压的中间电压时，如果2个输入值的电压差大，则不成为中间电压，而是偏向2个输入电压中的一个电压值的问题(第1个问题)。这样的问题已被指出(参考专利文献1的第13页、 段的记载)。
另外，在液晶显示装置中，数据驱动器的输出电压特性在图33(与专利文献1的第20(b)图相对应)中表示，在灰度数据的中间部分，灰度间的电位差小，但灰度数据较低的一侧和较高的一侧灰度间的电位差大。
由此，当将图32的差动放大器用于液晶显示装置的数据驱动器的输出缓冲电路时，存在只能对于灰度数据的中间部分适用这样的问题(第2个问题)。
因此，在专利文献1中，作为液晶显示装置的数据驱动器，记载了图34(与专利文献1的第21图相对应)中所示的构成。
图34所示的数据驱动器与图31所示的数据驱动器灰度电压产生电路的构成不同。在图34所示的构成中，在灰度电压产生电路中，与较低一侧和较高一侧的灰度数据所对应的灰度电压在每1个灰度，生成灰度电压(V0、V1、V2…、Vk以及Vn、V(n+1)…、V(m-1))，在与中间的灰度数据对应的灰度电压中，每2个灰度，生成灰度电压(Vk、V(k+2)、V(k+4)、…、Vn)。
也就是说，当将图32中所示的差动放大器用于图31所示的液晶显示装置的数据驱动器的输出缓冲电路988中时，能削减数据线数的比率降低。因此，存在解码器987的电路规模的削减和数据驱动器LSI的面积削减的效果变小这样的问题(第3个问题)。
本发明者对于在专利文献1等中记载的、图32的差动放大器的特性进行了调查，对于图32的差动放大器的问题进行了研究，以下进行说明。
图35是为了说明由图32的差动放大器输出输入电压Vp1、Vp2的中间电压Vn1时的作用的图。以下，参照图35进行说明。
图32的差动放大器的2个差动对(901、902)、(903、904)的各个晶体管分别采用相同的尺寸，晶体管901、902、903、904中流动的电流分别为Ia、Ib、Ic、Id。在图35中表示了输入电压Vp1、Vp2为Vp1＜Vp2时的例子。图35是表示漏-源间电流Ids(纵轴)和对电源VSS的电压V(横轴)的关系图，表示了晶体管901～904的特性曲线(Ids-Vg特性)。如果采用这样的图，比较容易理解此放大器的作用。
2个差动对因为共源连接的晶体管的尺寸也相同，所以2个差动对的各个晶体管在图35所示的共同的特性曲线上，具有动作点。
电流反射镜905、906的输入端以及输出端中流动的电流是相互相等的，由此，2个差动对的各个晶体管中流动的电流，下式(1)的关系成立。
Ia+Ic＝Ib+Id…(1)另外，因为晶体管902、904栅极、源极、漏极分别是共同的，所以下式(2)成立。
Ib＝Id …(2)由上述2个关系式可以得出，Ib、Id是Ia、Ic之和一半的大小，与此对应的电压为Vn1。
因为晶体管的特性曲线是2次曲线，所以从图35可以看出，当电压Vp1、Vp2的电压差小时，因为特性曲线能近似为直线，所以电压Vn1是Vp1、Vp2电压之和的一半(中间电压)。
但是，随着电压Vp1、Vp2的电压差变大，Vn1向高电位一侧的电压Vp2偏移。
为了具体地对此确认，根据图32的差动放大器的仿真结果(仿真是由本发明者进行的)在图36中表示。图36是使输入电压Vp1一定，使Vp2相对Vp1在±0.5V的范围变化时的输出电压Vn1的输出特性。在图中，虚线是电压Vp1、Vp2之和的一半的输出预期值。
从图36看出，相对于Vp1、Vp2在±0.1V的范围，电压Vn1比较接近于输出预期值，但在±0.5V的范围内，电压Vn1偏离输出预期值很大，在2个输入电压Vp1、Vp2之中，向电位高的一侧偏移。
也就是说，在图32所示的差动放大器中，存在能够输出2个输入电压的中间电压只限于2个输入电压的电位差非常小的情况这样的问题。
接着，试着对于图31所示的解码器987进行详细的分析。图31所示的数据驱动器的灰度电压产生电路986每隔2个灰度生成灰度电压，将解码器987的灰度电压线数减少为图30所示的解码器984的灰度电压线数的大约1/2。但同时，由于构成解码器的晶体管数没有大幅减少，所以也存在节省面积的效果低这样的问题(根据本发明者的研究结果)。对于此问题，对于4位数据输入的解码器987的情况，参照图37、38进行说明。
图37是表示图31的解码器987以及缓冲电路988的输入输出对应关系的图。在图37中，表示对于17个输出电平，每隔2个灰度设置9个灰度电压A～I，由解码器987选择的2个灰度电压的组合(Vp1、Vp2)的列。
例如，第1个电平，因为是将输入电压(灰度电压)A从缓冲电路988输出，所以解码器987作为输入到缓冲电路988的2个电压(Vp1、Vp2)选择(A、A)。
另外，对于第2个电平，因为从缓冲电路988输出第1个以及第3个电平的输入电压(灰度电压)A以及B的中间电压，所以解码器987作为输入到缓冲电路988的2个电压(Vp1、Vp2)选择(A、B)。
同样地，决定与17个电平对应的(Vp1、Vp2)的组合。
然后在图37中，对于4位数据(D3、D2、D1、D0)，对应了1～16的电平。
这样，在专利文献1中记载的、选择输入2个灰度电压、输出相同的2个灰度电压之一和其中间电压的方法中，输出电平数加1个电平数是必要的，输入电压(灰度电压)数是输出电平数的二分之一加1个是必要的。
图38是表示由选择图37的(Vp1、Vp2)的组合的解码器987的n沟道晶体管构成的具体例的图。通过4位数据信号(D3、D2、D1、D0)以及其反相信号(D3B、D2B、D1B、D0B)，将从9个输入电压(灰度电压)A～I中选择的灰度电压输出到输出线(Vp1、Vp2)。还有，p沟道晶体管构成的解码器是通过改变了各位的数据信号和其反相信号的构成，能容易地实现。
在图38所示的解码器的例子中，表示增加了位线(D1、D1B)，分为前3位(D3、D2、D1)和后2位(D1、D0)的构成。另外，前3位(D3、D2、D1)的构成是作为竞赛(tournament)型晶体管数最小的构成。图38的解码器是由前3位(D3、D2、D1)选择2个灰度电压，由后2位(D1、D0)选择分别输出到输出线(Vp1、Vp2)的灰度电压的构成。此时的图38的4位解码器是由输入电压(灰度电压)数为9个、位线数为10、晶体管数为30个(晶体管401～430)构成的。还有，也能是分为前2位(D3、D2)、后2位(D1、D0)的构成。例如，虽然在图中未表示，是由前2位(D3、D2)选择3个灰度电压，由后2位(D1、D0)从3个灰度电压中选择分别输出到输出线(Vp1、Vp2)上的灰度电压的构成。此时，要增加灰度电源数。
为了和图38的解码器987相比较，在图39中表示图30的解码器984的构成(n沟道晶体管构成)。
在图39中表示的构成是晶体管数最小的竞赛(tournament)型构成，是由输入电压(灰度电压)数为16个，位线数为8，晶体管数为30个(晶体管501～530)构成的。
如果比较图38和图39中分别表示的解码器，在图38中表示的构成中，输入电压(灰度电压)数减少为约1/2，晶体管数相同。这虽然与位数和解码器的构成多少不同，在专利文献1中记载的图31的解码器987概括地说，构成解码器的晶体管数没有大幅减少，因而存在节省面积的效果低的问题。
对于上述问题，希望用于输出缓冲电路988的差动放大器对2个输入电压能输出3个以上的多值电压电平，在更大的电压范围内能高精度地输出各输出电平。
专利文献1特开2001-34234公报(第5图、第20图、第21图)；专利文献2特开2001-343948公报(第15图)；专利文献3美国专利第6246351说明书(第1图)。

发明内容
本发明要解决的问题是提供对于2个输入电压能输出最大4个多值电压电平，在更大的电压范围内能高精度地输出各输出电平的差动放大器。
再有，本发明要解决的另一问题是提供大幅削减输入电压(灰度电源)数的同时，减少晶体管数的数据驱动器。
进一步，本发明要解决的再一问题是提供节省面积、低成本的数据驱动器和包括数据驱动器的显示装置。
为了解决上述问题的至少1个，有关本发明一方面的差动放大器至少包括1个差动对，在上述一个差动对的输入对的一个与输入端子相连、另外一个与输出端子反馈连接的差动放大器中，设置了和上述输入端子不同的另外的输入端子，输出对和上述差动对的输出对共同地连接，进一步包括输入对的一个和上述输入端子相连、另一个和上述的另外的输入端子相连的其它的差动对。
更加详细地，本发明至少包括第1以及第2输入端子；输出端子；输入对的一对与上述第1输入端子相连，另外一对和上述输出端子相连的第1差动对；输入对的一对与上述第1输入端子相连，另外一对与上述第2输入端子相连的第2差动对；为上述第1差动对提供电流的第1电流源；为上述第2差动对提供电流的第2电流源；与上述第1以及第2差动对的输出对相连的负载电路；至少上述第1差动对的输出对的一个和上述第2差动对的输出对的一个共同地连接；包括输入端与上述第1差动对的输出对的一个和上述第2差动对的输出对的一个的公共连接点连接，上述输出端子连接了输出端的放大段。
在本发明中，上述第1差动对的输出对的另外一个和上述第2差动对的输出对的另外一个共同地连接，上述负载电路包括与上述第1差动对的输出对的一个和上述第2差动对的输出对的一个的公共连接点以及上述第1差动对的输出对的另外一个和上述第2差动对的输出对的另外一个的公共连接点相连、成为上述第1以及第2差动对的公共负载的负载元件。
在本发明中，上述负载电路包括与上述第1差动对的输出对相连的第1负载元件和与上述第2差动对的输出对相连的第2负载元件。
在本发明中也可以构成为包括上述第1输入端子、切换与第1以及第2输入电压的连接的第1切换开关、上述第2输入端子、切换与第1以及第2输入电压的连接的第2切换开关；上述第1以及第2输入端子的一个与上述第1以及第2输入电压的一个相连时，上述第1以及第2输入端子的另外一个与上述第1以及第2输入电压的一个或者另外一个之中的任意一个相连。
在本发明中，也可以构成为包括可变地控制上述第1电流源和上述第2电流源的电流的电流控制电路。
在本发明中，也可以构成为上述放大段至少包括控制端子与上述差动段的输出端相连，在第1电源和上述输出端子间插入的晶体管；具有包括上述输出端子和在第2电源间连接的充电电路或者放电电路。
在本发明中，也可以构成为包括在上述第2差动对的输入对之中，将与上述第1输入端子相连一侧的输入不同的另外的输入切换为上述输出端子和上述第2输入端子的任意一个的切换开关。
在本发明中，也可以构成为上述切换开关将上述第2差动对的输入对之中，与上述第1输入端子相连一侧的输入不同的另外的输入在与上述输出端子以规定的期间连接之后，切换为与上述第2输入端子相连。
有关本发明的放大器，至少包括分别接收第1以及第2信号的第1以及第2输入端子、输出端子，将在上述第1输入端子输入的上述第1信号的电平和在上述第2输入端子输入的上述第2信号的电平以预先决定的规定的外插比外分之后的电平的输出信号从上述输出端子输出。在此放大器中，当上述第1输入端子的第1信号比上述第2输入端子的第2信号低时，从输出端子输出让上述第1信号和上述输出信号之电平差与上述第2信号和上述输出信号之电平差的比为规定值那样的上述输出信号，当上述第1输入端子的第1信号比上述第2输入端子的第2信号高时，从上述输出端子输出让输出信号和上述第1信号之电平差与上述输出信号和上述第2信号之电平差的比为规定值那样的上述输出信号。
关于本发明另一方面的显示装置的数据驱动器包括生成多个电压电平的灰度电压产生电路、输出基于输入数据，从上述多个电压电平中选择的至少2个电压的解码器、输入从上述解码器中输出的2个电压，将与上述输入数据对应的电压从输出端子输出的缓冲电路。上述缓冲电路由上述有关本发明的差动放大器构成。
关于本发明又一方面的显示装置包括在一个方向相互平行延伸的多条数据线、在与上述的一个方向垂直的方向相互平行延伸的多条扫描线、在多条数据线和多条扫描线的交叉部分以矩阵状配置的多个像素电极；具有与上述的像素电极的各个相对应，与漏极以及源极的一个所对应的上述像素电极相连，与上述的漏极以及源极的另一个所对应的上述数据线相连，与栅极所对应的上述扫描线相连的多个晶体管；包括对上述的多条扫描线分别提供扫描信号的栅极驱动器；作为对上述多条数据线分别提供与输入数据对应的灰度信号的数据驱动器，包括有关本发明的显示装置用的上述数据驱动器。
在关于本发明的数据驱动器中，也可以构成为上述灰度电压产生电路对4×s个(其中，s为规定的正整数)灰度电压，输出第(4×k-2)个和第(4×k-1)个(其中，k为1～s的整数)的2×s个的灰度电压。
在有关本发明的数据驱动器中，也可以构成为上述解码器也可以作为由n位宽度的输入数据信号(其中，n为2以上的正整数)之中的前(n-2)位的输入数据信号从上述灰度电压产生电路输出的2×s个的灰度电压之中，选择第(4×j-2)个和第(4×j-1)个(其中，j为1～s的整数之一)的2个灰度电压的第1选择部、由n位宽度的上述输入数据信号的后2位，从由上述第1选择部选择的上述2个灰度电压之中，选择在上述缓冲电路的第1以及第2端子输入的电压的第2选择部。
根据本发明，在接收2个输入电压、能输出2个输入电压以及其外插电压共计4个电平的差动放大器中，所具有的效果是能够在更大的电压范围内高精度地输出4个电压电平。
根据本发明，输出在上述差动放大器的2个输入端子选择输入的2个输入电压的解码器，能够大幅削减输入电压(灰度电源)数的同时，也能大幅削减晶体管数，所具有的效果是能实现节省面积。
根据本发明，所具有的效果是通过采用上述差动放大器以及解码器，节省面积低成本的数据驱动器LSI成为可能，另外，包括数据驱动器的显示装置的低成本和窄边框化也成为可能。


图1是表示本发明第1实施例的差动放大器的构成图。
图2是说明本发明第1实施例的差动放大器的外插动作的图。
图3是根据电流电压特性说明本发明第1实施例的差动放大器的外插动作的图。
图4是根据电流电压特性说明本发明第1实施例的差动放大器的外插动作的图。
图5是根据电流电压特性说明本发明第1实施例的差动放大器的外插动作的图。
图6是根据电流电压特性说明本发明第1实施例的差动放大器的外插动作的图。
图7是表示本发明第2实施例的差动放大器的构成图。
图8是表示本发明第3实施例的差动放大器的构成图。
图9是表示本发明第4实施例的差动放大器的构成图。
图10是表示本发明第5实施例的差动放大器的构成图。
图11是表示本发明第6实施例的差动放大器的构成(仿真对象电路)的图。
图12是表示本发明第6实施例的差动放大器的输入输出特性(DC特性)的图。
图13是表示本发明第6实施例的差动放大器的输入输出特性(AC特性)的图。
图14是表示本发明第6实施例的差动放大器的输入输出特性(AC特性)的图。
图15是表示本发明第6实施例的差动放大器的输入输出特性(AC特性)的图。
图16(A)是表示本发明第6实施例的差动放大器的输入输出过渡特性的图，(B)是(A)的一部分放大图。
图17是表示本发明第7实施例的差动放大器的构成图。
图18是表示本发明第7实施例的差动放大器中开关控制的图。
图19(A)是表示本发明第7实施例的差动放大器的输入输出过渡特性的图，(B)是(A)的一部分放大图。
图20是表示本发明第8实施例的2位数据输入DAC中输入数据和输出电平的对应的图。
图21是表示进行图20的控制的2位解码器的构成图。
图22是表示本发明第8实施例的DAC的输出电压波形图。
图23是将本发明第9实施例的4位数据输入DAC中输入数据和输出电平的对应以表形式表示的图。
图24是表示进行图23的控制的2位解码器的构成图。
图25是表示本发明第10实施例的数据驱动器的构成图。
图26是表示本发明第11实施例的差动放大器的构成图。
图27是表示本发明第11实施例的变形例的图。
图28是从电流电压特性说明本发明第11实施例的差动放大器的外分动作的图。
图29是表示有源矩阵型液晶显示装置的构成图。
图30是表示图29的数据驱动器的构成图。
图31是表示专利文献1中记载的的数据驱动器的构成图。
图32是表示专利文献1中记载的的差动放大器(基于本发明者的推测)的构成图。
图33是表示数据驱动器的输出电压特性的图。
图34是表示专利文献1中记载的的数据驱动器的构成图。
图35是为了从电流电压特性说明图32的差动放大器的动作的图。
图36是表示图32的差动放大器的输入输出特性(DC特性)的一例的图。
图37是表示图31的解码器987、缓冲电路988的输入输出对应的图。
图38是表示图31的解码器987的构成图。
图39是表示图30的解码器984的构成图。
图中1-输入端子，3-输出端子，5、15-电流反射镜，6、16-放大段，7、17-电流控制电路，8-输入控制电路，101～104、211、212-n沟道晶体管，109、111、112、115、116、201～204-p沟道晶体管，110、126、127-恒电流源，151、152、154、155、161、162-开关，301～316、401～430、501～530-n沟道晶体管，901～904-n沟道晶体管，905、906、908-p沟道晶体管，907、909-恒电流源，910-差动段，960-显示部，961-扫描线，962-数据线，963-薄膜晶体管，964-像素电极，966-对置基板电极，965-液晶电容，970-栅极驱动器，980-数据驱动器，981-锁存地址选择器，982-锁存器，983、986-灰度电压产生电路，984、987-解码器，985、988-缓冲电路，T1、T2-输入端子。
具体实施例方式
对于本发明的优选实施方式进行说明。本发明的一实施方式，在包括第1差动对101、102，该第1差动对101、102的输入对的一个(非反相输入侧)与第1输入端子T1相连，另外一个(反相输入侧)与输出端子3反馈连接而成的差动放大器中，还包括第2差动对103、104，其输出对和该第1差动对101、102的输出对共同连接，输入对的一个与第1输入端子T1相连，另外一个与和第1输入端子T1不同的第2输入端子T2相连。
在本实施方式中，包括为第1差动对101、102提供电流的第1电流源126、为第2差动对103、104提供电流的第2电流源127、与上述第1以及第2差动对的输出对相连的负载电路111、112，第1差动对101、102的输出对的一个和第2差动对103、104的输出对的一个共同连接，该共同连接点成为上述差动段的输出端4。
在本实施方式中，构成为第1差动对101、102的输出对的另外一个和第2差动对103、104的输出对的另外一个共同连接，负载电路111、112与第1差动对的输出对的一个和第2差动对的输出对的一个的共同连接点、以及上述第1差动对的输出对的另外一个和上述第2差动对的输出对的另外一个的共同连接点相连，成为上述第1以及第2差动对的共同负载。
在本实施方式中，上述负载电路包括与第1差动对101、102的输出对相连的第1负载电路113、114和与第2差动对103、104的输出对相连的第2负载电路115、116。
在本实施方式中，包括第1输入端子T1、切换第1以及第2输入电压Vi1、Vi2的连接的第1切换开关151、154、第2输入端子T2、切换第1以及第2输入电压Vi1、Vi2的连接的第2切换开关152、155，当第1以及第2输入端子T1、T2的一个与上述第1以及第2输入电压的一个相连时，上述第1以及第2输入端子T1、T2的另外一个与第1以及第2输入电压的一个或者另外一个的任意一个相连。
在本实施方式中，包括电流控制电路7，能分别可变设定构成第1电流源126的晶体管、和构成第2电流源127的晶体管的偏置电压。
在本实施方式中，上述放大段6包括控制端子与差动段的输出端4连接并在第1电源VDD和上述输出端子3间插入的晶体管109、和在输出端子3与第2电源VSS间连接的电流源110。
在本实施方式中，包括第1以及第2输入端子T1、T2、输出端子3、与第1以及第2输入端子相连的第1差动段、与第1以及第2输入端子相连的第2差动段、输入端与上述第1差动段的输出端相连，输出端与上述输出端子3相连的第1放大段6、输入端与上述第2差动段的输出端相连，输出端与上述输出端子3相连的第2放大段16。
在本实施方式中，第1差动段包括输入对的一个与上述第1输入端子T1相连，另外一个与上述输出端子3相连的第1导电型的第1差动对101、102；输入对的一个与上述第1输入端子T1相连，另外一个与上述第2输入端子T2相连的第1导电型的第2差动对103、104；为第1差动对101、102提供电流的第1电流源126；为第2差动对103、104提供电流的第2电流源127；与上述第1以及第2差动对的输出对相连的第1负载电路5。上述第1差动对的输出对的一个和上述第2差动对的输出对的一个共同连接的共同连接点成为上述第1差动段的输出端4。第2差动段包括输入对的一个与第1输入端子T1相连，另外一个与输出端子3相连的第2导电型的第3差动对201、202；输入对的一个与上述第1输入端子T1相连，另外一个与上述第2输入端子T2相连的第2导电型的第4差动对203、204；为上述第3差动对提供电流的第3电流源226；为上述第4差动对提供电流的第4电流源227；与上述第3以及第4差动对的输出对相连的第2负载电路15。上述第3差动对的输出对的一个和上述第4差动对的输出对的一个共同地连接的共同连接点成为上述第2差动段的输出端14。
在本实施方式中，也可以构成为包括切换开关，其将作为上述第2差动对的输入对之中的与上述第1输入端子相连的一个不同的另外一个切换为上述输出端子和上述第2输入端子的任意一个。
在本实施方式中，在将上述第2差动对的输入对的另外一个与上述输出端子以规定的期间连接之后，与上述第2输入端子相连那样进行切换。
在本实施方式的差动放大器中，包括分别接收第1以及第2信号的第1以及第2输入端子T1、T2、输出端子3。将输入第1输入端子T1的第1信号电压V(T1)、输入第2输入端子T2的第2信号电压V(T2)以预先决定的规定的外插比外分的电压的输出信号从输出端子3输出。
在此差动放大器中，当第1输入端子的第1信号电压V(T1)比第2输入端子的第2信号电压V(T2)还要低(即，V(T1)＜V(T2))时，从输出端子3输出第1信号电压V(T1)和输出信号的电压Vout的电位差(V(T1)-Vout)以及第2信号电压V(T2)和输出信号的电压Vout的电位差(V(T2)-Vout)的比为规定值那样的输出电压；当第1输入端子的第1信号电压V(T1)比第2输入端子的第2信号电压V(T2)还要高(即，V(T1)＞V(T2))时，从输出端子3输出输出电压Vout和第1信号电压V(T1)的电位差(Vout-V(T1))以及输出电压Vout和第2信号电压V(T2)的电位差(Vout-V(T2))的比为规定值那样的输出电压。
在本实施方式中，当外插比为1比2的情况下，第1以及第2输入端子T1、T2的信号电压分 别为第2、第3电平时，输出使第2、第3电平以1比2外插的第1电平的电压；当上述第1以及第2输入端子的信号电压同时为第2电平时，输出上述第2电平的电压；当上述第1以及第2输入端子的信号电压同为第3电平时，输出上述第3电平的电压；当上述第1以及第2输入端子的信号电压分别为第3、第2电平时，输出使第3、第2电平以1比2外插的第4电平的电压。在本实施方式的差动放大器中，上述第1至第4电平的各个电平的差电压是等间隔的。
在关于本发明的差动放大器中，差动对并非仅限定于2个。例如包括第1至第{2×(m-1)}(其中，m为2以上的规定正整数)的输入端子、1个输出端子、第1至第m个差动对(101、102)；(103、104)；(105、106)。上述第1差动对的输入对的一个与上述第1输入端子相连，另外一个与上述输出端子相连，上述第2差动对的输入对的一个与上述第1输入端子相连，另外一个与上述第2输入端子相连，上述第i(其中，i为2以上m以下的整数)差动对的输入对分别与第{2×(i-1)-1}和第{2×(i-1)}的输入端子相连。例如，当i＝3的情况下，第3差动对的输入对与第3输入端子T3和第4输入端子T4相连。差动放大器包括为第1至第m差动对提供电流的第1至第m电流源126、127、128、与上述第1至第m差动对的输出对的一个的共同连接点、上述第1至第m差动对的输出对的另外一个的共同连接点相连的负载电路5，输入端与上述第1至第m差动对的输出对的一个的共同连接点相连，输出端与上述输出端子相连的放大段6也可以。放大段6也可以是在上述第1至第m差动对的输出对的一个的共同连接点和在上述第1至第m差动对的输出对的另外一个的共同连接点上连接输入对，在上述输出端子上连接输出端的差动型的放大段6。
还有，如上述那样，由3个以上构成差动对的情况下，对于第1以及第2差动对设定的外插比，根据在上述第i差动对的输入对所输入的电压进行调制。
(实施例)为了对上述实施方式进一步详细说明，参照附图对本发明的实施例进行详细说明。图1是表示本发明一实施例的构成图。本实施例的差动放大器是能够将输入到输入端子T1、T2的电压的外插电压输出的差动放大器。图1的差动放大器包括源极共同连接、由通过第1电流源126驱动的n沟道晶体管101、102构成的第1差动对；和源极共同连接，通过第2电流源127驱动的n沟道晶体管103、104构成的第2差动对。构成第1差动对的一个晶体管101的栅极(第1差动对的输入对的非反相输入侧)与输入端子T1相连，另外一个晶体管102的栅极(第1差动对的输入对的反相输入侧)与输出端子3相连。另外，构成第2差动对的一个晶体管103的栅极与输入端子T1相连，另一个晶体管104的栅极与输入端子T2相连。
在本实施例中，第1以及第2差动对的输出对相互共同地连接。即构成第1差动对的晶体管101的漏极和构成第2差动对的晶体管103的漏极相互共同地连接。构成第1差动对的晶体管102的漏极和构成第2差动对的104的漏极相互共同地连接。各个共同连接点与由p沟道晶体管111、112构成的电流反射镜电路5的输出端(p沟道晶体管112的漏极)和输入端(p沟道晶体管111的漏极)分别相连。还有，以下，例如由晶体管101、102构成的差动对也记为差动对101、102，由晶体管111、112构成的电流反射镜电路也能记为电流反射镜电路111、112。
放大段6连接在电流反射镜电路5的输出端4(晶体管112的漏极)和输出端子3之间，接收电流反射镜电路5的输出信号，产生放大作用。图1所示的构成是输出端子3与第1差动对101、102反馈地连接的差动放大器。还有，电流反射镜电路5可以是任意的构成，例如也可以是级联(cascade)放大器型的2段纵向排列的构成等。
放大段6可以是接收电流反射镜电路5的输出信号，产生放大作用，将其输出传送至输出端子3的任意的构成。还有，是在电流反射镜电路5的输出端子4(晶体管112的漏极)和放大段6之间不流动固定的电流的构成。
图1的差动放大器，当在输入端子T1、T2中选择地输入2个输入电压时，能够输出和2个输入电压相等的电压以及外插2个输入电压的电压的共计4个电压。
图2是其输入输出电平对应关系图。在图2中，对于2个输入电压A、B，能够输出Vo1～Vo4的4个电压电平。
如果输入到输入端子T1、T2的电压分别为V(T1)、V(T2)，当V(T1)、V(T2)不同的情况下((V(T1)、V(T2))＝(A、B)或者(B、A))，图1的差动放大器的输出成为输入电压A、B的外插电压(Vo1或者Vo4)。
当V(T1)、V(T2)相等时，((V(T1)、V(T2))＝(A、A)或者(B、B))，图1的差动放大器的输出电压Vout成为和输入电压相等的电压(Vo2或者Vo3)。
接着对于图1的差动放大器的作用参照图3、图4进行说明。当说明图3、图4的作用时，在图1中，晶体管101～104采用同一尺寸(同一特性)，2个电流源126、127中流动的电流I1、I2也设定为相等。
图3、图4分别是说明V(T1)＜V(T2)、V(T1)＞V(T2)的情况下的作用的图。在图3、图4中，在漏-源间电流Ids和电压V(对于VSS的电压)之间的关系的图中，表示了晶体管101、102的特性曲线1和晶体管103、104的特性曲线2。各个晶体管的作用点存在于各个特性曲线上。还有，通过使2个差动对各自的源电位个别地变化，2个特性曲线只是单纯地向横坐标方向偏移。如果采用这样的图，能较容易地理解电路的作用。
如果和晶体管101、102、103、104各自的动作点a、b、c、d对应的电流分别为Ia、Ib、Ic、Id，在上述各晶体管中流动的电流可以用Ia、Ib、Ic、Id表示。在图1的构成中，各个晶体管的电流的关系，关于2个差动对，下式(3)(4)成立。
Ia+Ib＝I1 …(3)Ic+Id＝I2 …(4)通过使负载电路5的电流反射镜的输入输出对中流动的电流相等，下式(5)的关系成立。
Ia+Ic＝Ib+Id …(5)还有，构成负载电路5的电流反射镜电路的输出端(晶体管112的漏极)对放大段6只赋予电压信号，在与放大段6之间不流动固定的电流。
另外，电流源126、127的电流I1、I2设定为I1＝I2…(6)如果求解上述关系式，能得到下式(7)。
Ia＝Id、Ib＝Ic…(7)此时，在图3中，图1的差动放大器的输出电压Vout成为按电压V(T1)和V(T2)以1比2比例向低电位侧外分的电压。在图4中，输出电压Vout成为按电压V(T1)和V(T2)以1比2比例向高电位侧外分的电压。
还有，外分比的定义是绝对值|Vout-V(T1)|和|Vout-V(T2)|的比值。上述外分比(外插比)的理由由以下进行说明。
晶体管101、103的动作点a、c对于图3以及图4的横坐标V，V＝V(T1)是共同的。即连接晶体管101～104的特性曲线上的4个动作点的图形是平行四边形。然后，由于平行四边形的边ad和边bc相等，输出电压Vout成为对于电压V(T1)、V(T2)外插(外分)的电压，输出电压Vout和电压V(T2)的中间电压为V(T1)。
V(T1)＝(Vout+V(T2))/2…(8)也就是说，在图3、图4中，输出电压Vout成为由下式(9)规定的外插(外分)电压。
Vout＝V(T1)+{V(T1)-V(T2)}…(9)还有，这样的外插(外分)作用是，在公式(3)～(6)的条件下，2个差动对的各个晶体管101、102，103、104如果相对地是同一尺寸(同一特性)，与其尺寸的绝对值无关，成立。
另一方面，输入端子T1、T2中输入的电压V(T1)、V(T2)的电压差也是在规定的范围内与电压差无关，外插作用成立。但是，在此电压差的范围内存在上限。以下，对于电压V(T1)、V(T2)的电压差的可能范围进行说明。
从图3、图4中可以看出，当V(T1)和V(T2)是不同电压时，在2个差动对的各对晶体管101、102、103、104间流动的电流不同。如果V(T1)和V(T2)的电压差增加，相同各对(差动对)间流动的电流差也增加。但是，对于第1差动对101、102、第2差动对103、104，由于同一对之间的总电流分别由固定电流I1、I2规定，所以如果V(T1)和V(T2)的电压差进一步增大的话，差动对的一对晶体管的一个(在图3中，动作点b、c的晶体管102、103，在图4中动作点a、d的晶体管101、104)中没有电流流动，成为截止状态。
因此，上述说明的各动作点电流的关系式变得不能成立，图1的差动放大器变得不能输出正确的外插电压。这样，电压V(T1)、V(T2)的电压差的范围具有上限，其范围依赖于晶体管101、102、103、104的特性曲线和电流I1、I2的设定。
接着，对V(T1)＝V(T2)的情况进行说明。V(T1)＝V(T2)时，在图1的差动放大器中，差动对103、104的输入对中输入的电压相等，差动对101、102的输入对中输入的电压是V(T1)和Vout。因此，通过差动对101、102的作用，Vout＝V(T1)成为稳定状态。也就是说，当V(T1)＝V(T2)时，图1的差动放大器的输出电压Vout变为和输入电压V(T1)相等。
以上那样，图1的差动放大器如图2所示那样，通过在端子T1、T2选择地输入2个输入电压，能够输出2个输入电压以及将此电压外插(外分)的电压的共计4个电压的电平。
然后，在图1中，晶体管101～104采用同一尺寸，2个电流源中流动的电流I1、I2也设定为相等的情况下，外插(外分)输出电压成为将端子T1、T2输入的电压V(T1)、V(T2)以1比2外分的电压。
在图3、图4所示的例子中，说明了图1的差动放大器的外插(外分)输出电压是将电压V(T1)、V(T2)以1比2的比例外分得到的电压的情况下的例子，但也可以改变外分比。在图5以及图6中表示了改变外分比的情况下的设定和其作用。
图5是将差动对101、102和差动对103、104的晶体管尺寸(晶体管特性)不同地设定的情况下的具体例。此外的条件和图3中表示的例子相同。
图5表示设定差动对103、104的晶体管W/L比(沟道宽W对沟道长L的比)比差动对101、102的W/L比还要小时，V(T1)＜V(T2)的情况下的作用。
在图5中，各晶体管的电流的关系具有和图3同样的关系，但差动对101、102的特性曲线1和差动对103、104的特性曲线2的倾斜度不同。
因此，图1的差动放大器的外插(外分)输出电压的外分比和图3的情况不同，在图5中对于输出电压Vout的V(T1)、V(T2)，向低电位侧的外分比约为1比3。同样地，当V(T1)＞V(T2)的情况下，对于输出电压Vout的V(T1)、V(T2)，向高电位侧的外分比也约为1比3。
另外当差动对101、102的W/L比比差动对103、104的W/L还要小的情况下，图5的特性曲线1和特性曲线2交换，对于输出电压Vout的V(T1)、V(T2)的外分比也能约为2比3。
以上那样，通过使差动对101、102和差动对103、104的晶体管尺寸(晶体管特性)不同那样进行设定，也能使对于输出电压Vout的V(T1)、V(T2)外分比以任意的比例设定。
图6是使图1的电流源126、127中流动的电流I1、I2不同那样设定的情况的具体例。图6表示差动对101、102中流动的电流I1是差动对103、104中流动的电流I2的大约2倍设定时，V(T1)＜V(T2)的情况下的作用。其它的条件和图3所示的例子相同。
在图6中，各晶体管101、102、103、104中流动的电流(漏源间电流)Ia、Ib、Ic、Id的关系为Ia+Ib＝I1 …(10)Ic+Id＝I2 …(11)Ia+Ic＝Ib+Id …(12)I1＝I2×2 …(13)如果求解上述公式(10)～(13)，Ia、Ib由以下的公式(14)、(15)得出。
Ia＝(Ic+3×Id)/2 …(14)
Ib＝(3×Ic+Id)/2 …(15)当I1和I2不同的情况下，图3至图5那样单纯的关系式不成立，图1的差动放大器的输出稳定状态成为图6所示那样的状态。
由图6得出，对于输出电压Vout的V(T1)、V(T2)，向低电位侧的外分比约为1比3。
同样地，当V(TI)＞V(T2)的情况下，对于输出电压Vout的V(T1)、V(T2)，向高电位侧的外分比也约为1比3。还有，在图6所示的例子中，如果电流I1、I2的绝对值变化，外分比也变化。
以上那样，通过最适当地设定电流I1、I2，以任意的比例设定对于输出电压Vout的V(T1)、V(T2)的外分比也是可能的。
图7是表示本发明第2实施例的构成图。在图7中，和图1相同或者同等的要素采用了相同的参照符号。如果参照图7，本实施例是在图1的构成上进一步包括了输入控制电路8的构成。其它的构成和图1的构成相同。即如果参照图7，本实施例是在图1的差动放大器中包括了对2个输入电压Vi1、Vi2的输入端子T1、T2进行输入控制(选择)的输入控制电路8的构成。输入控制电路8是由施加电压Vi1的端子、在端子1以及端子2之间分别连接的开关151、152、施加电压Vi2的端子、在端子T1以及端子T2之间分别连接的开关154、155构成的。
通过控制输入控制电路8中的开关151、152、154、155的接通/断开，能在端子T1、T2适当地对2个输入电压Vi1、Vi2进行输入控制。
图8是表示本发明第3实施例的构成图。在图8中，和图1相同或者同等的要素采用了相同的参照符号。如果参照图8，表示了对2个差动对(101、102)、(103、104)中分别流动的电流I1、I2的电流进行控制的电流控制电路7的具体例。在图8中，电流控制电路7包括由晶体管构成的电流源126、127，在各自的栅极施加偏置电压VB11、VB12。偏置电压VB11、VB12可以是固定电压，也可以根据需要使偏置电压电平变化，使电流I1、I2的电流值变化。
图9是表示本发明第4实施例的构成图，是表示图1的差动放大器的电流反射镜电路5的变更例的一例的图。在图9中，和图1相同或者同等的要素采用了相同的参照符号。在图1的第1实施例中，成为负载电路5的电流反射镜电路是在一对电流反射镜电路111、112上共同地连接2个差动对(101、102)、(103、104)的输出对的构成。与此相对，如图9所示，在本实施例中，电流反射镜电路5是对于差动对(101、102)、(103、104)的输出对分别连接了电流反射镜电路113、114、115、116的构成。其中，2个电流反射镜电路113、114、115、116的输出端(晶体管114、116各自的漏极)共同地连接，其输出信号输入到放大段6。
对于图9所示的差动放大器，如果推导晶体管101～104中分别流动的电流Ia、Ib、Ic、Id的关系，对于差动对101、102，下面的公式(16)成立。
Ia+Ib＝I1 …(16)对于差动对103、104，下面的公式(17)成立。
Ic+Id＝I2 …(17)另外对于2个电流反射镜电路113、114、115、116，由于晶体管114、116的漏极共同地连接，所以下面的公式(18)成立。
Ia+Ic＝Ib+Id …(18)也就是说，即使对图9所示的差动放大器，也能推导出和图1所示的差动放大器同样的电流关系式。即图9所示的差动放大器虽然和图1的差动放大器在构成上不同，但其作用以及效果基本上和图1所示的实施例(对于第1、第2差动对设计了共同的负载电路)是同样的。在此变化例中，对于各差动对，通过个别地设计负载电路，对于2个差动对的特性的调整、设定等是有效的。
还有，在表示本发明的实施例的各个图中，作为构成负载电路的电流反射镜电路5，表示了最简单的电流反射镜电路，也可以采用例如将级联(cascade)放大器型电流反射镜电路多段纵向排列的构成等任意的构成。
从图1至图9中，对于包括n沟道型的2个差动对(101、102)、(103、104)的差动放大器进行了说明，当然包括p沟道型的2个差动对的差动放大器也能得到同样的作用以及效果。
另外为了实现更大的输出范围，一般也熟知同时包括n沟道型差动对以及p沟道型差动对的差动放大器，对于那样的差动放大器也能够适用本发明。
图10是表示本发明第5实施例的构成图。在此实施例中，分别包括p沟道、n沟道的两种极性的2个差动对，表示扩大了动作可能的范围的差动放大器的具体例子。如果参照图10，图10的差动放大器包括由与低电位侧电源VSS相连的电流源126驱动的n沟道型差动对101、102、同样的由与低电位侧电源VSS相连的电流源127驱动的n沟道型差动对103、104、在2个n沟道型差动对的输出对和高电位侧电源VDD之间连接的、对于2个n沟道型差动对的各个输出对构成公共的有源负载的电流反射镜电路5(p沟道型晶体管111、112)、输入电流反射镜电路5的输出信号，在输出端子3输出电压的放大电路6。另外，控制2个n沟道型差动对的各个中流动的电流I1、I2的电流源126、127在电流控制电路7进行的。另外，由与高电位侧电源VDD相连的电流源226驱动的p沟道型差动对201、202、同样地由与高电位侧电源VDD相连的电流源227驱动的p沟道型差动对203、204、在2个p沟道型差动对的输出对和低电位侧电源VSS之间连接的、对于2个p沟道型差动对的各自的输出对成为公共的有源负载的电流反射镜电路15(n沟道型晶体管211、212)、输入电流反射镜电路15的输出信号在输出端子3输出电压的放大电路16。另外控制2个p沟道型差动对的各个中流动的电流I1、I2的电流源226、227是在电流控制电路17中进行的。另外各差动对的输入对(栅极端子)，晶体管101、103、201、203的栅极与输入端子T1共同地连接，晶体管104、204的栅极与输入端子T2共同地连接，晶体管102、202的栅极与输出端子3共同连接。放大电路6也可以包括例如将n沟道型差动对101、102的输出端4输入栅极，源极与电源VDD相连，漏极与输出端子3相连的p沟道晶体管(没有图示)等的充电用元件、和在输出端子3和电源VSS间连接的恒电流源(没有图示)等的放电用元件的构成。同样地，放大电路16也可以是包括将p沟道型差动对201、202的输出(14)输入到栅极，源极与电源VSS相连，漏极与输出端子3相连的n沟道型晶体管(没有图示)等的放电元件、和在输出端子3和电源DD间连接的恒电流源(没有图示)等的充电用元件的构成。
即使在图10中所示的本实施例的差动放大器中，通过在端子T1、T2选择输入2个输入电压，能够输出2个输入电压以及将此电压外插(外分)的电压的共计4个电压电平。
以上，说明了关于本发明的差动放大器的构成的实施例，关于本发明的差动放大器也可以如以下这样实现。
(A)关于本发明的差动放大器，对于差动对的输入对的一个与输入端子相连，另一个与输出端子反馈地连接的电压跟随差动放大器，也可以是包括另外的差动对的构成，其输出对于上述一个差动对的输出对共同地连接，输入对的一个与上述输入端子连接，另一个与上述输入端子不同的输入端子相连。例如，在图1的差动放大器中，差动对101、102、电流源126、电流反射镜电路111、112以及由放大段6构成的电路构成在输出端子3输出输入端子T1的电压的电压跟随差动放大器，通过包括输出对和差动对101、102的输出对共同地连接，输入对与输入端子T1和输入端子T2连接的差动对103、104、电流源127的构成，能实施关于本发明的差动放大器。另外，此发明即使对于包括相互极性不同的差动对的差动放大器也能容易地适用。例如图10中所示的差动放大器的情况下，对包括n沟道型差动对101、102、p沟道型差动对201、202的电压跟随差动放大器，通过进一步包括输出对与差动对101、102的输出对和差动对201、202的输出对分别共同地连接，各自的输入对与输入端子T1和输入端子T2相连的n沟道型差动对103、104、p沟道型差动对203、204以及电流源127、电流源227，能实施关于本发明的差动放大器。
(B)关于本发明的差动放大器，对于包括具有差动输入对的第1差动段和放大段，上述差动输入对的一个与输入端子相连，另一个与输出端子反馈地连接，在上述第1差动段的输出端和上述输出端子间连接了上述放大段的电压跟随差动放大器，也可以是进一步包括差动输入对的一个与上述输入端子相连，另一个与上述输入端子不同的输入端子相连，输出端与上述第1差动段的输出端共同地连接的第2差动段的构成。例如图9的差动放大器中，具有差动对101、102、电流源126、电流反射镜电路111、112的第1差动段和由在上述第1差动段的输出端4和输出端子3之间连接的放大段6构成的电路，构成在输出端子3输出输入端子T1的电压的电压跟随差动放大器，通过包括具有输入对和输入端子T1和输入端子T2连接的差动对103、104、电流源127、电流反射镜电路115、116，输出端和第1差动段的输出端4共同地连接的第2差动段，能实施关于本发明的差动放大器。关于本发明的差动放大器即使对于具有相互不同极性的差动对的差动放大器也同样地能适用。
接着，对于为了证实本发明的差动放大器的作用以及效果的仿真结果参照附图进行说明。图11是表示在仿真中使用的差动放大器的构成图。在图11中，表示了图1的一具体例，放大段6由p沟道晶体管109和电流源110构成。其它的构成与图1所示的构成是同样的。晶体管109连接在高电位侧电源VDD和输出端子3之间，其栅极与电流反射镜电路111、112的输出端(晶体管112的漏极)相连。电流源110连接在低电位侧电源VSS和输出端子3之间。另外虽然在图11中没有图示，也可以在晶体管109和输出端子3之间根据需要设计相位补偿电容。还有，在图11中，晶体管101～104采用同一尺寸，2个电流源126、127中流动的电流I1、12也设定为相等。另外为了与以往技术的性能相比较，图11的差动放大器设定为和具有图36的输入输出特性的图32的差动放大器、差动对、电流反射镜电路、放大电路的各个晶体管的尺寸和电流源的电流值具有大致相同的条件。
图12是表示图11的差动放大器的输出特性的仿真结果的图。在图12中，表示对端子T1、T2的输入电压为(V(T1)、V(T2))＝(Vi1、Vi2)以及(Vi2、Vi1)时，各个输出电压Vout的特性，在仿真中，使2个输入电压Vi1、Vi2之中电压Vi1一定，使电压Vi2对Vi1在±0.5V的范围内变化。另外，使晶体管101～104为同一尺寸，设定电流I1、I2相等的情况下，因为输出电压Vout为将V(T1)、V(T2)以1比2外分的电压，此输出预期值在图12中以虚线Va、Vb表示。
当在端子T1、T2分别施加电压Vi1、Vi2时，由公式(8)得到Va＝Vi1+(Vi1-Vi2)…(19)输出电压Va为在电压Vi1上加上电压Vi1和Vi2的电位差(Vi1-Vi2)得到的电压。
另外，当在端子T1、T2分别施加电压Vi2、Vi1时，得到Vb＝Vi2-(Vi1-Vi2)…(20)输出电压Vb为从电压Vi2中减去电压Vi1和Vi2的电位差(Vi1-Vi2)得到的电压。
由图12，当外分的2个Vout在约±0.75V的范围(Vi1和Vi2在5±0.25V的范围)内，输出电压Vout和输出预期值(Va、Vb)很好地一致，图11的差动放大器在较大的电压范围内，能以高精度输出2个输入电压的外分(外插)电压，这点已经确认。
还有，在图12中，正确地输出2个输入电压的外分(外插)电压的情况下，在图3、图4中说明的那样，在端子T1、T2输入的电压V(T1)、V(T2)的电压差具有上限。
在图12中，从V(T1)、V(T2)的输入电压差超过约0.25V(Vi1和Vi2的差为±0.25V)(输入电压5±0.25V)之处开始急速地偏离输出预期值。由此，在图12中所示的仿真中的V(T1)、V(T2)的电压差的上限约为0.25V。还有，如果增加电流I1(I2)，此上限的范围也扩大。
另外，构成差动放大器的晶体管具有沟道长度调制效果的情况下，即晶体管的漏电流在饱和区具有漏-源间电压依赖性的情况下，即使电压(V(T1)、V(T2))的电压差在正常动作范围内，输出电压Vout也与输出电压预期值多少有些偏离的情况。这是因为如果电压(V(T1)、V(T2))的电压差较大地扩大，差动对间的漏源间电压的电压差就很大地不同，在差动对间的晶体管特性(例如，图3、图4的特性曲线)上产生偏离，由此，输出电压Vout从输出预期值开始有偏离。
在图12所示的例子中，2个输入电压的电压差在约±0.25V的范围内(各自的输入电压5±0.25V)，输出电压Vout和输出预期值高精度地一致。此输出特性如果和关于图32的差动放大器(以往的构成)的图36的输出特性相比较，在十分大的电压范围内，高精度的输出是可能的，这点已经被确认。
图13、图14是表示在图11的差动放大器中，在输入端子T1、T2输入不同的输入信号(AC信号)时的输出端子的电压波形的图。
图13是作为图11的第1输入端子T1的输入电压V(T1)，输入以5V为中心的振幅0.2V的正弦波，作为第2输入端子T2的输入电压V(T2)，输入5V的恒定电压时的输出波形。图11的差动放大器由于输出将V(T1)、V(T2)以1比2进行外分的电压，如图13所示那样输出电压Vout成为以5V为中心的振幅0.4V的正弦波。Vout+V(T2)＝2×V(T1)。
图14是表示和图13中所示的例子相比，改变了输入的情况下的结果的图，作为输入端子T1的输入电压V(T1)，输入5V的恒定电压，作为输入端子T2的输入电压V(T2)，输入以5V为中心的振幅0.2V的正弦波时的输出波形。此时，如图14所示，输出电压Vout成为以5V为中心的振幅0.2V的正弦波(与V(T2))反相)。
如图13、图14所示那样，在图11的差动放大器的输入端子T1、T2分别输入一定频率的信号和恒定电压的情况时，作为输出电压Vout，能得到与输入信号同相、2倍振幅的输出信号、和与输入信号反相的输出信号。在差动放大器能正常动作的电压V(T1)和V(T2)的电压差的范围内，如果在输入端子T1、T2输入各种信号，得到各种各样的输出信号是可能的。
图15是在图11的差动放大器中，作为输入端子T1的输入电压V(T1)输入以5.2V为中心的振幅3V的正弦波，作为输入端子T2的输入电压V(T2)，输入以5.0V为中心的振幅3V的正弦波时的输出波形。在图11的差动放大器中，由于电压V(T1)和V(T2)的电压差的上限约为0.25V，所以在图15中，将使电压V(T1)和V(T2)的电压差为0.2V一定那样的2个输入信号在输入端子T1、T2输入。满足电压V(T1)和V(T2)的电压差的可能范围的条件中，图11的差动放大器的动态范围能取足够大。
图11的差动放大器的性能，以采用第1输入端子T1的电压V(T1)和第2输入端子T2的电压V(T2)相等的关系，V(T1)＝V(T2)的电压跟随器构成时的性能作为基准性能，其性能良好，即使当V(T1)和V(T2)不同的情况下，如果是在电压V(T1)和V(T2)的电压差的可能范围内，存在其电压差具有部分余量，能取得和基准性能基本大致近似的动态范围。
接着对于图11的差动放大器的转换速率(过渡响应特性)进行说明。图16(A)是表示在图11的差动放大器中，在输入端子T1、T2选择输入2个输入电压，和输入电压相等的2个电压以及2个外插电压共计4个电平的输出波形(各电压电平的变化的样子)的图。图16(B)是图16(A)的部分放大图。
图16(A)、图16(B)表示对输入端子T1、T2的输入电压(虚线)在时间0μs，从2V附近向8V附近选择状态切换后的4个电压电平的变化的样子(过渡响应特性)。选择切换后的2个输入电压A、B为A＝8.0、B＝8.1。
也就是说，通过这2个输入电压A、B的选择输入，图11的差动放大器能输出电压Vout＝7.9V、8.0V、8.1、8.2V的4个电压电平。
图16(B)是图16(A)的8V附近的放大图，由虚线所示的上升波形表示输入信号电压。
由图16(A)、16(B)表明，图11的差动放大器输出4个各电平时的转换速率(through rate)是不同的。各电平的转换速率与输出和2个输入电压A、B相等的电压(Vout＝8.0V、8.1V)时的转换速率同样相等，输出比2个输入电压A、B还要低的外插电压(Vout＝7.9V)时，为低转换速率，输出比2个输入电压A、B还要高的外插电压(Vout＝7.9V)时，为高转换速率。
如果分析这样的转换速率的差异的原因的话，可以知道差动对103、104的间接作用中存在着重要原因。图11的差动放大器的转换速率依赖于降低电流反射镜电路5的输出信号电压作用的强弱，这是由2个差动对(101、102)、(103、104)的作用的合成产生的。
对此，以下对2个差动对(101、102)、(103、104)各自的动作进行说明。还有，以下，2个差动对(101、102)、(103、104)各自的漏电流和图1同样地采用Ia、Ib、Ic、Id，在端子T1、T2输入的电压分别作为V(T1)、V(T2)，进行说明。
首先，如果对差动对(101、102)、(103、104)的动作进行说明的话，差动对101、102由于输入对的一个连接了输入端子T1，另一个连接了输出端子3，所以输入电压的选择状态从2V附近向8V附近切换之后，根据电压V(T1)和输出电压Vout的电位差，在晶体管101中流动的电流Ia增加，在晶体管102中流动的电流Ib减少，产生降低电流反射镜电路5的输出信号电压的作用。即此时，认为电流Ia增加部分的变动量越大，转换速率变得越高。
另一方面，差动对103、104由于输入对的一个连接输入端子T1，另一个连接输入端子T2，输入电压的选择状态从2V附近向8V附近转换刚过后，在晶体管103、104中流动的电流Ic、Id分别被与电压V(T1)、V(T2)对应的一定的电流控制。因此，差动对103、104没有直接地对电流反射镜电路5的输出信号电压的下降起作用。但是，差动对103、104通过由电压V(T1)、V(T2)分别被一定地控制的电流Ic、Id的大小，对电流Ia的变化量产生影响。这是因为在2个差动对的各个晶体管中流动的电流是为了保持公式(7)的关系(Ia＝Id、Ic＝Ib)那样发挥作用。
在V(T1)＝V(T2)中，因为在差动对103、104中流动的电流Ic、Id互相相等，所以在差动对101、102中流动的电流Ia、Ib也是为了保持Ia＝Ib＝I1/2那样发挥作用。因此，电流Ia的增加变动量的最大值(I1-Ia)变为I1/2，成为对应于电流Ia的增加变动量的转换速率。
另一方面，在V(T1)＞V(T2)中，在差动对103、104中流动的电流Ic、Id为Ic＞Id，即在差动对101、102中流动的电流Ia、Ib也是为了保持Ia＜Ib那样发挥作用。因此，电流Ia的增加变动量的最大值(I1-Ia)变得比I1/2大，成为比V(T1)＝V(T2)时还要高的转换速率。
另外，在V(T1)＜V(T2)中，在差动对103、104中流动的电流Ic、Id为Ic＜Id，即在差动对101、102中流动的电流Ia、Ib也是为了保持Ia＞Ib那样发挥作用。因此，电流Ia的增加变动量的最大值(I1-Ia)变得比I1/2小，成为比V(T1)＝V(T2)时还要低的转换速率。
这样，由在输入端子T1、T2输入的2个输入电压A、B的选择条件，晶体管101的电流Ia的增加变动量不同，降低电流反射镜电路5的输出端子电压的作用的强度改变。这是图13的4个电平的转换速率差异的主要原因。
如上所述，与4个电平相互十分接近无关，由于输出电平使转换速率较大地不同时，也有产生不适合的情况。
因此，作为本发明的其它的实施例，对使各电平的转换速率为一定的构成以下进行说明。
图17是表示本发明第7实施例的构成图。在图17中，和图1相同或者同等的要素采用了相同的参照符号。本实施例是提供了补偿上述的转换速率的降低的构成的例子，是改善了图1、图11等所示的上述实施例的差动放大器的转换速率的构成。如果参照图17，本实施例的差动放大器是将差动对103、104的晶体管104的控制端经由开关161、162分别与输出端子3以及输入端子T2相连。
图18是表示图17的开关161、162的1个输出期间的控制时间的图。开关161、162是通过控制信号S0以及其反相信号S0B进行控制，一个为接通时另一个为断开那样被控制。然后，在1个输出期间开始之后的期间t1，分别使开关161、162为接通、断开，晶体管104的控制端与输出端子3相连。此时，2个差动对(101、102)、(103、104)的各个，输入对的一个与输入端子T1相连，另一个与输出端子3相连，因此，图17中所示的差动放大器成为电压跟随器的构成，输出电压Vout直到与在输入端子T1输入的电压相等的电压为止一直被驱动。
然后在期间t1持续的期间t2，分别使开关161、162为断开、接通，使晶体管104的控制端与输入端子T2相连。由此，输出电压Vout从在期间t1被驱动的电压开始变化为与在输入端子T1、T2输入的电压对应的电压。
图19(A)是表示对图11的仿真对象的电路，适用图17的构成以及图18的开关控制方法时的输出电压波形(过渡分析仿真结果)的图，图19(B)是图19(A)的部分放大图。
在图19中，输入条件和图16是基本相同的，其中，开关控制信号S0在期间t1是高电平，在期间t2设定为低电平。
从图19的波形图表明，在信号S0为高电平的期间t1，与输出电平无关，成为一定的转换速率。
另外，由于2个差动对(101、102)、(103、104)共同作为电压跟随器发挥作用，所以转换速率也得到提高。
然后，在信号S0作为低电平的期间t2，输出电压Vout变化为和在输入端子T1、T2输入的电压对应的电压。
还有，在期间t2，输出电压Vout的变化，其变化量(电压差)比较小。因此4个输出电平的转换速率变为大致相同的程度。
另外，信号S0的控制能在一定时间的时刻内进行。如以上那样，通过图17的差动放大器，能够解决转换速率的不均匀性。还有，在图17中所示的补偿转换速率的降低的构成(开关161、162)即使对于图1、图11中所示的实施例以外的差动放大器，也能同样适用。例如适用于图10所示的差动放大器的情况下，只要将晶体管104、204的共同连接的控制端(栅极)经由开关161、162分别与输出端子3以及输入端子T2相连即可。
接着，对于采用在上述各个实施例中说明的各个差动放大器的DAC(数字-模拟转换器)进行说明。
首先，对在差动放大器的输入端子T1、T2选择输入2个输入电压A、B，输出4个电压电平(Vo1～Vo4)的DAC进行说明。
图20是说明在本发明第8实施例的DAC中，对向2个输入电压A、B的输入端子T1、T2的4个输入控制(选择)，通过2位数据(D1、D0)进行控制的2位数据输入DAC的输入输出对应的图。此时输入电压A、B分别设定为第2个和第3个电压的电平。
图21是表示能够实现图20的控制的2位解码器(Nch)的构成的一例的图。图21能以2个输入电压和4个晶体管201～204构成，是特别简单的构成。在电压A和端子T1、T2间，包括栅极连接了D1B、D0的晶体管301、302，在电压B和端子T1、T2间，包括栅极连接了D1、D0B的晶体管303、304，当(D1、D0)＝(0、0)、(0、1)、(1、0)、(1、1)时，导通的晶体管对为(301、304)、(301、302)、(303、304)、(302、303)，如图20所示，向端子T1、T2传送(A、B)、(A、A)、(B、B)、(B、A)。还有，各位信号(D1、D0)以及其反相信号的顺序可以是任意的。另外，虽然省略了Pch解码器，但在Nch解码器中，通过将数字信号反相输入的构成(使DX为DXB，DXB为DX(在图21中X＝0、1))能简单地实现向Pch解码器的置换。
图22是表示本发明第8实施例的DAC(由图21的解码器和图11的差动放大器构成)的输出电压波形的图。在图22中，表示了将2位数据(D1、D0)在一定期间按顺序变化时的差动放大器的输出电压Vout的输出波形。
输入电压A、B，使A＝5V、B＝5.1，设定0.1V的电压差。从图22能确认，根据2位数据能高精度地输出0.1V间隔的4个电平(4.9V、5.0V、5.1V、5.2V)。
图23是为了说明本发明第9实施例的图，是采用上述实施例的差动放大器的4位数据输入DAC的输入输出对应图。在图23中，在全部16个电平中，将4个电平作为1块，对每个块设定的2个输入电压由4位数据的前2位(D3、D2)选择，对输入端子T1、T2的2个输入电压的选择由后2位(D1、D0)进行。输入电压数为8个(A～H)。
图24是表示能实现在图23中所示的控制的4位解码器的构成的一例的图。在图24中，表示了由n沟道晶体管构成开关的例子。如图24所示，4位解码器能由8个输入电压A～H、16个晶体管301～316构成。还有在图24中，输入电压A、C、E、G、B、D、F、H每个下面的括号内表示Vn(n＝2、6、10、14、3、7、11、15)的n表示是与图23的电平1～电平16中的电平n对应的输入电压。如果参照图24，此4位解码器是由第1选择部和第2选择部构成的。第1选择部由晶体管302、303、304、306、307、308、310、311、312、314、315、316构成，将4个电平作为1块，从对每块设定的输入电压(A、B)、(C、D)、(E、F)、(G、H)之中由前2位信号(D3、D2)选择1组，在节点N1、N2输出。第2选择部由晶体管301、305、309、313构成，通过后2位信号(D1、D0)从在节点N1、N2输出的电压中选择在端子T1、T2输出的电压。还有，在图24中，第2选择部虽然位信号(D1、D0)的顺序交换了，但与图21中所示的构成是同样的。也可以将施加图21的输入电压A、B的端子置换为节点N1、N2。如以上那样，在图24中所示的解码器也是极其简单的构成。还有，各位信号(D1、D0)以及其反相信号的顺序可以是任意的。在图24中表示了4位解码器的构成例，对4位以上的多位解码器的情况也和上述同样地由第1、第2选择部构成。即对于与位数据对应的4×s个(其中，s为规定的正整数)电压电平，2×s个输入电压的每个块，设定第(4×k-2)电平和第(4×k-1)电平(其中，k为从1开始至s为止的整数)的情况下，第1选择部由除后2位信号(D1、D0)以外的前几位信号选择第(4×j-2)电平和第(4×j-1)电平(其中，j为从整数1开始至s为止的整数之中的一个)，在节点N1、N2输出，由后2位信号(D1、D0)从在节点N1、N2输出的电压中选择在端子T1、T2输出的电压。即使位信号的位宽增加，第2选择部的构成是共同的，第1选择部的元件数增加。
如果将在图24中所示的本实施例的4位解码器的构成和在图38以及图39中所示的4位解码器的构成相比较的话，可以看出在图24中所示的本实施例中，不只是输入电压数削减，构成解码器的晶体管数也大幅削减了。在图38所示的构成中，输入电压数为9，晶体管数为30，在图39所示的构成中，输入电压数为16，晶体管数为30。与此相对，在本实施例中，输入电压数为8，晶体管数为16，与图38和图39所示的以往的构成相比，电压、元件数的削减效果显著。即如果将本实施例和图38以及图39所示的构成相比，明显地，本实施例的节省面积的效果要高。即使对于4位以上的数据输入的解码器，也同样可以说节省面积的效果要高。
图25是表示本发明第10实施例的构成图。本实施例对于作为以往技术说明的图31的数据驱动器，是适用本发明的例子。如果参照图25，通过在数据驱动器中适用本发明的差动放大器，灰度电压产生电路913、解码器917、缓冲电路918各自的构成与在图31中所示的灰度电压产生电路986、解码器987、缓冲电路988不同。如参照图24说明的那样，本实施例的解码器917的面积与解码器987的面积相比被大幅地削减。
另外，由灰度电压产生电路913产生的灰度电压设定为每连续4个灰度(1块4个连续灰度)的第2个和第3个灰度电压。
以上，对于关于本发明的差动放大器以及采用其的DAC的实施例进行了说明，关于本发明的差动放大器DAC不只是在硅基板上形成的LSI电路，置换为在玻璃、塑料等绝缘性基板上形成的没有背栅的薄膜晶体管的构成也是可能的。
另外能够将本发明的差动放大器用于缓冲电路的数据驱动器，作为图29中所示的液晶显示装置的数据驱动器980使用。
包括根据本发明2值输入、4值输出的差动放大器的数据驱动器980通过使解码器的面积减小，低成本化是可能的，也能够实现采用该差动放大器的液晶显示装置的低成本化。
还有，图30所示的液晶显示装置作为将数据驱动器980作为硅LSI个别地形成，与显示部960相连的构成也是可以的，或者，通过在玻璃基板等的绝缘性基板上，采用多晶硅TFT(薄膜晶体管)等形成电路，和显示部960一体地形成也是可能的。特别是当数据驱动器和显示部一体地形成的情况下，通过使数据驱动器的面积减小，窄边框化(显示部960的外部和基板外围的宽度的缩小)成为可能。
也包括其他的方式，对于这样的显示装置的数据驱动器的任何一个通过适用关于本发明的差动放大器，能促进显示装置的低成本化和窄边框化。例如，和液晶显示装置同样地，即使对于通过在数据线上输出多值电平的电压信号进行显示的有源矩阵驱动方式的有机EL显示器等的显示装置，当然也能适用关于本发明的差动放大器。
在关于本发明的差动放大器中，如图1所示的第1实施例那样，差动对并非仅限定于2个，以下，作为上述实施例的变形例，说明包括3个以上的差动对的构成。
图26是表示本发明第11实施例的构成图。在图26中，表示了采用3个以上的差动对的构成的差动放大器的构成的一例。如图26所示，此实施例的差动放大器包括第1至第4输入端子T1、T2、T3、T4和输出端子3、第1至第3差动对(n沟道晶体管对(101、102)、(103、104)、(105、106))。第1差动对的输入对101、102的一个与第1输入端子T1相连，另一个与输出端子3相连。第2差动对103、104的输入对分别与第1输入端子T1和第2输入端子T2相连。第3差动对105、106的输入对分别与第3输入端子T3和第4输入端子T4相连。差动放大器包括为第1至第3差动对分别提供恒定电流的第1至第3电流源126、127、128、与第1至第3差动对的输出对的一个的共同连接点和另一个共同连接点相连的负载电路5。第1至第3差动对(101、102)、(103、104)、(105、106)的输出对的一个的共同连接点连接了输入端，输出端子3连接了输出端的放大段6。提供给第1至第4输入端子T1～T4的电压，例如可以是将在第1、第2基准电压间连接的电阻器(没有图示)的分支输出的分压值直接提供给各端子，或者也可以经由电压跟随器电路等提供给各端子。
负载电路5是由晶体管111、112构成的电流反射镜电路构成的，电流反射镜电路的输入输出是将第1至第3差动对的各输出对共同地连接。还有，负载电路5如在图9中所示的一例那样，包括对第1至第3差动对构成个别的负载的第1至第3电流反射镜电路。此种情况下，第1至第3电流反射镜电路的输出端共同地连接。
图27是表示本发明第11实施例的变形例的图。本实施例和图26中所示的上述实施例放大段6的构成不同。如果参照图27，在本实施例中包括第1至第3差动对(101、102)、(103、104)、(105、106)的输出对的一个的共同连接点和另一个共同连接点连接了输入对，输出端子3连接了输出端的差分放大段6’。此实施例的作用效果和图26中所示的上述实施例是同样的。当然也可以将图1、图7～图11、图17的放大段6和图27的差分放大段6的构成进行置换。
图28是为了说明包括在图26以及图27中所示的3个差动对的差动放大器的动作的图。
V-I特性曲线1是第1差动对101、102、V-I特性曲线2是第2差动对103、104的特性。如果晶体管101、102、103、104、105、106中分别流动的电流为Ia、Ib、Ic、Id，恒电流源126、127、128的电流值为I1、I2、I3，下式(21)～(23)成立。
Ia+Ib＝I1 …(21)Ic+Id＝I2 …(22)Ie+If＝I3 …(23)由构成负载电路5的电流反射镜(电流反射镜的输入电流＝输出电流)，下式(24)成立。
Ia+Ic+Ie＝Ib+Id+If…(24)使I1和I2相等，Ie和If的电流差与I3之间成立下式(26)的关系。
I1＝I2＝I0…(25)Ie-If＝A×I3 …(26)由公式(21)、(22)、(25)能推导出下式(27)。
Ia+Ic＝2×I0-(Ib+Id) …(27)即由上式(24)、(25)能得到下式(28)。
Ia+Ic+A×I3＝Ib+Id…(28)
由公式(27)、(28)能推导出下式(29)、(30)。
Ib+Id＝(2×I0+A×I3)/2…(29)Ia+Ic＝(2×I0-A×I3)/2…(30)由上式(29)、(30)能进一步推导出以下的条件。
Ib+Id＝Ia+Ic+A×I3…(31)即，通过上式(29)～(31)，漏-源间电流和电压特性，能得到图28所示那样的状态。也就是说，在图28中，动作点a、c，V＝V(T1)是共同的，动作点b、d成为比动作点a、c的电流Ia、Ic分别只高出{(A×I3)/2}的电流Ib、Id那样的状态是可能的。图28的动作点b、d能看成从图3的状态，只接收了电流值{(A×I3)/2}的调制的状态。调制量{(A×I3)/2}由图27的端子电压V(T3)、V(T4)、恒电流I3、满足公式(23)、(26)的系数A决定。调制量{(A×I3)/2}也依赖于第3、第4输入端子T3、T4的电压V(T3)、V(T4)以及晶体管的V-I特性。
这样，当差动对在3对以上时，通过第3、第4输入端子T3、T4的电压V(T3)、V(T4)，能使第1、第2输入端子T1、T2的电压V(T1)、V(T2)的外分比从1比2开始调制。
另外，如果改变第1、第2输入端子T1、T2的电压V(T1)、V(T2)，即使第3、第4输入端子T3、T4的电压V(T3)、V(T4)一定，外分比也变化(其中，除了V(T3)＝V(T4)以外)。还有，当V(T3)＝V(T4)时，由于Ie＝If，(A×I3)＝0，调制量{(A×I3)/2}变为0，成为和差动对为2个的情况同样的特性。
以上对本发明用上述实施例进行了说明，本发明并非仅限定于上述实施例，只要是在本申请的权利要求书范围内，所述领域的技术人员当然可以进行各种变形、修正。
在上述实施例中说明的差动放大器是由MOS晶体管构成的，另外，液晶显示装置的驱动电路中，例如也可以由多晶硅构成的MOS晶体管(TFT)构成。另外，在上述实施例中，表示了适用于集成电路的例子，当然也能适用于分离元件的构成。
权利要求
1.一种差动放大器，其特征在于，至少包括第1以及第2输入端子；输出端子；第1差动对，其输入对的一个与所述第1输入端子相连，另一个与所述输出端子相连；第2差动对，其输入对的一个与所述第1输入端子相连，另一个与所述第2输入端子相连；第1电流源，其向所述第1差动对提供电流；第2电流源，其向所述第2差动对提供电流；和负载电路，其与所述第1以及第2差动对的输出对相连；至少所述第1差动对的输出对的一个和所述第2差动对的输出对的一个共同地连接；包括放大段，其输入端与所述第1差动对的输出对的一个和所述第2差动对的输出对的一个的共同连接点连接，输出端与所述输出端子连接。
2.根据权利要求1所述的差动放大器，其特征在于，所述第1差动对的输出对的另一个和所述第2差动对的输出对的另一个共同地连接；所述负载电路包括负载元件对，其与所述第1差动对的输出对的一个和所述第2差动对的输出对的一个的共同连接点、以及所述第1差动对的输出对的另一个和所述第2差动对的输出对的另一个的共同连接点相连，成为所述第1以及第2差动对的共同负载。
3.根据权利要求1所述的差动放大器，其特征在于，所述负载电路包括第1负载元件，其与所述第1差动对的输出对相连；和第2负载元件，其与所述第2差动对的输出对相连。
4.根据权利要求1所述的差动放大器，其特征在于，包括第1以及第2输入电压提供端子，其分别接收第1以及第2输入电压；第1切换开关，其切换所述第1输入端子与所述第1以及第2输入电压提供端子之间的连接；和第2切换开关，其切换所述第2输入端子与所述第1以及第2输入电压提供端子之间的连接；所述第1以及第2输入端子的一个与所述第1以及第2输入电压提供端子的一个相连时，所述第1以及第2输入端子的另一个与所述第1以及第2输入电压提供端子的一个或者另一个的任意一个相连。
5.根据权利要求1所述的差动放大器，其特征在于，包括电流控制电路，其对所述第1电流源以及/或者所述第2电流源的电流进行可变控制。
6.根据权利要求1所述的差动放大器，其特征在于，构成所述第1电流源的晶体管的偏置电压以及/或者构成所述第2电流源的晶体管的偏置电压能分别可变地设定。
7.根据权利要求1所述的差动放大器，其特征在于，所述放大段至少具有晶体管，其控制端子与所述放大段的所述输入端连接，并被插入在第1电流源和所述输出端子间。
8.根据权利要求1所述的差动放大器，其特征在于，包括切换开关，其将所述第2差动对的输入对之中，与所述第1输入端子相连一侧的输入不同的另外的输入的连接点，切换为所述输出端子和所述第2输入端子的任意一个。
9.根据权利要求8所述的差动放大器，其特征在于，所述切换开关将所述第2差动对的输入对之中，与所述第1输入端子相连一侧的输入不同的另外的输入，在与所述输出端子在规定期间连接之后，切换为与所述第2输入端子相连。
10.根据权利要求1所述的差动放大器，其特征在于，所述第1以及第2差动对由同一特性的晶体管构成。
11.根据权利要求1所述的差动放大器，其特征在于，所述第1以及第2差动对由在差动对间不同特性的晶体管构成。
12.一种差动放大器，其特征在于，包括第1以及第2输入端子；输出端子；第1差动段，其与所述第1以及第2输入端子相连；第2差动段，其与所述第1以及第2输入端子相连；第1放大段，其输入端与所述第1差动段的输出端相连，输出端与所述输出端子相连；和第2放大段，其输入端与所述第2差动段的输出端相连，输出端与所述输出端子相连；所述第1放大段包括第1差动对，其为第1导电型，输入对的一个与所述第1输入端子相连，另一个与所述输出端子相连；第2差动对，其为第1导电型，输入对的一个与所述第1输入端子相连，另一个与所述第2输入端子相连；第1电流源，其向所述第1差动对提供电流；第2电流源，其向所述第2差动对提供电流；和第1负载电路，其与所述第1以及第2差动对的输出对相连；所述第1差动对的输出对的一个和所述第2差动对的输出对的一个共同地连接，该共同连接点成为所述第1差动段的输出端；所述第2差动段包括第3差动对，其为第2导电型，输入对的一个与所述第1输入端子相连，另一个与所述输出端子相连；第4差动对，其为第2导电型，输入对的一个与所述第1输入端子相连，另一个与所述第2输入端子相连；第3电流源，其向所述第3差动对提供电流；第4电流源，其向所述第4差动对提供电流；和第2负载电路，其与所述第3以及第4差动对的输出对相连；所述第3差动对的输出对的一个和所述第4差动对的输出对的一个共同地连接，该共同连接点成为所述第2差动段的输出端。
13.根据权利要求12所述的差动放大器，其特征在于，所述第1差动对的输出对的另一个和所述第2差动对的输出对的另一个共同地连接；所述第1负载电路包括第1负载元件对，其与所述第1差动对的输出对的一个和所述第2差动对的输出对的一个的共同连接点、以及所述第1差动对的输出对的另一个和所述第2差动对的输出对的另一个的共同连接点相连，成为所述第1以及第2差动对的共同负载；所述第3差动对的输出对的另一个和所述第4差动对的输出对的另一个共同地连接；所述第2负载电路包括第2负载元件对，其与所述第3差动对的输出对的一个和所述第4差动对的输出对的一个的共同连接点、以及所述第3差动对的输出对的另一个和所述第4差动对的输出对的另一个的共同连接点相连，成为所述第3以及第4差动对的共同负载。
14.根据权利要求12所述的差动放大器，其特征在于，所述第1负载电路包括第1负载元件对，其与所述第1差动对的输出对相连；和第2负载元件对，其与所述第2差动对的输出对相连；所述第2负载电路包括第3负载元件对，其与所述第3差动对的输出对相连；和第4负载元件对，其与所述第4差动对的输出对相连。
15.根据权利要求12所述的差动放大器，其特征在于，所述第1放大段至少包括第1输出晶体管，其控制端子与所述第1放大段的输入端连接，并被插入在第1电源和所述输出端子间；所述第2放大段至少包括第2输出晶体管，其控制端子与在所述第2放大段的输入端连接，并被插入在第2电源和所述输出端子间。
16.一种放大器，其特征在于，至少包括第1以及第2输入端子，其分别接收第1以及第2信号；和输出端子；被构成为将在所述第1输入端子输入的所述第1信号的电平、和在所述第2输入端子输入的所述第2信号的电平以预先决定的规定的外插比外分形成的电平的输出信号从所述输出端子输出。
17.根据权利要求16所述的放大器，其特征在于，包括差动段、和接收所述差动段的输出，驱动所述输出端子的放大段；所述差动段包括第1差动对，其输入对的一个与所述第1输入端子相连，另一个与所述输出端子相连；第2差动对，其输入对的一个与所述第1输入端子相连，另一个与所述第2输入端子相连；第1以及第2电流源，分别向所述第1以及第2差动对提供电流；和负载电路，其与所述第1以及第2差动对的输出对相连。
18.根据权利要求16所述的放大器，其特征在于，当所述第1以及第2输入端子中分别输入的所述第1以及第2信号的电平相互相等时，作为所述输出信号，将相互相等的所述第1以及第2信号的电平从所述输出端子输出。
19.根据权利要求16所述的放大器，其特征在于，当所述第1输入端子中输入的所述第1信号的电平比所述第2输入端子中输入的所述第2信号的电平小时，从所述输出端子输出让所述第1信号和输出信号之电平差、与所述第2信号和所述输出信号之电平差的比成为规定值的输出信号；当所述第1输入端子中输入的所述第1信号比所述第2输入端子中输入的所述第2信号大时，从所述输出端子输出让输出信号和所述第1信号之电平差、与所述输出信号和所述第2信号之电平差的比为规定值的输出信号。
20.根据权利要求16所述的放大器，其特征在于，所述外插比为1比2；当在所述第1以及第2输入端子中输入的所述第1以及第2信号分别为第2、第3电平时，将所述第2电平和所述第3电平以1比2外插的第1电平的输出信号从所述输出端子输出；当在所述第1以及第2输入端子中输入的所述第1以及第2信号同是所述第2电平时，将所述第2电平的输出信号从所述输出端子输出；当在所述第1以及第2输入端子中输入的所述第1以及第2信号同是所述第3电平时，将所述第3电平的输出信号从所述输出端子输出；当在所述第1以及第2输入端子中输入的所述第1以及第2信号分别为第3、第2电平时，将所述第3电平和所述第2电平以1比2外插的第4电平的输出信号从所述输出端子输出。
21.根据权利要求1所述的差动放大器，其特征在于，包括选择电路，其基于输入的选择信号的值，切换向所述第1以及第2输入端子提供的电压的组合。
22.根据权利要求16所述的放大器，其特征在于，包括选择电路，其基于输入的选择信号的值，切换向所述第1以及第2输入端子提供的电压的组合。
23.一种差动放大器，其特征在于，包括第1至第{2×(m-1)}的输入端子，其中m为2以上的规定的正整数；输出端子；第1至第m差动对；所述第1差动对的输入对的一个与所述第1输入端子相连，另一个与所述输出端子相连；所述第2差动对的输入对的一个与所述第1输入端子相连，另一个与所述第2输入端子相连；所述第i差动对的输入对与第{2×(i-1)-1}和第{2×(i-1)}的输入端分别连接，其中i为大于等于2并且小于等于m的整数；具有向所述第1至第m差动对分别提供电流的第1至第m电流源、与所述第1至第m差动对的输出对的一个的共同连接点和所述第1至第m差动对的输出对的另一个的共同连接点相连的负载电路；所述第1至第m差动对的输出对的一个共同地连接；具有放大段，其输入端与所述第1至第m差动对的输出对的一个的共同连接点连接，所述输出端子连接输出对。
24.一种差动放大器，其特征在于，包括第1至第4输入端子；输出端子；第1至第3差动对；所述第1差动对的输入对的一个与所述第1输入端子相连，另一个与所述输出端子相连；所述第2差动对的输入对的一个与所述第1输入端子相连，另一个与所述第2输入端子相连；所述第3差动对的输入对与第3和第4输入端分别连接；具有向所述第1至第3差动对分别提供电流的第1至第3电流源、与所述第1至第3差动对的输出对的一个的共同连接点和所述第1至第3差动对的输出对的另一个的共同连接点相连的负载电路；所述第1至第3差动对的输出对的一个共同地连接；具有放大段，其输入端与所述第1至第3差动对的输出对的一个的共同连接点连接，所述输出端子连接输出对。
25.根据权利要求23所述的差动放大器，其特征在于，所述第1至第m差动对的输出对的另一个共同地连接；所述负载电路包括负载元件对，其与所述第1至第m差动对的输出对的一个的共同连接点以及所述第1至第m差动对的输出对的另一个共同连接点相连。
26.根据权利要求1所述的差动放大器，其特征在于，所述负载电路由电流反射镜电路构成。
27.根据权利要求12所述的差动放大器，其特征在于，所述第1负载电路和/或所述第2负载电路由电流反射镜电路构成。
28.一种差动放大器，至少包括1个差动对，所述1个差动对的输入对的一个与输入端子相连，另一个与输出端子反馈相连所构成的差动放大器中，在其特征在于，设置了和所述输入端子不同的另外的输入端子；进一步包括另外的差动对，其输出对与所述1个差动对的输出对共同地连接，输入对的一个与所述输入端子相连，另一个与所述其它的输入端子相连。
29.一种差动放大器，在包括相互极性不同的第1以及第2差动对，所述第1以及第2差动对各自的输入对的一个与一个输入端子共同连接，各自的输入对的另一个与输出端子共同地反馈连接所构成的差动放大器中，其特征在于，设置了和所述一个输入端子不同的另外的输入端子；包括第3差动对，其输出对与所述第1差动对的输出对共同地连接，输入对的一个与所述输入端子相连，另一个与所述另外的输入端子相连，和所述第1差动对具有相同极性；第4差动对，其输出对与所述第2差动对的输出对共同地连接，输入对的一个与所述输入端子相连，另一个与所述其它的输入端子相连，和所述第2差动对具有相同极性。
30.根据权利要求28所述的差动放大器，其特征在于，所述一个差动对的输入对的非反相输入侧与所述输入端子相连，反相输入侧与所述输出端子反馈连接。
31.根据权利要求29所述的差动放大器，其特征在于，所述第1以及第2差动对的输入对的各自的非反相输入侧与所述输入端子相连，所述第1以及第2差动对的输入对的各自的反相输入侧与所述输出端子反馈连接。
32.一种差动放大器，在包括具有一个差动输入对的第1差动段和放大段，所述一个差动输入对的一个与输入端子相连，另一个与输出端子反馈连接，所述第1差动段的输出端和所述输出端子之间连接所述放大段所构成的差动放大器中，其特征在于，设置了和所述一个输入端子不同的另外的输入端子；进一步包括第2差动段，其差动输入对的一个与所述输入端子相连，另一个与所述另外的输入端子相连，输出端子和所述第1差动段的输出端共同连接。
33.根据权利要求32所述的差动放大器，其特征在于，所述一个差动输入对的非反相输入侧与所述输入端子相连，反相输入侧与所述输出端子反馈连接。
34.一种显示装置用的数据驱动器，其特征在于，包括产生多个电压电平的灰度电压产生电路；解码器，其输出基于输入数据、从所述多个电压电平中选择的至少2个电压；缓冲电路，其输入从所述解码器中输出的2个电压，将与所述输入数据对应的电压从输出端子输出；所述缓冲电路由权利要求1所述的所述差动放大器构成。
35.一种显示装置用的数据驱动器，其特征在于，包括产生多个电压电平的灰度电压产生电路；解码器，其输出基于输入数据、从所述多个电压电平中选择的至少2个电压；缓冲电路，其输入从所述解码器中输出的2个电压，将与所述输入数据对应的电压从输出端子输出；所述缓冲电路由权利要求16所述的所述放大器构成。
36.一种显示装置，其特征在于，包括在一个方向上相互平行延伸的多条数据线、在与所述一个方向垂直的方向相互平行延伸的多条扫描线、和在所述多条数据线和所述多条扫描线的交叉部分以矩阵状配置的多个像素电极；具有多个晶体管，其与所述多个像素电极分别对应，与对应于漏极以及源极的一个的所述像素电极相连，与对应于所述漏极以及源极的另一个的所述数据线相连，与对应于栅极的所述扫描线相连；包括对所述多条扫描线分别提供扫描信号的栅极驱动器、和对所述多条数据线分别提供与输入数据对应的灰度信号的数据驱动器；所述数据驱动器是由权利要求34所述的所述显示装置用的数据驱动器构成。
37.根据权利要求34所述的显示装置用的数据驱动器，其特征在于，所述灰度电压产生电路，对于4×s个灰度电压，输出第(4×k-2)个和第(4×k-1)个的2×s个灰度电压，其中s为规定的正整数，而k为从1开始至s为止的整数。
38.根据权利要求37所述的显示装置用的数据驱动器，其特征在于，所述解码器包括第1选择部，在n位宽度的输入数据信号之中，由前(n-2)位从所述灰度产生电路输出的2×s个灰度电压中选择第(4×j-2)个和第(4×j-1)个的2个灰度电压，其中n为2以上的正整数，而j为从1开始至s为止的整数之一；第2选择部，通过所述输入数据信号的后2位，在由所述第1选择部选择的2个灰度电压中，选择输入到所述缓冲电路的第1以及第2端子的电压。
全文摘要
本发明提供一种差动放大器，包括第1以及第2输入端子；输出端子；与第1以及第2输入端子相连的差动段；输入端与差动段的输出端相连、输出端与上述输出端子相连的放大段。差动段包括输入对的一个与第1输入端子T1相连，另一个与输出端子3相连的第1差动对；输入对的一个与第1输入端子相连，另一个与第2输入端子相连的第2差动对；为第1差动对提供电流的第1电流源；为第2差动对提供电流的第2电流源；与上述第1以及第2差动对的输出对相连的负载电路。第1差动对的输出对的一个和第2差动对的输出对的一个共同地连接，共同连接点成为上述差动段的输出端。
文档编号G02F1/13GK1612468SQ20041008599
公开日2005年5月4日 申请日期2004年10月27日 优先权日2003年10月27日
发明者土弘 申请人:日本电气株式会社, 恩益禧电子股份有限公司