专利名称：半导体光刻工艺的制作方法
技术领域：
本发明涉及一种用于半导体工艺的光刻工艺，尤其是涉及一种二次曝光的方法， 其可延长光刻工艺中光源的寿命，但不影响电路的临界尺度(criticaldimension，⑶)。
背景技术：
光刻技术在集成电路芯片的制造中扮演重要的角色，而不断改良的光学投影光刻工艺可使集成电路不断细化。因此，可使集成电路产业制造出更符合成本效益且功能更强大的半导体装置。在光学光刻工艺的领域中，以光敏材料涂布于硅晶片上且使之干燥。而后，使用曝光机，其以光源经由图案化的光掩模在晶片上曝光。于曝光后，再显影此晶片以将光掩模的图案转移至光敏材料。如此，图案化的光敏材料用于后续工艺(例如蚀刻)，以生成集成电路装置。虽然缩短用于曝光的光线波长可细化图案，但装置中的图案缩小太快，以致于单单减少曝照光线的波长已难以跟上图案微缩的速度。因此，发展出各种改善技术，像是光学邻近效应修正以及相位移技术，来解决此问题。而极端紫外光(EUV，EXtreme Ultraviolet) 光刻技术更为下一世代的光刻技术，此技术是使用13. 5纳米的极端紫外光波长。然而，由于极端紫外光技术需要高功率的能源，而限制了其晶片产出，故极端紫外光曝光机目前仍无法用于量产，而尚处于研发阶段。由此可知，目前为了降低成本，在极端光刻工艺可有效率使用于量产阶段前，业界急需能够延长深紫外光(DUV，De印Ultraviolet)光刻装置(例如KrF或ArF)的使用寿命的方法，特别是延长昂贵的准分子激光曝光机光源的使用寿命的方法。
发明内容
本发明的目的是提供改良的曝光方法，用以解决上述的问题。本发明提出一种半导体光刻工艺包含提供基材；在基材上形成光致抗蚀剂层； 将光致抗蚀剂层曝露于第一光源下，进行相对较低剂量的全面预曝光；将光致抗蚀剂层以步进及扫瞄的方式曝露于第二光源下，进行相对较高剂量的主曝光；以及对光致抗蚀剂层进行显影工艺。本发明亦提出一种半导体光刻工艺，包含提供基材；涂布光致抗蚀剂层于基材上；以步进及扫瞄的方式，对光致抗蚀剂层进行微曝光，以使光致抗蚀剂层曝光于相对较低剂量的第一光源；以步进及扫瞄的方式，对光致抗蚀剂层进行主曝光，以使光致抗蚀剂层曝光于相对较高剂量的第二光源，其特征在于主曝光是利用光掩模曝光；以及对光致抗蚀剂层进行显影工艺。
图1为根据本发明的优选实施例所绘示的使用于半导体工艺的二次曝光方法的流程图。图2为根据本发明的又一优选实施例所绘示的使用于半导体工艺的二次曝光方法的流程图。
具体实施例方式下述实施例将描述详细细节以使本发明可据以实施，但亦存在其他实施例，其不偏离本发明精神及权利要求。晶片与基材在此包含任何结构，例如集成电路结构，其具有暴露出的表面，且具有材料层沉积于其上。基材则包含半导体晶片，但基材另可意指在制造过程中的半导体结构，且可包含制造于其上的其他层。晶片与基材二者皆包含掺杂及未掺杂的半导体、以半导体或绝缘层为基底的外延层以及其他本领域所熟知的半导体结构。以下的实施例并非用以限制本发明，而本发明的范围由权利要求所界定。本发明为一种二次曝光或多次曝光的方法，其可延长光刻工艺中曝光机光源的寿命，但不影响电路的临界尺度。 虽然本文中部分的实施例以KrF(248纳米)曝光机为例，但亦可为KrF扫瞄曝光机、ArF扫瞄曝光机、F2扫瞄曝光机、极端紫外光曝光机或电子束曝光机等，本发明不以此为限。图1为根据本发明的优选实施例所绘示的使用于半导体工艺的二次曝光方法的流程图。如图1所示，首先，如步骤10，将光敏材料，例如为光致抗蚀剂层，涂布于半导体基材(未绘示)的主要表面上，其光致抗蚀剂层可为正型光致抗蚀剂或负型光致抗蚀剂，且光致抗蚀剂层可由传统的旋转涂布方法涂布于基材上。在形成光致抗蚀剂层后，可选择性地进行斜边清除(EBR，Edge Bevel Rinse)工艺，以清洗外围边缘部分的光致抗蚀剂层。本实施例中，光致抗蚀剂层具有使其成像的临界能量值。如步骤11，实施光致抗蚀剂的后烤工艺，此步骤在决定显影速率及光敏材料显影的均勻性方面扮演重要的角色，此工艺中将基材置于烤盘上加热，且基材可被加热至例如 105°C至130°C之间。如步骤12，在光致抗蚀剂的后烤工艺之后，进行晶边曝光工艺(WEE， Wafer Edge Exposure)，其使用例如紫外光、深紫外光或极端紫外光，曝光基材的外围环状区域。如步骤13，在不使用光掩模下，进行全面预曝光。在进行全面预曝光期间，以第一光源将基材表面的整片光致抗蚀剂层曝光，其第一光源例如为紫外光、深紫外光、极端紫外光或电子束，且第一光源的剂量低于能使光致抗蚀剂层成像的临界能量值。全面预曝光优选为低剂量全面曝光，例如剂量约为1. 0-2. 5mJ/cm2、波长为248纳米的全面预曝光。值得注意的是，只要不使用光掩模且光致抗蚀剂层不成像出图案，全面预曝光可实施于步进及扫瞄机内或实施于步进及扫瞄机外。在优选的情形下，全面预曝光可进行于步进及扫瞄机外，且结合晶边曝光步骤以增加晶片的产量。如步骤14，使用光掩模的主曝光以步进及扫瞄的方式进行。在主曝光工艺中，基材上的光致抗蚀剂层经由光掩模曝光，且使用具有预定剂量的第二光源曝光，以在光致抗蚀剂层中产生潜电路图案，其第二光源例如为紫外光、深紫外光、极端紫外光或电子束。第一光源的剂量以及第二光源的剂量的总和大于能使光致抗蚀剂层成像的临界能量值，而形成潜电路图案。依据本发明的优选实施例，主曝光的剂量高于全面预曝光的剂量，但远小于已知技术中的剂量。举例来说，主曝光可以波长为245纳米以及剂量约10-35mJ/cm2的相对较高的剂量实施。然而，使用于全面预曝光的第一光源可不同于使用于主曝光的第二光
4源。举例来说，全面预曝光可使用KrF激光，而主曝光可使用ArF激光，或全面预曝光可使用ArF激光，而主曝光可使用EUV激光。同样地，可进行不止一次的全面预曝光，例如可视需要于主曝光前或后，或是前与后，进行两次或是两次以上的全面预曝光。相较于已知技术，本发明的主曝光的剂量较低，且在光刻工艺中，本发明可在不影响临界尺度以及图案轮廓下延长光源寿命。此外，本发明亦可试用于下一世代的极端光刻工艺中，以解决缺乏适当功率光源而造成晶片产出无法提升的瓶颈。如步骤15，在使用光掩模进行主曝光之后，将基材上所曝光的光致抗蚀剂层进行曝光后的烘烤(PEB，Post Exposure Bake)工艺。最后，如步骤16，在曝光后的烘烤(PEB) 工艺之后，使用传统显影方法显影光致抗蚀剂层。在实施例中，可将具有光致抗蚀剂层的基材浸入显影液中。或者，可将显影液喷洒于光致抗蚀剂层上，以显影光致抗蚀剂层。图2为根据本发明的又一优选实施例所绘示的使用于半导体工艺的二次曝光方法的流程图。如图2所示，同样地，如步骤20，将光敏材料，例如光致抗蚀剂层，涂布于半导体基材(未绘示)的主表面上，其光致抗蚀剂层可为正型光致抗蚀剂或负型光致抗蚀剂，且光致抗蚀剂层可由传统的旋转涂布方法涂布于基材上。在形成光致抗蚀剂层后，可选择性地进行斜边清除(EBR)工艺，以清洗外围边缘部分的光致抗蚀剂层。本实施例中，光致抗蚀剂层具有使其成像的临限能量。如步骤21，实施光致抗蚀剂的后烤工艺，此步骤在决定显影速率及光敏材料显影的均勻性上扮演重要的角色，此工艺中将基材置于烤盘中加热，并将其加热至例如105°C至 130°C之间。如步骤22，在光致抗蚀剂的后烤工艺之后，进行晶边曝光(WEE)工艺，其使用例如紫外光、深紫外光或极端紫外光，曝光基材的外围环状区域。如步骤23，在不使用光掩模下，进行微曝光。在本实施例中，微曝光实施于步进及扫瞄曝光机内且以循序个别曝照的步进及扫瞄方式进行。换言之，每一于基材上的芯片区域可以预设的方向循序曝光。在个别曝照的微曝光期间，在各芯片区域内，在基材上的光致抗蚀剂层的表面将整片曝光于第一光源下，其第一光源例如为紫外光、深紫外光、极端紫外光或电子束，且第一光源的剂量低于能使光致抗蚀剂层成像的临界能量值。微曝光优选为低剂量全面曝光，例如剂量约1. 0-2. 5mJ/cm2，波长为248纳米的全面曝光。值得注意的是， 在微曝光期间并不使用光掩模以及光致抗蚀剂层并不成像出电路图案。如步骤M，接着以类似步骤23微曝光的步进及扫瞄方式进行使用光掩模的主曝光。在此工艺中，基材上的光致抗蚀剂层经由光掩模曝光，且使用具有预定剂量的第二光源进行曝光，以在光致抗蚀剂层中产生潜电路图案，其第二光源例如为紫外光、深紫外光、极端紫外光或电子束。第一光源的剂量以及第二光源的剂量的总和大于能使光致抗蚀剂层成像的临界能量值，而形成潜电路图案。依据本发明的优选实施例，主曝光的剂量高于微曝光的剂量，但远小于已知技术中的剂量。举例来说，主曝光可以于波长为248纳米以及约 10-35mJ/cm2左右相对较高的剂量下实施。在实施例中，使用于微曝光的第一光源与使用于主曝光的第二光源相同。相较于已知技术，本发明的主曝光的剂量较低，且在光刻工艺中，可在不影响临界尺度以及图案轮廓下延长曝光机光源寿命。此外，本发明亦可适用于下一世代的极端光刻工艺，以解决缺乏适当功率光源而造成晶片产出无法提升的瓶颈。如步骤25，在使用光掩模进行主曝光之后，将基材上曝光的光致抗蚀剂层进行曝光后的烘烤(PEB)工艺。最后，如步骤沈，在曝光后的烘烤(PEB)工艺之后，可使用传统显影方法显影光致抗蚀剂层。在实施例中，可将具有光致抗蚀剂层的基材浸入显影液中。或者，可将显影液喷洒于光致抗蚀剂层上，以显影光致抗蚀剂层。 以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的等同变化与修饰，皆应属本发明的涵盖范围。
权利要求
1.一种半导体光刻工艺，包含提供基材；于该基材上形成光致抗蚀剂层；将该光致抗蚀剂层曝露于第一光源下，进行相对较低剂量的全面预曝光；将该光致抗蚀剂层以步进及扫瞄的方式曝露于第二光源下，进行相对较高剂量的主曝光；以及对该光致抗蚀剂层进行显影工艺。
2.根据权利要求1所述的半导体光刻工艺，其特征在于该全面预曝光不使用光掩模。
3.根据权利要求1所述的半导体光刻工艺，其特征在于该第一及第二光源的剂量均低于使该光致抗蚀剂层成像的临界能量。
4.根据权利要求3所述的半导体光刻工艺，其特征在于该第一光源的剂量与第二光源的剂量的总和大于使该光致抗蚀剂层成像的该临界能量，以形成潜电路图案。
5.根据权利要求3所述的半导体光刻工艺，其特征在于使用于该全面预曝光的该第一光源不同于使用于该主曝光的该第二光源。
6.一种半导体光刻工艺，包含提供基材；涂布光致抗蚀剂层于该基材上；以步进及扫瞄的方式，对该光致抗蚀剂层进行微曝光，以使该光致抗蚀剂层曝光于相对较低剂量的第一光源；以步进及扫瞄的方式，对该光致抗蚀剂层进行主曝光，以使该光致抗蚀剂层曝光于相对较高剂量的第二光源，其特征在于该主曝光是利用光掩模曝光；以及对该光致抗蚀剂层进行显影工艺。
7.根据权利要求6所述的半导体光刻工艺，其特征在于该微曝光不使用光掩模。
8.根据权利要求6所述的半导体光刻工艺，其特征在于该第一及第二光源的剂量均低于使该光致抗蚀剂层成像的临界能量。
9.根据权利要求8所述的半导体光刻工艺，其特征在于该第一光源的剂量与该第二光源的剂量的总和大于使该光致抗蚀剂层成像的该临界能量，以形成潜电路图案。
10.根据权利要求6所述的半导体光刻工艺，其特征在于使用于该微曝光工艺的该第一光源与使用于该主曝光的该第二光源相同。
全文摘要
一种半导体光刻工艺包含提供基材；于基材上形成光致抗蚀剂层；将光致抗蚀剂层曝露于第一光源下，进行相对较低剂量的全面预曝光；将光致抗蚀剂层以步进及扫瞄的方式曝露于第二光源下，进行相对较高剂量的主曝光；于烘烤之后，对光致抗蚀剂层进行显影工艺。
文档编号G03F7/20GK102213914SQ20101022758
公开日2011年10月12日 申请日期2010年7月12日 优先权日2010年4月12日
发明者王逸铭, 黄沛霖, 黄浚彦 申请人:南亚科技股份有限公司