本申请基于2017年4月26日提交的临时申请序列no.62/490,330，其全部内容通过引用的方式并入本文。
本公开涉及图案布置误差，更具体地，涉及一种用于测量晶片上的图案布置误差的方法和系统。
背景技术
在半导体制造领域中，经常通过光刻工艺在半导体晶片上创建电路，其中通过光刻工艺，将光掩模(也称为标线片(reticle))用于例如使用远紫外(euv)光向晶片提供特定曝光。后续工艺可以蚀刻掉晶片的曝光区域(或非曝光区域)以在晶片上创建图案。
通常，使用多个光掩模(和多次曝光)来制造半导体，因此重要的是正确对准来自每个光掩模的曝光。此外，甚至单个光掩模图案在半导体晶片上的未对准都有可能导致缺陷。
光掩模图案在半导体晶片上的未对准可以被称为图案偏移。图案偏移，也称为图案布置误差(ppe)，可能会导致有缺陷的半导体。ppe可能是由euv光刻造成的。尽管可以使用计算光刻仿真来预测ppe，然而计算光刻仿真不检测或量化晶片上的ppe。
技术实现要素：
一种用于测量晶片上的图案布置误差(ppe)的方法包括接收光掩模图案。一个或多个单位单元图案被添加到光掩模图案。每个单位单元图案包括至少一个参考设计图案和至少一个ppe检查设计图案。光掩模由其上添加有一个或多个单位单元图案的光掩模图案制造。使用所制造的光掩模对晶片进行图案化。获取图案化晶片的显微镜图像。测量作为至少一个参考设计图案和至少一个ppe检查设计图案之间的位移的图案布置误差。
可以在光掩模图案上执行计算光刻仿真。可以将计算光刻仿真的结果与测量的图案布置误差进行比较，以确定计算光刻仿真的功效。
一个或多个单位单元图案可以以周期性间隔或在预定位置处被添加到光掩模图案。
每个单位单元图案可以包括多根平行线。
多根平行线可以包括作为参考设计图案的一部分的第一组平行线和作为ppe检查设计图案的一部分的第二组平行线。
第一组平行线可以比第二组平行线更密集地间隔。
第一组平行线可以与第二组平行线间隔开。
第一组平行线可以与第二组平行线相接触。
第一组平行线可以设置在第二组平行线的相对侧上。
第一组平行线可以以相等的间隔间隔开，且第二组平行线可以彼此间隔开的距离逐渐增大。
第一组平行线和第二组平行线可以包括水平线和垂直线。
每个单位单元图案可以包括第一组平行线和第二组平行线的排列、旋转90°的排列的副本、旋转180°的排列的副本以及旋转270°的排列的副本。
光掩模包括设置在其中的光掩模电路图案和设置在其中的一个或多个单位单元图案。
每个单位单元图案包括至少一个参考设计图案和至少一个ppe检查设计图案，所述参考设计图案包括第一组平行线，所述ppe检查设计图案包括比第一组平行线更稀疏地间隔的第二组平行线。
一个或多个单位单元图案可以以周期性间隔或在预定位置处设置在光掩模电路图案中。
第一组平行线可以与第二组平行线间隔开。
第一组平行线可以与第二组平行线相接触。
第一组平行线可以以相等的间隔间隔开，且第二组平行线可以彼此间隔开的距离逐渐增大。
多根平行线可以包括水平线和垂直线。
每个单位单元图案可以包括第一组平行线和第二组平行线的排列、旋转90°的排列的副本、旋转180°的排列的副本以及旋转270°的排列的副本。
一种用于测量晶片上的图案布置误差(ppe)的方法包括：使用显微镜对具有包括电路图案和一个或多个单位单元图案的图案的晶片进行成像。所述一个或多个单位单元图案中的每一个包括至少一个参考设计图案和至少一个ppe检查设计图案。测量作为至少一个参考设计图案和至少一个ppe检查设计图案之间的位移的图案布置误差。
附图说明
由于通过参考结合附图考虑时的以下详细描述使得本公开及其很多随附方面变得更好理解，因此可以获得对本本公开以及很多随附方面的更完整的理解，在附图中：
图1是示出了根据本发明构思的示例性实施例的用于检测并量化ppe的方法的流程图；
图2a、2b和2c是示出了根据本发明构思的示例性实施例的用于检测和量化ppe的系统的示意图；
图3是示出了根据本发明构思的示例性实施例的单位单元图案的若干示例的示意图；
图4是示出了根据本发明构思的示例性实施例的具有变化的间隔的单位单元图案的若干示例的示意图；
图5是示出了根据本发明构思的示例性实施例的具有水平线和垂直线以及变化的间隔的单位单元图案的若干示例的示意图；
图6是示出了根据本发明构思的示例性实施例的如何取得八个ppe测量的示意图；以及
图7示出了根据本发明构思的示例性实施例的可以执行ppe测量计算的计算机系统的示例。
具体实施方式
在描述附图中示出的本公开的示例性实施例时，为了清楚起见，采用特定术语。然而，本公开不旨在限于如此选择的特定术语，并且应该理解，每个特定元件包括以类似方式操作的所有技术等同物。
本发明构思的示例性实施例提供了一种用于检测和量化晶片上的图案布置误差(ppe)的程度的系统和方法。通过检测和量化晶片上的ppe，可以对制造进行微调以最小化ppe，从而提高制造产量并使浪费最小化。
图1是示出了根据本发明构思的示例性实施例的用于检测并量化ppe的方法的流程图。图2a、2b和2c是示出了根据本发明构思的示例性实施例的用于检测和量化ppe的系统的示意图。一个或多个单位单元设计可以被包括在光掩模的图案201中(步骤s101)。每个单位单元设计可以被包括在光掩模图案内的多个位置处，例如，以规则的间隔和/或在关键位置处。这可以通过将各种单位单元添加到光掩模图案设计来完成。应该理解，可以将多种不同类型的单位单元添加到光掩模图案，并且每种类型的单位单元可以重复任意次数。
包括单位单元设计201在内的光掩模图案可以用于例如使用诸如电子束或激光曝光工具的曝光工具202来产生光掩模203，其中所述曝光工具202可以在空白的光掩模上曝光图案。然后可以执行后续工艺以完成光掩模。
单位单元设计是包含两个元素中的每一个的测试图案。第一元素是参考设计，且第二元素是ppe检查设计。例如，由于euv光刻，参考设计包括不可能引起图案偏移的图案。参考设计可以包括彼此相同的图案。ppe检查设计可以包括可能会发生图案偏移的图案。尽管参考设计的每个实例可以是相同的，但是ppe检查设计的各种实例可以是彼此不同的。参考设计和ppe检查设计二者可以包括多组垂直线和/或水平线。然而，ppe检查设计的行间距(线之间的间隔)可以根据实例而变化，而参考设计的行间距在不同实例之间是相同的。
然后，可以使用包括单位单元设计的光掩模203来制造半导体晶片205(步骤s102)。这可以例如使用光刻和各种其他半导体加工步骤来执行。例如，半导体晶片205可以使用euv工具204经由光掩模203曝光于euv，以将掩模的图案曝光到半导体晶片205上。也可以使用步进工具(steppertool)来减小掩模图案在半导体晶片上的大小。
接下来，例如，可以使用诸如临界尺寸扫描电子显微镜(cd-sem)的显微镜206对所制造的半导体晶片205进行成像(步骤s103)。但是，也可以使用其他形式的显微镜。可以使用计算机系统207解释从显微镜产生的图像数据，以检测和量化ppe(步骤s104)。针对每个单位单元设计，这可以例如通过测量ppe检查设计相对于对应参考设计的位置来执行。该测量的位置可以是图案偏移值，并且可以相应地针对每个单位单元设计测量图案偏移值。图案偏移值可以表示在垂直和水平方向中的每个方向上的ppe检查设计和对应参考设计之间的位移。除了计算垂直和水平方向的图案偏移值之外，还可以测量关于单位单元设计上的水平和垂直偏差的其他信息。此外，由于ppe检查设计和参考设计可以在每个单位单元设计内重复提供，所以也可以测量从ppe检查设计到参考设计的对角最近的图案偏移值。可以在对角线方向上测量该对角图案偏移值。
尽管可以使用这些偏移值来评估所制造的晶片的质量(步骤s105)，但是偏移值的另一用途是将它们与使用计算光刻仿真根据光掩模图案直接计算的预期偏移值进行比较(步骤s106)，其中对光掩模的图案文件执行所述计算光刻仿真。这样，可以评估计算光刻仿真本身的质量(步骤s107)。
合适的计算光刻仿真的示例包括光学邻近校正(opc)和分辨率增强技术(ret)。
如上所述，单位单元可以包括多组水平线和/或垂直线，其参考设计显示出比ppe检查设计相对更少的布置误差。图3是示出了根据本发明构思的示例性实施例的单位单元图案的若干示例的示意图。应该理解的是，为了提供简化图示而减小了图3和本申请的其它附图中所示的参考设计线和ppe检查设计线的数量，且实际的线的数量可以基本上大于所示的线的数量。
在第一示例性单位单元301中，参考设计(实心条)被显示为与ppe检查设计(阴影条)间隔开。参考设计和ppe检查设计均可以包括多个水平线，其中参考设计的线更密集地间隔，且ppe检查设计的线更稀疏地间隔。本文中，参考设计的线与ppe检查设计的线长度相同。
在第二示例性单位单元302中，参考设计的水平线比ppe检查设计的水平线更短，且ppe检查设计的水平线与参考设计的至少一些水平线相接触。然而，与第一示例性单位单元301的情况一样，本文中，所有参考设计线的长度彼此相同，所有ppe检查设计线的长度彼此相同，且参考设计线更密集地间隔，而ppe检查设计线更稀疏地间隔。
在每个单位单元内，可以有多组参考设计线和/或多组ppe检查设计线。在第三示例性单位单元303中，存在两组参考设计线和一组ppe检查设计线。然而，如上述情况，参考设计的线更密集地间隔，而ppe检查设计的线更稀疏地间隔。在这种情况下，ppe检查设计线再次与至少一些参考设计线相接触。
由于分离的参考设计线和ppe检查设计线可能会产生与彼此相接触的参考设计线和ppe检查设计线不同的ppe，所以可以在单个光掩模图案内使用以两种方法为特征的单位单元。
上述单位单元中的一个或多个可以例如以规则的间隔和/或在关键位置处被提供在单个光掩模内，使得可以针对每个单位单元通过在所制造的晶片上的ppe检查设计和参考设计之间的位移来检测和量化ppe，因此可以理解在整个制造的晶片中的ppe分布。
此外，虽然可以在整个单位单元中保持恒定的参考设计的间隔，但是ppe检查设计的间隔可以改变。图4是示出了根据本发明构思的示例性实施例的具有变化的间隔的单位单元图案的若干示例的示意图。在情况1中，其包括三个单位单元的描述，参考设计线(实心填充条)被显示为与ppe检查设计线(阴影填充条)间隔开。该排列被显示为在三组中变化。在被标识为“密集图案”的第一组中，即使ppe检查设计线比参考设计线更稀疏地设置，但是ppe检查设计线是最密集的。在被标识为“贯通间距”的第二组中，ppe检查设计线与密集图案组的ppe检查设计线相比较不密集地间隔。在被标识为“iso图案”的第三组中，ppe检查设计线与贯通间距组的ppe检查设计线相比较不密集地间隔。应该再理解的是，在附图中，为了提供更简单的图示已经减少了所示的线的数量。
参考设计线在三组的每一组内相同地间隔，使得总是可以针对相同的参考设计图案测量ppe设计检查图案。
在图4中，情况1类似于图3的第一单位单元301，情况2类似于第二单位单元302，情况3类似于第三单位单元303，但是，如上所述，图4进一步显示了ppe检查设计线间隔的变化。
如上所述，单位单元可以包括水平线和垂直线二者，使得可以在水平和垂直二者方向上测量图案偏移。图5是示出了根据本发明构思的示例性实施例的具有水平线和垂直线以及变化的间隔的单位单元图案的若干示例的示意图。
从该图中可以看出，在情况1中，参考设计线和ppe检查设计线的类似图案例如全部以顺时针方向旋转0°(不旋转)、90°、180°和270°，尽管如此，它们也可以以逆时针方向旋转。情况1在此对应于图4所示的情况1以及图3所示的第一单位单元3()1。这组4个旋转可以包括单个单位单元设计，并且如同在图4中所示的情况那样，这里存在密集图案单位单元、贯通间距单位单元和iso图案单位单元。类似地存在情况2和情况3，如针对图3和图4所示和所述，其主要区别在于图5所示的单位单元每个包括图4所示的单位单元之一，其中所述单位单元具有上述一组0°、90°、180°和270°的旋转。
通过提供在其中具有旋转图案的单位单元设计，可以在四个角度取向(0°、90°、180°和270°)中的每一个上测量ppe。此外，例如，可以通过检查0°旋转的参考设计线与180°旋转的ppe检查设计线之间的位移来在对角线方向上测量ppe。然而，可以备选地或附加地在任何一组参考设计线与一组180°不同的ppe检查设计线之间测量对角线方向ppe。因此，有4种可能的方式来测量每个单位单元内的对角线方向ppe，并且根据本发明构思的一个示例性实施例，可以针对每个单位单元进行全部四个测量。在这种情况下，由于将会有四组水平/垂直位移，每个单位单元将具有八个ppe测量。
图6是示出了根据本发明构思的示例性实施例的如何取得八个ppe测量的示意图。每个测量(如双箭头所示)表示在水平和垂直二者方向上参考设计线和对应ppe检查设计线之间的距离。还表示出在一个角度取向的参考设计线与对角设置的另一角度取向的ppe检查设计线之间画出的对角线位移。
如上所述，可以使用计算机系统207根据捕获半导体晶片205的显微镜图像数据来计算ppe测量。图7示出了根据本发明构思的示例性实施例的可以执行这种计算的计算机系统的示例。ppe测量计算的计算机系统可以实现为在计算机系统(例如，大型机、个人计算机(pc)、手持式计算机、服务器等)上运行的软件应用的形式。软件应用可以存储在计算机系统本地可访问并且通过硬件有线或无线连接到网络(例如局域网或因特网)可访问的记录介质上。
一般被称为系统1000的计算机系统可以包括例如中央处理单元(cpu)1001、随机访问存储器(ram)1004、打印机接口1010、显示单元1011、局域网(lan)数据传输控制器1005、lan接口1006、网络控制器1003、内部总线1002以及一个或多个输入设备1009，例如，键盘，鼠标等。如图所示，系统1000可以经由链路1007连接到数据存储设备，例如，硬盘1008。
本文描述的示例性实施例是说明性的，并且可以在不脱离本公开的精神或所附权利要求的范围的情况下引入许多变化。例如，不同示例性实施例的元件和/或特征可以在本公开和所附权利要求的范围内彼此组合和/或彼此替换。