专利名称：用于执行信号转换的统一滤波器组的制作方法
技术领域：
本发明大体上涉及计算机及计算机相关技术。更具体地说，本发明涉及可用于计 算装置中的音频处理技术，所述计算装置包括移动计算装置、便携式媒体播放器、mp3播放 器、PDA等。
背景技术：
术语"音频处理"可指代音频信号的处理。音频信号为表示音频(即，在人类听觉 范围内的声音)的电信号。音频信号可为
图1说明利用统一滤波器组的音频重放系统；
图2说明利用统一滤波器组的另一音频重放系统；
图2A说明图2的系统中的某些组件的一种可能实施方案；
图2B说明图2的系统中的某些组件的另一可能实施方案；
图3说明统一滤波器组块及接口命令控制器的实例； 图3A说明图3的统一滤波器组块及接口命令控制器的一种可能实施方案；
图4说明用于解码AAC位流中的频率到时间转换的一种可能方法；
图5A到图5D说明用于执行修改型离散余弦逆变换(MDCT)及重叠/加法过程的 一种可能方法； 图6说明当正在解码AAC位流时可由统一滤波器组块实施频率到时间转换的一种 可能方式； 图7说明当正在解码AAC位流时用于频率到时间转换的方法； 图8说明对应于图7中所示的方法的装置加功能块； 图9说明作为解码MP3位流的部分的频率到时间转换的一种可能方法； 图10说明作为解码MP3位流的部分的合成多相滤波的一个方面； 图11说明当正在解码MP3位流时可由统一滤波器组块实施频率到时间转换的一
种可能方式； 图12说明当正在解码MP3位流时用于频率到时间转换的方法；
图13说明对应于图12中所示的方法的装置加功能块； 图14说明作为解码HE-AAC或HE-AAC v2位流的部分的频率到时间转换及时间到
6频率转换的一种可能方法； 图15说明当正在解码HE-AAC或HE-AAC v2位流时可由统一滤波器组块实施频率 到时间转换及时间到频率转换的一种可能方式； 图16说明当正在解码HE-AAC或HE-AAC v2位流时用于频率到时间转换及时间到 频率转换的方法； 图17说明对应于图16中所示的方法的装置加功能块； 图18说明作为解码WMA或WMA Pro位流的部分的频率到时间转换及/或时间到 频率转换的一种可能方法； 图19说明当正在解码WMA或WMA Pro位流时可由统一滤波器组块实施频率到时 间转换及/或时间到频率转换的一种可能方式； 图20说明当正在解码WMA或WMA Pro位流时用于频率到时间转换及/或时间到 频率转换的方法； 图21说明对应于图20中所示的方法的装置加功能块；
图22说明统一滤波器组块的另一实例；及
图23说明可用于移动装置中的各种组件。
具体实施例方式
本发明揭示一种用于执行信号转换的统一滤波器组。所述统一滤波器组可包括接 口，其接收与多种类型的经压縮音频位流有关的信号转换命令及附随数据。所述统一滤波
器组还可包括可重配置变换组件，其执行变换作为用于所述多种类型的经压縮音频位流的 信号转换的部分。所述统一滤波器组还可包括补充模块，其执行补充处理作为用于所述多 种类型的经压縮音频位流的所述信号转换的部分。所述统一滤波器组还可包括接口命令控 制器，其控制所述可重配置变换组件的配置、所述补充模块的配置及所述补充模块连接及 执行的次序。 本发明还揭示一种用于实施执行信号转换的统一滤波器组的方法。所述方法可包 括接收与多种类型的经压縮音频位流有关的信号转换命令及附随数据。所述方法还可包括 执行至少一个变换作为用于所述多种类型的经压縮音频位流的信号转换的部分。所述方法 还可包括执行补充处理作为用于所述多种类型的经压縮音频位流的所述信号转换的部分。 所述方法还可包括控制执行所述至少一个变换的可重配置变换组件的配置、执行所述补充 处理的补充模块的配置及所述补充模块连接及执行的次序。 本发明还揭示一种用于实施执行信号转换的统一滤波器组的设备。所述设备可包 括用于接收与多种类型的经压縮音频位流有关的信号转换命令及附随数据的装置。所述设 备还可包括用于执行至少一个变换作为用于所述多种类型的经压縮音频位流的信号转换 的部分的装置。所述设备还可包括用于执行补充处理作为用于所述多种类型的经压縮音频 位流的所述信号转换的部分的装置。所述设备还可包括用于控制执行所述至少一个变换的 可重配置变换组件的配置、执行所述补充处理的补充模块的配置及所述补充模块连接及执 行的次序的装置。 本发明还揭示一种用于实施统一滤波器组的计算机可读媒体。计算机可读媒体可 包括指令，所述指令在由处理器执行时致使所述处理器接收与多种类型的经压縮音频位流有关的信号转换命令及附随数据。所述指令还可致使所述处理器执行至少一个变换作为用 于所述多种类型的经压縮音频位流的信号转换的部分。所述指令还可致使所述处理器执行 补充处理作为用于所述多种类型的经压縮音频位流的所述信号转换的部分。所述指令还可 致使所述处理器控制执行所述至少一个变换的可重配置变换组件的配置、执行所述补充处 理的补充模块的配置及所述补充模块连接及执行的次序。 本发明还揭示一种用于实施统一滤波器组的集成电路。所述集成电路可经配置以 接收与多种类型的经压縮音频位流有关的信号转换命令及附随数据。所述集成电路还可经 配置以执行至少一个变换作为用于所述多种类型的经压縮音频位流的信号转换的部分。所 述集成电路还可经配置以执行补充处理作为用于所述多种类型的经压縮音频位流的所述 信号转换的部分。所述集成电路还可经配置以控制执行所述至少一个变换的可重配置变换 组件的配置、执行所述补充处理的补充模块的配置及所述补充模块连接及执行的次序。
图1说明利用统一滤波器组的音频重放系统100。系统100经展示为具有核心解 码处理器104。核心解码处理器104可经配置以处理输入音频位流102，且输出经解码的脉 冲码调制(PCM)样本106。 核心解码处理器104可经配置以解码各种不同格式的经压縮音频。可由核心解码 处理器104支持的经压縮音频格式的一些实例包括MPEG-1音频层3(MP3)、高级音频译码 (AAC)、高效率AAC (HE-AAC) 、 HE-AAC版本2 (HE-AAC v2)、视窗媒体音频(WMA) 、 WMA Pro、杜 比(Dolby) AC-3、杜比(Dolby) eAC-3、数字剧院系统(DTS)等。仅出于实例的目的来提供此 音频格式列表。本文中所述的方法可用于解码除此处特别列出的那些格式以外的其它音频 格式。 图1中展示用于一些经压縮音频格式的解码步骤。举例来说，解码WMA Pro位流 102a可包括霍夫曼(Huffman)解码108、逆量化110、频谱处理112、频率到时间转换114a、 时间到频率转换114b、频率延伸处理116、通道延伸处理118及另一频率到时间转换114a， 从而产生经解码的PCM样本106a。 作为另一实例，解码WMA位流102b可包括霍夫曼解码108、逆量化110、频谱处理 112及频率到时间转换114a，从而产生经解码的PCM样本106b。 作为另一实例，解码AAC位流102c可包括霍夫曼解码108、逆量化110、频谱处理 112及频率到时间转换114a，从而产生经解码的PCM样本106c。 作为另一实例，解码HE-AAC位流102d可包括霍夫曼解码108、逆量化110、频谱处 理112、频率到时间转换114a、时间到频率转换114b、频谱带复制处理120及另一频率到时 间转换114a，从而产生经解码的PCM样本106d。 作为另一实例，解码HE-AAC v2位流102e可包括霍夫曼解码108、逆量化110、频 谱处理112、频率到时间转换114a、时间到频率转换114b、频谱带复制处理120、参数立体处 理122及另一频率到时间转换114a，从而产生经解码的PCM样本106e。
作为另一实例，解码MP3位流102f可包括霍夫曼解码108、逆量化IIO及频率到时 间转换114a，从而产生经解码的PCM样本106f。 除频率到时间及/或时间到频率转换114以外的解码步骤可由核心解码处理器 104执行。频率到时间及/或时间到频率转换114可由统一滤波器组块124执行。换句话 说，每当时间到频率转换或频率到时间转换将作为解码输入音频位流102的过程的部分被执行时，核心解码处理器104均可调用可执行对应转换的统一滤波器组块124。统一滤波器 组块124可能能够执行所有转换114而不管正被解码的音频位流102的格式如何。换句话 说，统一滤波器组块124可经配置以执行用于不同类型的经压縮音频格式的转换114。
接口 115经展示为处于核心解码处理器104与统一滤波器组块124之间。接口 115促进核心解码处理器104与统一滤波器组块124之间的通信。核心解码处理器104可 将时间到频率或时间到频率转换命令117经由接口 115发送到统一滤波器组块124。统一 滤波器组块124可响应于从核心解码处理器104接收到转换命令117来执行对应转换。一 旦统一滤波器组块124执行了转换，其便可将指示其完成转换过程的消息发送回到核心解 码处理器104。所述消息可经由接口 115发送。 图2说明利用统一滤波器组的另一音频重放系统200。系统200经展示为具有MP3 解码块226a、 AAC/HE-AAC/HE-AAC v2解码块226b及WMA/WMA Pro解码块226c。 MP3解码 块226a、AAC/HE-AAC/HE-AAC v2解码块226b及WMA/WMA Pro解码块226c可经配置以分别 相对于MP3位流202a、AAC/HE-AAC/HE-AAC v2位流202b及WMA/WMA Pro位流202c来执行 除时间到频率及/或频率到时间转换以外的解码步骤。统一滤波器组块224可经配置以执 行时间到频率及/或频率到时间转换。统一滤波器组块224经展示为输出经解码的PCM样 本206。 参看图2A，统一滤波器组224可由处理器205实施。处理器205可与可配置存储 器空间207电子通信。 可存在存储于非易失性存储器217中针对每一类型的解码器的单独固件图像 209。举例来说，可存在对应于WMA Pro解码器的固件图像209a、对应于WMA解码器的固件 图像209b、对应于AAC解码器的固件图像209c、对应于HE-AAC解码器的固件图像209d、对 应于HE-AAC v2解码器的固件图像209e、对应于mp3解码器的固件图像209f等。
当正在解码音频位流102时，处理器205可将对应于适当解码器的固件图像209 加载到存储器空间207中。举例来说，如果正在解码MP3位流102f ，则处理器205可将MP3 固件图像209f加载到存储器空间207中。 存储器空间207可用于在解码期间存储各种种类的信息。举例来说，音频位流202 可存储于存储器空间207中。作为另一实例，PCM样本213(其可为解码过程的最终结果及 /或其可在解码过程的中间阶段期间产生)可存储于存储器空间207中。作为另一实例，可 在解码过程期间利用的系数215可存储于存储器空间207中。 或者，参看图2B，统一滤波器组224可跨越例如图2B中所示的第一处理器205a及 第二处理器205b等多个处理器来实施。可配置存储器空间207可在第一处理器205a与第 二处理器205b之间共享。非易失性存储器217还可在第一处理器205a与第二处理器205b 之间共享。 如本文中所使用，术语"处理器"可指代任何通用单芯片或多芯片微处理器(例如 ARM)或任何专用微处理器(例如数字信号处理器(DSP)、微控制器、可编程门阵列等)。在 一些配置中，处理器(例如，ARM及DSP)的组合可用于执行统一滤波器组224的功能。
图3说明统一滤波器组块324的实例。统一滤波器组块324可用作图1的音频重 放系统100中的统一滤波器组块124及/或图2的音频重放系统200中的统一滤波器组块 224。
统一滤波器组块324经展示为具有变换组件328。变换组件328可为可重配置的， 即其可以不同方式配置以实施不同类型的变换。可由可重配置变换组件328实施的变换的 一些实例包括I型离散余弦变换(DCT-I变换)、11型离散余弦变换(DCT-II变换)、111型
离散余弦变换(DCT-III变换)、IV型离散余弦变换(DCT-IV变换)、快速傅立叶变换(FFT)等。 统一滤波器组块324还经展示为具有各种补充模块330。这些补充模块330可执 行例如排列等各种补充处理操作。至少一些补充模块330 (例如，实施排列的补充模块330) 的特定配置可依据正由可重配置变换组件328实施的变换的类型而改变。
如图所示，接口命令控制器329可将控制信号331发送到可重配置变换组件328 及至少一些补充模块330。在任何给定时间处由可重配置变换组件328实施的变换可依据 从接口命令控制器329接收的控制信号331而定。另外，至少一些补充模块330 (例如，实施 排列的补充模块330)的配置可依据从接口命令控制器329接收的控制信号331而定。控 制信号331还可致使在各种组件之间建立适当数据路径连接。控制信号331还可指定组件 执行的次序。 在图3中，统一滤波器组324包括可重配置变换组件328，其可以不同方式配置以 实施不同类型的变换。然而，作为替代方案，统一滤波器组可用仅单一不可重配置变换组件 而非可重配置变换组件328来实施。换句话说，统一滤波器组可用经配置以实施单一变换 的变换组件及其对应补充模块来实施。 再次参看图3中所示的统一滤波器组324，可存在由接口命令控制器329发送到补
充模块330a、330b、330d、330e、330g的两个单独控制信号331。第一信号可包括用以改变配
置的命令。第二信号可包括可用于实施所述配置改变的特定参数。或者，接口命令控制器
329可将单一控制信号331发送到补充模块330a、330b、330d、330e、330g，且此单一控制信
号可包括用以改变配置的命令与用于实施所述配置改变的特定参数两者。 补充模块330可包括组件330a，其执行优化重叠/加法运算。此组件330a可被称
为优化重叠/加法运算组件330a。以下将描述优化重叠/加法运算。 补充模块330还可包括组件330b，其执行可与修改型离散余弦变换(MDCT变换)
有关的排列。此类型的排列可被称为MDCT排列，且执行此排列的组件330b可被称为MDCT
排列组件330b。以下将描述MDCT排列。 补充模块330还可包括组件330c，其执行分析多相滤波。此组件330c可被称为分 析多相滤波组件330c。以下将描述分析多相滤波。 补充模块330还可包括组件330d，其执行可与实施分析滤波器组有关的排列。此 类型的排列可被称为分析滤波器组排列，且实施此排列的组件330d可被称为分析滤波器 组排列组件330d。以下将描述分析滤波器组排列。 补充模块330还可包括组件330e，其执行可与实施合成滤波器组有关的排列。此 类型的排列可被称为合成滤波器组排列，且实施此排列的组件330e可被称为合成滤波器 组排列组件330e。以下将描述合成滤波器组排列。 补充模块330还可包括组件330f，其执行DCT-I1变换。此组件330f可被称为 DCT-II变换组件330f。 补充模块330还可包括组件330g，其当正在解码MP3位流时执行可与实施合成滤
10波器组有关的排列。此类型的排列可被称为MP3排列，且实施此排列的组件330g可被称为 MP3排列组件330g。以下将描述MP3排列。 补充模块330还可包括组件330h，其执行合成多相滤波。此组件330h可被称为合 成多相滤波组件330h。以下将描述合成多相滤波。 统一滤波器组块324内的各种功能块可以硬件来实施。或者，这些功能块可以由 处理器执行的软件模块来实施。又或者，这些功能块可由硬件与软件的组合执行。
参看图3A，接口命令控制器329可由第一处理器305a实施，且统一滤波器组324 可由第二处理器305b实施。第一处理器305a可为(例如)ARM，且第二处理器305b可为数 字信号处理器(DSP)。或者，接口命令控制器329及统一滤波器组324可由单一处理器实 施。 可配置存储器空间307及/或非易失性存储器317可在第一处理器305a与第二处 理器305b之间共享。可配置存储器空间307可类似于图2A及图2B中所示的可配置存储 器空间207，且非易失性存储器317可类似于图2A及图2B中所示的非易失性存储器217。
第一处理器305a及第二处理器305b、可配置存储器空间307及非易失性存储器 317可由一个或一个以上总线耦合。图3A中展示单一总线319。 现将描述若干实例，其展示统一滤波器组块(例如图3中所示的统一滤波器组块 324)可如何用于执行用于不同类型的经压縮音频位流的时间到频率及/或频率到时间转 换。这些实例涉及基于DCT-IV变换的实施方案。举例来说，参看图3的统一滤波器组块 324，这些实例假定可重配置变换组件328经配置以实施DCT-IV变换。然而，可代替DCT-IV 变换而使用其它变换。举例来说，可使用DCT-I变换、DCT-II变换、DCT-III变换、DCT-IV 变换、FFT等。与基于DCT-IV变换的实施方案有关的特定细节的描述不应被解释为限制本 发明的范围。 第一实例涉及执行作为解码AAC位流的部分的频率到时间转换。这可包括执 行修改型离散余弦逆变换aMDCT变换)，其后是重叠/加法运算。这在题目为"信息技 术-移动图片及相关联音频的一般译码(Information Technology-Generic coding of movingpictures and associated audio)"的论文(公开于IS0/IEC JTC1/SC29WG11MPEG， 国际标准IS0/IEC IS13818-7，第7部分高级音频译码(AAC) ， 1997年)中论述。
重叠/加法运算可包括使MDCT变换结果的第一半部与合成窗口的上升部分相 乘，使来自先前帧的頂DCT变换结果的第二半部(即，已被延迟一个帧的样本)与合成窗口 的尾部部分相乘，且将这些乘积相加在一起。来自当前帧的頂DCT变换结果的第二部分可 被保存以用于下一帧重构。 图4中展示用于作为解码AAC位流的部分的频率到时间转换的此方法。修改型离 散余弦变换(MDCT)系数446经展示为被提供到MDCT变换组件448。 MDCT变换组件448 的输出经展示为被提供到重叠/加法组件450。更具体地说，MDCT变换组件448的输出经 展示为被提供到乘法器466a，所述乘法器466a使MDCT变换结果与合成窗口的上升部分相 乘。MDCT变换组件448的输出还经展示为被提供到帧延迟组件464，所述帧延迟组件464 将MDCT变换组件448的输出延迟一个帧。帧延迟组件464的输出经展示为被提供到乘法 器466b，所述乘法器466b使MDCT变换组件448的经延迟输出与合成窗口的尾部部分相 乘。乘法器466a、466b的输出经展示为由加法器468相加在一起。PCM样本406经展示为
11从加法器468输出。 MDCT变换可通过执行DCT-IV变换且接着执行可被称为MDCT排列的排列来实 施。这在1992年公开的H S 马尔瓦(H. S. Malvar)的题目为"具有重叠变换的信号处理 (Signal processing with lapped transforms)"的论文中论述。DCT-IV变换可根据等式 (1)来执行: 其中X(k)及u(n)分别为DCT-IV输入及输出，且N为DCT-IV的阶数。
相对于图5A到图5C来i兑明MDCT排列。图5A展示N点MDCT系数X (k) 552被作 为输入提供到頂DCT组件548。 MDCT组件548的输出经展示为2N点时间样本y (n) 554。
2N点时间样本y (n) 554经展示为被作为输入提供到重叠/加法组件550。重叠/ 加法组件550的输出经展示为N点PCM样本x (n) 556。 如上文所指示，MDCT变换可通过执行DCT-IV变换且其后执行MDCT排列来实施。 图5B展示N点MDCT系数X (k) 552被作为输入提供到DCT-IV变换组件528。 DCT-IV变换组 件528的输出被展示为N点时间样本u(n)558。 N点时间样本u(n)558经展示为作为输入 提供到MDCT排列组件560。 MDCT排列组件560的输出被展示为2N点时间样本y (n) 554。 2N点时间样本y(n)554被展示为作为输入提供到重叠/加法组件550。重叠/加法组件 550的输出被展示为N点PCM样本x(n)556。 图5C更详细说明MDCT排列。明确地说，图5C说明MDCT排列组件560的输入 (艮P， N点时间样本u(n)558)与MDCT排列组件560的输出(即，2N点时间样本y (n) 554) 之间的关系。 MDCT排列及重叠/加法运算可组合在一起。这在2005年1月公开的3GPP TS26. 410 :"普通音频编解码器音频处理功能；增强型aacPlus普通音频编解码器；浮点 ANSI-C代石马"General audio codec audio processing functions ;Enhanced aacPlus ge證alaudio codec ;Floating-point ANSI-C code)，，中论述。所得组合可被称为优化重 叠/加法运算。优化重叠/加法运算可包括将N点时间样本u (n) 558转换为N点PCM样本 x (n) 556而不存储2N点时间样本y (n) 554。因此，与重叠/加法运算相比，优化重叠/加法 运算可产生百分之五十的存储器节省。 图5D展示从DCT-IV变换组件528输出的N点时间样本u (n) 558被提供到执行优 化重叠/加法运算的组件530。 N点PCM样本x (n) 556被展示为从优化重叠/加法组件530 输出。 图6说明可由统一滤波器组块624实施的在各种解码器中的频率到时间及/或时 间到频率转换中使用的一种可能方式。统一滤波器组块624类似于图3的统一滤波器组块 324。统一滤波器组块624被展示为具有可重配置变换组件628、优化重叠/加法组件630a、 MDCT排列组件630b、分析多相滤波组件630c、分析滤波器组排列组件630d、合成滤波器组 排列组件630e、 DCT-II变换组件630f 、 MP3排列组件630g及合成多相滤波组件630h。
如上文所论述，执行用于AAC位流的频率到时间转换可包括执行MDCT变换，其后 是执行重叠/加法运算。这可通过执行DCT-IV变换且接着执行优化重叠/加法运算来完 成。现将描述展示统一滤波器组块624可如何用于执行这些操作的实例。
接口命令控制器629可将控制信号631发送到可重配置变换组件628。在图6中 以点线展示控制信号631。控制信号631可致使可重配置变换组件628变得经配置以实施 DCT-IV变换。 接口命令控制器629还可将控制信号631发送到优化重叠/加法组件630a、MDCT 排列组件630b、分析滤波器组排列组件630d、合成滤波器组排列组件630e及MP3排列组件 630g。控制信号631可致使这些补充模块630a、630b、630d、630e、630g变得经配置以实施 依据正由可重配置变换组件628实施的特定变换(例如，DCT-IV变换)而定的排列。控制 信号631还可致使以特定次序执行所述组件。以下即将更详细地描述数据路径连接及组件 执行发生的次序。 MDCT系数652可作为输入提供到可重配置变换组件628 (如上文所指示，其可经 配置用于DCT-IV变换)。MDCT系数652可经由接口 615来接收。MDCT系数652可被发送 到统一滤波器组块624或由统一滤波器组块624获取。接口 615可为图1的音频重放系统 IOO中的接口 115。可重配置变换组件628可执行如上所述的DCT-IV变换。可重配置变换 组件628的输出经展示为被提供到优化重叠/加法组件630a。优化重叠/加法组件630a可 执行如上所述的优化重叠/加法运算。PCM样本656经展示为从优化重叠/加法组件630a 输出。 图7说明当正在解码AAC位流时用于频率到时间转换的方法700。方法700可由 统一滤波器组块624实施。 方法700可包括接收(702)MDCT系数652以及执行(704) MDCT变换及重叠/加 法运算。如上文所论述，执行(704) MDCT变换及重叠/加法运算可通过执行(706)DCT-IV 变换以及执行(708)优化重叠/加法运算来完成。方法700还可包括输出(710)PCM样本 656。 以上所述的图7的方法700可通过对应于图8中所说明的装置加功能块800的各 种硬件及/或软件组件及/或模块来执行。换句话说，图7中所说明的块702到710对应 于图8中所说明的装置加功能块802到810。 下一实例涉及执行作为解码MP3位流的部分的频率到时间转换。这可包括执 行MDCT、执行重叠/加法运算且接着实施合成滤波器组。这在1994年公开的ISO/ IECJTC1/SC29WG11MPEG国际标准IS0/IEC IS13818-3 "信息技术_移动图片及其相关联 音步员的一般编石马(Information technology-Generic coding of moving pictures and associatedaudio)"第3部分音频中论述。 图9中展示用于作为解码MP3位流的部分的频率到时间转换的此方法。MDCT系数 952经展示为被作为输入提供到MDCT/0LA(重叠/加法)组件972。 MDCT/OLA组件972 经展示为输出子带矩阵974。合成滤波器组976可将子带矩阵974转换为PCM样本956。
现将描述合成滤波器组976的一种可能实施方案。实施合成滤波器组976可包括 执行缓冲器移位操作，其可由以下伪码表示
for(i = 1023 ;i < 64 ;i—)
V[i] = V[i-64]; 实施合成滤波器组976还可包括执行用于子带样本Sk的矩阵运算，其可由以下伪 码表示
<formula>formula see original document page 14</formula> <formula>formula see original document page 14</formula> 此矩阵运算可通过执行DCT-II变换且接着执行可被称为MP3排列的排列来实 施。这在1994年K 康斯坦丁尼德斯(K. Konstantinides)在IEEE信号处理快报(IEEE SignalProcessing Letter)第1巻第26-28页公开的题目为"MPEG音频译码中的快速子带 滤波(Fast subband filtering in MPEG audio coding)"的文章中论述。DCT-II变换可 根据以下等式(2)执行，且排列可根据以下等式(3)执行。
<formula>formula see original document page 14</formula> (2) <formula>formula see original document page 14</formula> Z实施合成滤波器组976还可包括执行合成多相滤波。合成多相滤波可包括如图 10中所示从给定样本缓冲器V 1079构建样本向量U 1078，且接着执行原型低通滤波器系 数W的开窗操作及样本计算操作以输出32个PCM样本向量S。开窗操作及样本计算操作可 由以下伪码表示 for(i = 0 ;i < 512 ;i++)
U[i] = V[i]*W[i]
for(j = 0 ;j < 32 ;j++) sLj] = |]u[j + 32*i] 图11说明当正在解码MP3位流时可由统一滤波器组块1124实施频率到时间转换 的一种可能方式。统一滤波器组块1124类似于图3的统一滤波器组块324。统一滤波器 组块1124经展示为具有可重配置变换组件1128、优化重叠/加法组件1130a、MDCT排列组 件1130b、分析多相滤波组件1130c、分析滤波器组排列组件1130d、合成滤波器组排列组件 1130e、DCT-II组件1130f、MP3排列组件1130g及合成多相滤波组件1130h。
如上文所论述，执行用于MP3位流的频率到子带转换及接着子带到时间转换可包 括执行頂DCT，其后是执行重叠/加法运算。这可通过执行DCT-IV变换且接着执行优化重 叠/加法运算来完成。现将描述展示统一滤波器组块1124可如何用于执行这些操作的实 例。 接口命令控制器1129可将控制信号1131发送到可重配置变换组件1128。在图 11中以点线展示控制信号1131。控制信号1131可致使可重配置变换组件1128变得经配 置以实施DCT-IV。 接口命令控制器1129还可将控制信号1131发送到优化重叠/加法组件1130a、 MDCT排列组件1130b、分析滤波器组排列组件1130d、合成滤波器组排列组件1130e及MP3 排列组件1130g。控制信号1131可致使这些补充模块1130a、1130b、1130d、1130e、1130g变 得经配置以实施依据DCT-IV而定的排列。控制信号1131还可致使在各种组件之间建立适 当数据路径连接。控制信号1131还可致使以特定次序执行所述组件。以下即将更详细地描述数据路径连接及组件执行发生的次序。 MDCT系数1152可作为输入提供到可重配置变换组件1128 (如上文所指示，其可 经配置用于DCT-IV)。 MDCT系数1152可经由接口 1115来接收。MDCT系数1152可被发送 到统一滤波器组块1124或由统一滤波器组块1124获取。接口 1115可为图1的音频重放 系统100中的接口 115。可重配置变换组件1128可执行如上所述的DCT-IV变换。可重配 置变换组件1128的输出经展示为被提供到优化重叠/加法组件1130a。优化重叠/加法 组件1130a可执行如上所述的优化重叠/加法运算。子带样本1180经展示为从优化重叠 /加法组件1130a输出。子带样本1180接着可作为输入反馈回到合成滤波器组。
如上文所论述，实施合成滤波器组可包括执行可由DCT-II变换实施的矩阵运算 及可被称为MP3排列的排列。因此，子带样本1180可作为输入反馈回到DCT-II变换组件 1130f 。 DCT-II变换组件1130f可相对于子带样本1180执行DCT-II变换，如上所述。DCT-II 变换可根据以上等式(2)来执行。如图11中所示，DCT-II变换组件1130f可利用可重配 置变换组件1128 (如上文所指示，其可经配置用于DCT-IV变换)以有效地执行DCT-II变 换。DCT-II变换组件1130f的输出经展示为被提供到MP3排列组件1130g。 MP3排列 组件1130g可执行MP3排列，如上文所述。MP3排列可根据以上等式(3)来执行。
如上文所论述，实施合成滤波器组还可包括执行合成多相滤波。因此，MP3排列组 件1130g的输出经展示为被提供到合成多相滤波组件1130h。可如上所述执行合成多相滤 波。PCM样本1156经展示为从合成多相滤波组件1130h输出。 图12说明当正在解码MP3位流时用于频率到时间转换的方法1200。方法1200可 由统一滤波器组块1124实施。 方法1200可包括接收(1202)MDCT系数1152以及执行(1204) MDCT及重叠/加 法运算。如上文所论述，执行(1204) MDCT及重叠/加法运算可通过执行(1206) DCT-IV变 换及执行(1208)优化重叠/加法运算来完成。 方法1200还可包括实施(1210)合成滤波器组976。实施(1210)合成滤波器组 976还可包括执行矩阵运算，其可通过执行(1212)DCT-II变换且接着执行(1214)可被称为 MP3排列的排列来实施。实施(1210)合成滤波器组976还可包括执行(1216)合成多相滤 波。方法1200还可包括输出(1218)PCM样本1156。 以上所述的图12的方法1200可通过对应于图13中所说明的装置加功能块1300 的各种硬件及/或软件组件及/或模块来执行。换句话说，图12中所说明的块1202到1218 对应于图13中所说明的装置加功能块1302到1318。 下一实例涉及执行作为解码HE-AAC或HE-AAC v2位流的部分的频率到时间及时 间到频率转换。在此论述中，术语"HE-AAC型位流"指代HE-AAC位流或HE-AAC v2位流。
执行作为解码HE-AAC型位流的部分的频率到时间及时间到频率转换可包括执行 IMDCT、执行重叠/加法运算、实施分析滤波器组及实施合成滤波器组。这在2003年11月 公开的ISO/IEC JTC1/SC29 WG11 MPEG "ISO/IEC 14496-3 :2001/AMD 1 :2003文本带宽 扩展(Text of ISO/IEC 14496-3 :2001/AMD 1 :2003，bandwidth extension)"中论述。参 看图14，MDCT系数1452经展示为被作为输入提供到MDCT/OLA(重叠/加法)组件1472。 IMDCT/OLA组件1472经展示为输出PCM样本1456a。
150122] PCM样本1456a经展示为被作为输入提供到分析滤波器组组件1482。分析滤波器 赶组件1482经展示为输出子带矩阵1480a。
0123] 子带矩阵1480a经展示为由频谱带复制组件1484处理。频谱带复制组件1484经 展示为输出子带矩阵1480b 。
0124] 子带矩阵1480b经展示为被作为输入提供到合成滤波器组组件1486。合成滤波器 赶组件1486经展示为输出PCM样本1456b。
0125] 分析滤波器组的一种可能实施方案可包含分析缓冲器移位、分析多相滤波及矩阵 运算。分析缓冲器移位可包括为新样本腾出空间及以逆向次序添加新样本。这可根据以下 等式(4)及(5)进行
0126]x[n+32]=x[n] 其中n = 0到319—22 (4) 0127] x[31-n]=(下一样本)其中n二0到31 (5) 0128] 分析多相滤波可包括将原型低通滤波器系数的开窗操作应用于存储在分析缓冲 器中的样本且执行部分和。这可根据以下等式(6)及(7)进行 0129]Z[n] = x[n]*C[n] 其中n = 0到319 (6)
0130] 0131] 0132]
〃["]-力Z[" + w氺64]其中n = 0至lj 63
(7)
m=0
实施分析滤波器组接着可通过执行矩阵运算来完成，其可由以下等式(8)表示
n=0
5
"丄 2
2w-丄 2
>其中k = 0至lj 63 (8)
0133] 所述矩阵运算可通过执行可被称为分析滤波器组排列的排列且接着执行DCT-IV 变换来实施。分析滤波器组排列可根据以下等式(9)、 (10)及(11)来执行
0134] U' (n)
0135] "(2")=
0136] t>(2" + l)=
=U(63-n)，
"'(O), [/'(64 —n)， "'(33),
'"'(I), Z7'0 + l), "'(32)，
(9)
w = 0 w = l,… n = 31
n = 0 = 1,… n = 31
30
30
(10)
(11)
0137] DCT-IV变换可根据以下等式(12)来执行。等式(8)中所示的子带样本可由等式 13)获得。
0138] 0139]
63
lY, 1 w + — II & + —
,2 A 2
(12)
. 、641.....
X(k) = V(k)-jV(63-k) (13) 0140] 合成滤波器组可类似于以上参看解码MP3位流所述的合成滤波器组来实施。如上 所述，实施合成滤波器组可包括矩阵运算，其后是合成多相滤波。然而，可能在用于MP3位 流的合成滤波器组实施方案与用于HE-AAC型位流的合成滤波器组实施方案之间存在某些 差异。举例来说，对于HE-AAC型位流，缓冲器大小可为1280 (对于MP3位流，其可为1024)， 多相滤波器阶数可为640 (对于MP3位流，其可为512)，且可输出64 X 32个PCM样本(对于 MP3位流，可输出32 X 18个PCM样本)。
而且，用于HE-AAC型位流的合成滤波器组实施方案可利用不同于用于MP3位流的 合成滤波器组实施方案的矩阵运算。用于HE-AAC型位流的矩阵运算可由以下等式(14)表 示 对于n = O，l，…，127，
、， i i <formula>formula see original document page 17</formula>
对应于等式(14)的矩阵运算可被实施为两次DCT-IV变换，其后是可被称为合成 滤波器组排列的排列。所述DCT-IV变换可由等式(15)及(16)表示
对于n = O，l，…，63，
63
<formula>formula see original document page 17</formula>
所述合成滤波器组排列可由等式(17)表示
对于n = O，l， ...，63，x(n) = (-l)nUi(n)-ur(n) (17)
x(127-n) = (-l)nUi(n)+ur(n) 图15说明当正在解码HE-AAC型位流时可由统一滤波器组块1524实施频率到时 间及时间到频率转换的一种可能方式。统一滤波器组块1524类似于图3的统一滤波器组 块324。统一滤波器组块1524经展示为具有可重配置变换组件1528、优化重叠/加法组件 1530a、MDCT排列组件1530b、分析多相滤波组件1530c、分析滤波器组排列组件1530d、合成 滤波器组排列组件1530e、DCT-I1变换组件1530f、MP3排列组件1530g及合成多相滤波组 件1530h。 如上文所论述，执行用于HE-AAC型位流的频率到时间及时间到频率转换可包括 执行MDCT，其后是执行重叠/加法运算。这可通过执行DCT-IV变换且接着执行优化重叠 /加法运算来完成。执行用于HE-AAC型位流的频率到时间及时间到频率转换还可包括实施 分析滤波器组。这可通过执行分析多相滤波，其后是分析滤波器组排列，其后是DCT-IV变 换来完成。执行用于HE-AAC型位流的频率到时间及时间到频率转换还可包括实施合成滤 波器组。如上文所论述，这可通过执行两次DCT-IV变换，其后是合成滤波器组排列，其后是 合成多相滤波来完成。现将描述展示统一滤波器组块1524可如何用于执行这些操作的实 例。 接口命令控制器1529可将控制信号1531发送到可重配置变换组件1528。在图 15中以点线展示控制信号1531。控制信号1531可致使可重配置变换组件1528变得经配 置以实施DCT-IV。 接口命令控制器1529还可将控制信号1531发送到优化重叠/加法组件1530a、 MDCT排列组件1530b、分析滤波器组排列组件1530d、合成滤波器组排列组件1530e及MP3 排列组件1530g。控制信号1531可致使这些补充模块1530a、 1530b、 1530d、 1530e、 1530g变 得经配置以实施依据DCT-IV而定的排列。控制信号1531还可致使在各种组件之间建立适 当数据路径连接。控制信号1531还可致使以特定次序执行所述组件。以下即将更详细地描述数据路径连接及组件执行发生的次序。 MDCT系数1552可被作为输入提供到可重配置变换组件1528 (如上文所指示，其可 经配置用于DCT-IV)。 MDCT系数1552可经由接口 1515来接收。MDCT系数1552可被发送 到统一滤波器组块1524或由统一滤波器组块1524获取。接口 1515可为图1的音频重放 系统100中的接口 115。可重配置变换组件1528可执行如上所述的DCT-IV变换。可重配 置变换组件1528的输出经展示为被提供到优化重叠/加法组件1530a。优化重叠/加法组 件1530a可执行如上所述的优化重叠/加法运算。PCM样本1556a经展示为从优化重叠/ 加法组件1530a输出。 从优化重叠/加法组件1530a输出的PCM样本1556a可被反馈回且作为输入提供 到分析多相滤波组件1530c。分析多相滤波组件1530c的输出经展示为被作为输入提供到 分析滤波器组排列组件1530d，且分析滤波器组排列组件1530d的输出经展示为被作为输 入提供到可重配置变换组件1528 (如上文所指示，其可经配置用于DCT-IV)。子带样本1580 经展示为从可重配置变换组件1528输出。 从可重配置变换组件1528输出的子带样本1580可被反馈回到核心解码处理器 1504，所述核心解码处理器1504执行频谱带复制以产生延伸的子带样本1557。这些延伸 的子带样本1557可被作为输入提供到统一滤波器组块1524。核心解码处理器1504还可 发送命令以建立统一滤波器组块1524中所需的连接以便执行用于合成滤波器组的所需操 作。所述命令可使统一滤波器组块1524的输入成为可重配置变换组件1528的输入。可重 配置变换组件1528的输出可被作为输入提供到合成滤波器组排列组件1530e。合成滤波器 组排列组件1530e的输出经展示为被作为输入提供到合成多相滤波组件1530h。 PCM样本 1556b经展示为由合成多相滤波组件1530h输出。 图16说明当正在解码HE-AAC型位流时用于频率到时间及时间到频率转换的方法 1600。方法1600可由统一滤波器组块1524实施。 方法1600可包括接收(1602)MDCT系数1552以及执行(1604) MDCT及重叠/加 法运算。如上文所论述，执行(1604)MDCT及重叠/加法运算可通过执行(1606)DCT-IV变 换及执行(1608)优化重叠/加法运算来完成。 方法1600还可包括实施(1610)分析滤波器组。如上文所论述，实施分析滤波器 组可包括执行(1612)分析多相滤波、执行(1614)分析滤波器组排列及执行(1616)DCT-IV 变换。分析多相滤波可根据以上等式(6)及(7)来执行。分析滤波器组排列可根据以上等 式(9) 、(10)及(11)来执行。DCT-IV变换可根据以上等式(12)来执行。由分析滤波器组 产生的子带样本1580可被返回(1617)到核心解码处理器1504。 统一滤波器组块1524可接收(1619)延伸的子带样本1557。方法1600还可包括 实施(1618)合成滤波器组。如上文所论述，实施(1618)合成滤波器组可包括执行(1620) 两次DCT-IV变换、执行(1622)合成滤波器组排列及执行(1624)合成多相滤波。DCT-IV变 换可根据以上等式(15)及(16)来执行。合成滤波器组排列可根据以上等式(17)来执行。 可以上述方式来执行合成多相滤波。方法1600还可包括输出(1526)PCM样本1556b。
以上所述的图16的方法1600可通过对应于图17中所说明的装置加功能块1700 的各种硬件及/或软件组件及/或模块来执行。换句话说，图16中所说明的块1602到1626 对应于图17中所说明的装置加功能块1702到1726。
下一实例涉及执行作为解码WMA或WMA Pro位流的部分的域转换。在此论述中， 术语"WMA型位流"指代WMA位流或丽APro位流。 执行作为解码WMA型位流的部分的频率到时间及/或时间到频率转换可包括执行 MDCT、执行重叠/加法运算及执行MDCT。这在图18中展示。MDCT系数1852a经展示为被 作为输入提供到MDCT/0LA(重叠/加法)组件1872a。 MDCT/OLA组件1872a经展示为输 出PCM样本1856a。 PCM样本1856a经展示为被作为输入提供到执行MDCT的组件1892。 MDCT组件 1892经展示为输出MDCT系数1852b。 MDCT系数1852b经展示为被作为输入提供到执行频率延伸处理的组件1816。频 率延伸处理组件1816的输出经展示为被作为输入提供到执行通道延伸处理的组件1818。 通道延伸处理组件1818经展示为输出MDCT系数1852c。 MDCT系数1852c经展示为被作为输入提供到另一 MDCT/OLA组件1872b。 MDCT/ OLA组件1872b经展示为输出PCM样本1856b。 MDCT可通过执行排列(其可被称为MDCT排列)且接着执行DCT-IV变换来实施。 所述MDCT排列可根据等式(18)来执行
对于n = O，l， ...，127，<formula>formula see original document page 19</formula> 所述DCT-IV变换可根据等式(19)来执行 对于k = 0， 1， ...，255，<formula>formula see original document page 19</formula> 图19说明当正在解码WMA型位流时可由统一滤波器组块1924实施频率到时间及 /或时间到频率转换的一种可能方式。统一滤波器组块1924类似于图3的统一滤波器组 块324。统一滤波器组块1924经展示为具有可重配置变换组件1928、优化重叠/加法组件 1930a、MDCT排列组件1930b、分析多相滤波组件1930c、分析滤波器组排列组件1930d、合成 滤波器组排列组件1930e、DCT-I1变换组件1930f、MP3排列组件1930g及合成多相滤波组 件1930h。 如上文所论述，执行用于WMA型位流的频率到时间及/或时间到频率转换可包括 执行MDCT，其后是执行重叠/加法运算。这可通过执行DCT-IV变换且接着执行优化重叠 /加法运算来完成。执行用于WMA型位流的频率到时间及/或时间到频率转换还可包括执 行MDCT。这可通过执行MDCT排列且接着执行DCT-IV变换来完成。执行用于WMA型位流 的频率到时间及/或时间到频率转换还可包括第二次执行MDCT，其后是第二次执行重叠/ 加法运算。现将描述展示统一滤波器组块1924可如何用于执行这些操作的实例。
接口命令控制器1929可将控制信号1931发送到可重配置变换组件1928。在图 19中以点线展示控制信号1931。控制信号1931可致使可重配置变换组件1928变得经配 置以实施DCT-IV。 接口命令控制器1929还可将控制信号1931发送到优化重叠/加法组件1930a、 MDCT排列组件1930b、分析滤波器组排列组件1930d、合成滤波器组排列组件1930e及MP3排列组件1930g。控制信号1931可致使这些补充模块1930a、1930b、1930d、1930e、1930g变 得经配置以实施依据DCT-IV而定的排列。控制信号1931还可致使在各种组件之间建立适 当数据路径连接。控制信号1931还可致使以特定次序执行所述组件。以下即将更详细地 描述数据路径连接及组件执行发生的次序。 MDCT系数1952a可被作为输入提供到可重配置变换组件1928 (如上文所指示，其 可经配置用于DCT-IV变换)。MDCT系数1952a可经由接口 1915来接收。MDCT系数1952a 可被发送到统一滤波器组块1924或由统一滤波器组块1924获取。接口 1915可为图1的 音频重放系统100中的接口 115。可重配置变换组件1928可执行如上所述的DCT-IV变换。 DCT-IV变换的结果可被提供到优化重叠/加法组件1930a。优化重叠/加法组件1930a可 执行如上所述的优化重叠/加法运算。PCM样本1956a可从优化重叠/加法组件1930a输 出。 由优化重叠/加法组件1930a输出的PCM样本1956a可被反馈回且作为输入提供 到MDCT排列组件1930b。 MDCT排列组件1930b的输出可被作为输入提供到可重配置变换 组件1928 (如上文所指示，其可经配置用于DCT-IV变换)。MDCT系数1952b经展示为由可 重配置变换组件1928输出。 由可重配置变换组件1928输出的MDCT系数1952b可被反馈回到核心解码处理器 1904，以用于执行频率延伸处理及通道延伸处理。核心解码处理器1904可输出延伸的MDCT 系数1952c。这些延伸的MDCT系数1952c可被作为输入提供到统一滤波器组块1924。核 心解码处理器1904还可发送命令以对所提供的输入执行MDCT。所述命令可使统一滤波器 组块1924的输入成为可重配置变换组件1928的输入，所述可重配置变换组件1928可执行 DCT-IV变换。DCT-IV变换的结果可被提供到优化重叠/加法组件1930a。优化重叠/加法 组件1930a可执行如上所述的优化重叠/加法运算。PCM样本1956b可从优化重叠/加法 组件1930a输出。 图20说明当正在解码WMA型位流时用于频率到时间及/或时间到频率转换的方 法2000。方法2000可由统一滤波器组块1924实施。 方法2000可包括接收(2002) MDCT系数1952a及执行(2004) MDCT及重叠/加法 运算。如上文所论述，执行(2004) MDCT及重叠/加法运算可通过执行(2006) DCT-IV变换 及执行(2008)优化重叠/加法运算来完成。 方法2000还可包括执行(2010)MDCT。如上文所论述，MDCT可通过执行(2012) MDCT排列及执行(2014) DCT-IV变换来实施(2010)。 MDCT系数1952b可被返回(2015)到核心解码处理器1904。核心解码处理器1904 可执行频率延伸处理及通道延伸处理。统一滤波器组块1924接着可接收(2017)延伸的 MDCT系数1952c 。 方法2000还可包括第二次执行(2016) MDCT及重叠/加法运算。如上文所论述， 执行(2016) MDCT及重叠/加法运算可通过执行(2018) DCT-IV变换及执行(2020)优化重 叠/加法运算来完成。方法2000还可包括输出(2022) PCM样本2056b。
以上所述的图20的方法2000可由对应于图21中所说明的装置加功能块2100的 各种硬件及/或软件组件及/或模块来执行。换句话说，图20中所说明的块2002到2022 对应于图21中所说明的装置加功能块2102到2122。
20
图22说明统一滤波器组块2224的另一实例。统一滤波器组块2224类似于图3 的统一滤波器组块324，除了如下所述以外。统一滤波器组块2224包括可重配置变换组件 2228及各种补充模块2230。 统一滤波器组块2224包括所述补充模块中的一些补充模块的多个组。举例来说， 统一滤波器组块2224包括N组的优化重叠/加法运算组件2230a (1). . . 2230a (N)。统一滤 波器组块2224还包括N组的MDCT排列组件2230b (1). . . 2230b (N)。统一滤波器组块2224 还包括N组的分析滤波器组排列组件2230d (1). . . 2230d (N)。统一滤波器组块2224还包括 N组的合成滤波器组排列组件2230e (1). . . 2230e (N)。统一滤波器组块2224还包括N组的 MP3排列组件2230g(l). . . 2230g(N)。不同组的补充模块2230可对应于由可重配置变换组 件2228实施的不同变换。 统一滤波器组块2224还包括分析多相滤波组件2230C、DCT-II变换组件2230f及 合成多相滤波组件2230h。 接口命令控制器2229可将控制信号2231发送到可重配置变换组件2228。由可重 配置变换组件2228实施的变换可依据从接口命令控制器2229接收的控制信号2231而定。 控制信号2231还可致使在各种组件之间建立适当数据路径连接。控制信号2231还可致使 以特定次序执行所述组件。 接口命令控制器2229还可将控制信号2231发送到开关2241。如上文所指示，统 一滤波器组块2224包括补充模块2230中的一些补充模块的多个组。使用这些补充模块中 的哪些补充模块可依据正由可重配置变换组件2228实施的变换而定。开关2241可依据从 接口命令控制器2229接收的控制信号2231来选择将使用这些补充模块2230中的哪些补 充模块。在图22中，开关2241被展示为选择包含第一优化重叠/加法运算组件2230a (1)、 第一 MDCT排列组件2230b (1)、第一分析滤波器组排列组件2230d (1)、第一合成滤波器组排 列组件2230e (1)及第一 MP3排列组件2230g(l)的一组补充模块2230。
图23说明可用于移动装置2302中的各种组件。移动装置2302为可经配置以实 施本文中所述的各种方法的装置的实例。 移动装置2302可包括处理器2304，其控制移动装置2302的操作。处理器2304还 可被称为中央处理单元(CPU)。可包括只读存储器(ROM)与随机存取存储器(RAM)两者的 存储器2306将指令及数据提供到处理器2304。存储器2306的一部分还可包括非易失性随 机存取存储器(NVRAM)。处理器2304通常基于存储在存储器2306内的程序指令来执行逻 辑及算术运算。存储器2306中的指令可能可执行以实施本文中所述的方法。
移动装置2302还可包括外壳2308，所述外壳2308可包括发射器2310及接收器 2312以允许移动装置2302与远程位置之间的数据发射及接收。发射器2310及接收器2312 可组合为收发器2314。天线2316可附着于外壳2308且电耦合到收发器2314。移动装置 2302还可包括(未图示)多个发射器、多个接收器、多个收发器及/或多个天线。
移动装置2302还可包括信号检测器2318，其可用于检测及量化由收发器2314接 收的信号的电平。信号检测器2318可将此些信号检测为总能量、每伪噪声(PN)码片的导 频能量、功率谱密度及其它信号。移动装置2302还可包括数字信号处理器(DSP)2320以供 用于处理信号。 移动装置2302的各种组件可由总线系统2322耦合在一起，所述总线系统2322除
21了数据总线以外还可包括功率总线、控制信号总线及状态信号总线。然而，为清晰起见，在 图23中将各种总线说明为总线系统2322。 根据本发明，移动装置中的电路可适于接收与多种类型的经压縮音频位流有关的 信号转换命令及附随数据。相同电路、不同电路或者相同或不同电路的第二区段可适于执 行变换作为用于所述多种类型的经压縮音频位流的信号转换的部分。第二区段可有利地耦 合到第一区段，或其可包含于与第一区段相同的电路中。另外，相同电路、不同电路或者相 同或不同电路的第三区段可适于执行补充处理作为用于所述多种类型的经压縮音频位流 的信号转换的部分。第三区段可有利地耦合到第一及第二区段，或其可包含于与第一及第 二区段相同的电路中。另外，相同电路、不同电路或者相同或不同电路的第四区段可适于控 制提供以上所述的功能性的电路或电路区段的配置。第一到第四区段中的任一者可单独或 组合地作为集成电路的部分。 如本文中所使用，术语"确定"涵盖多种动作，且因此，"确定"可包括推算、计算、处 理、推导、调查、查找(例如，在表、数据库或另一数据结构中查找)、查明及其类似物。而且， "确定"可包括接收(例如，接收信息)、存取(例如，在存储器中存取数据)及其类似物。而 且，"确定"可包括解析、选择、挑选、建立及其类似物。 短语"基于"并不意指"仅基于"，除非另有明确指定。换句话说，短语"基于"描述 "仅基于"与"至少基于"两者。 结合本发明描述的各种说明性逻辑块、模块及电路可用经设计以执行本文中所描 述的功能的通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列 信号(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其任何组合来 实施或执行。通用处理器可为微处理器，但在替代方案中，处理器可为任何市售处理器、控 制器、微控制器或状态机。处理器还可被实施为计算装置的组合，例如DSP与微处理器的组 合、多个微处理器、结合DSP核心的一个或一个以上微处理器或任何其它此类配置。
结合本发明描述的方法或算法的步骤可直接在硬件中、在由处理器执行的软件模 块中或在两者的组合中体现。软件模块可驻留于此项技术中已知的任何形式的存储媒体 中。可使用的存储媒体的一些实例包括RAM存储器、快闪存储器、ROM存储器、EPR0M存储 器、EEPROM存储器、寄存器、硬盘、可装卸盘、CD-ROM等等。软件模块可包含单一指令或许多 指令，且可分布于若干不同码段上、不同程序中及多个存储媒体上。存储媒体可耦合到处理 器，使得所述处理器可从所述存储媒体读取信息及将信息写入到所述存储媒体。在替代方 案中，存储媒体可与处理器成一体式。 本文中所揭示的方法包含用于实现所述方法的一个或一个以上步骤或动作。方法 步骤及/或动作可在不脱离权利要求书的范围的情况下相互交换。换句话说，除非指定了 步骤或动作的特定次序，否则特定步骤及/或动作的次序及/或使用可在不脱离权利要求 书的范围的情况下被修改。 所描述的功能可以硬件、软件、固件或其任何组合来实施。如果以软件实施，则功 能可作为一个或一个以上指令存储于计算机可读媒体上。计算机可读媒体可为可由计算 机存取的任何可用媒体。借助于实例而非限制，计算机可读媒体可包含RAM、 R0M、 EEPR0M、 CD-R0M或其它光盘存储装置、磁盘存储装置或其它磁性存储装置，或可用于以指令或数据 结构形式携载或存储所要程序代码且可由计算机存取的任何其它媒体。如本文中所使用的
22磁盘及光盘包括紧密光盘(CD)、激光光盘、光学光盘、数字通用光盘(DVD)、软盘及Blu-ray⑧
光盘，其中磁盘通常以磁性方式再现数据，而光盘则用激光以光学方式再现数据。 软件或指令还可经由传输媒体来传输。举例来说，如果使用同轴电缆、光纤电缆、
双绞线、数字订户线(DSL)或例如红外线、无线电及微波等无线技术从网站、服务器或其它
远程源传输软件，则同轴电缆、光纤电缆、双绞线、DSL或例如红外线、无线电及微波等无线
技术包括在传输媒体的定义中。 此外，应了解用于执行本文中所描述的方法及技术的模块及/或其它适当装置 (例如由图8到图9、图13到图14、图17到图18及图21到图22所说明的那些)可由移动 装置及/或基站在适当时下载及/或以其它方式获得。举例来说，此装置可耦合到服务器 以促进用于执行本文中所描述的方法的装置的转移。或者，本文中所描述的各种方法可经 由存储装置(例如，随机存取存储器(RAM)、只读存储器(R0M)、例如紧密光盘(CD)或软盘 等物理存储媒体等)提供，使得移动装置及/或基站在将所述存储装置耦合或提供到所述 装置后便可获得各种方法。此外，可利用用于将本文中所描述的方法及技术提供到装置的 任何其它适当技术。 应理解，权利要求书不限于以上所说明的精确配置及组件。可在不脱离权利要求 书的范围的情况下，在本文中所描述的系统、方法及设备的布置、操作及细节方面做出各种 修改、改变及变化。
权利要求
一种用于执行信号转换的统一滤波器组，其包含接口，其接收与多种类型的经压缩音频位流有关的信号转换命令及附随数据；可重配置变换组件，其执行变换作为用于所述多种类型的经压缩音频位流的信号转换的部分；补充模块，其执行补充处理作为用于所述多种类型的经压缩音频位流的所述信号转换的部分；及接口命令控制器，其控制所述可重配置变换组件的配置、所述补充模块的配置及所述补充模块连接及执行的次序。
2. 根据权利要求l所述的统一滤波器组，其中所述补充模块包含优化重叠/加法组件， 其结合修改型离散余弦逆变换(頂DCT)排列来执行重叠/加法运算。
3. 根据权利要求1所述的统一滤波器组，其中所述补充模块包含 II型离散余弦变换(DCT-II变换)组件，其执行DCT-II变换；排列组件，其执行排列，所述排列经结构化以使得所述DCT-II变换及所述排列共同实 施矩阵乘法运算；及合成多相滤波组件，其执行合成多相滤波。
4. 根据权利要求1所述的统一滤波器组，其中所述补充模块包含 合成滤波器组排列组件，其执行合成滤波器组排列；及 合成多相滤波组件，其执行合成多相滤波。
5. 根据权利要求1所述的统一滤波器组，其中所述补充模块包含 分析多相滤波组件，其执行分析多相滤波；及 分析滤波器组排列组件，其执行分析滤波器组排列。
6. 根据权利要求1所述的统一滤波器组，其中所述补充模块包含执行MDCT排列的修改 型离散余弦变换(MDCT)排列组件。
7. 根据权利要求1所述的统一滤波器组，其进一步包含所述统一滤波器组的输出，所 述输出被反馈回到所述统一滤波器组的输入中。
8. 根据权利要求1所述的统一滤波器组，其中所述统一滤波器组实施于移动装置中。
9. 一种用于实施执行信号转换的统一滤波器组的方法，其包含 接收与多种类型的经压縮音频位流有关的信号转换命令及附随数据； 执行至少一个变换作为用于所述多种类型的经压縮音频位流的信号转换的部分； 执行补充处理作为用于所述多种类型的经压縮音频位流的所述信号转换的部分；及 控制执行所述至少一个变换的可重配置变换组件的配置、执行所述补充处理的补充模块的配置及所述补充模块连接及执行的次序。
10. 根据权利要求9所述的方法，其中执行补充处理包含结合修改型离散余弦逆变换 (MDCT)排列来执行重叠/加法运算。
11. 根据权利要求9所述的方法，其中执行补充处理包含 执行II型离散余弦变换(DCT-II变换)；执行排列，所述排列经结构化以使得所述DCT-II变换及所述排列共同实施矩阵乘法 运算；及执行合成多相滤波。
12. 根据权利要求9所述的方法，其中执行补充处理包含 执行合成滤波器组排列；及执行合成多相滤波。
13. 根据权利要求9所述的方法，其中执行补充处理包含 执行分析多相滤波；及 执行分析滤波器组排列。
14. 根据权利要求9所述的方法，其中执行补充处理包含执行修改型离散余弦变换 (MDCT)排列。
15. 根据权利要求9所述的方法，其进一步包含将所述统一滤波器组的输出反馈回到 所述统一滤波器组的输入中。
16. 根据权利要求9所述的方法，其中在移动装置中实施所述统一滤波器组。
17. —种用于实施执行信号转换的统一滤波器组的设备，其包含 用于接收与多种类型的经压縮音频位流有关的信号转换命令及附随数据的装置；用于执行至少一个变换作为用于所述多种类型的经压縮音频位流的信号转换的部分的装置；用于执行补充处理作为用于所述多种类型的经压縮音频位流的所述信号转换的部分 的装置；及用于控制执行所述至少一个变换的可重配置变换组件的配置、执行所述补充处理的补 充模块的配置及所述补充模块连接及执行的次序的装置。
18. 根据权利要求17所述的设备，其中所述用于执行补充处理的装置包含用于结合修 改型离散余弦逆变换(頂DCT)排列来执行重叠/加法运算的装置。
19. 根据权利要求17所述的设备，其中所述用于执行补充处理的装置包含 用于执行II型离散余弦变换(DCT-II变换)的装置；用于执行排列的装置，所述排列经结构化以使得所述DCT-II变换及所述排列共同实 施矩阵乘法运算；及用于执行合成多相滤波的装置。
20. 根据权利要求17所述的设备，其中所述用于执行补充处理的装置包含 用于执行合成滤波器组排列的装置；及 用于执行合成多相滤波的装置。
21. 根据权利要求17所述的设备，其中所述用于执行补充处理的装置包含 用于执行分析多相滤波的装置；及用于执行分析滤波器组排列的装置。
22. 根据权利要求17所述的设备，其中所述用于执行补充处理的装置包含用于执行修 改型离散余弦变换(MDCT)排列的装置。
23. 根据权利要求17所述的设备，其进一步包含用于将所述统一滤波器组的输出反馈 回到所述统一滤波器组的输入中的装置。
24. 根据权利要求17所述的设备，其中所述设备为移动装置。
25. —种包含用于实施统一滤波器组的指令的计算机可读媒体，所述指令在由处理器 执行时致使所述处理器接收与多种类型的经压縮音频位流有关的信号转换命令及附随数据；执行至少一个变换作为用于所述多种类型的经压縮音频位流的信号转换的部分； 执行补充处理作为用于所述多种类型的经压縮音频位流的所述信号转换的部分；及 控制执行所述至少一个变换的可重配置变换组件的配置、执行所述补充处理的补充模 块的配置及所述补充模块连接及执行的次序。
26. 根据权利要求25所述的计算机可读媒体，其中执行补充处理包含结合修改型离散 余弦逆变换(頂DCT)排列来执行重叠/加法运算。
27. 根据权利要求25所述的计算机可读媒体，其中执行补充处理包含 执行II型离散余弦变换(DCT-II变换)；执行排列，所述排列经结构化以使得所述DCT-II变换及所述排列共同实施矩阵乘法 运算；及执行合成多相滤波。
28. 根据权利要求25所述的计算机可读媒体，其中执行补充处理包含 执行合成滤波器组排列；及执行合成多相滤波。
29. 根据权利要求25所述的计算机可读媒体，其中执行补充处理包含 执行分析多相滤波；及执行分析滤波器组排列。
30. 根据权利要求25所述的计算机可读媒体，其中执行补充处理包含执行修改型离散 余弦变换(MDCT)排列。
31. 根据权利要求25所述的计算机可读媒体，其中所述指令还致使所述处理器将所述 统一滤波器组的输出反馈回到所述统一滤波器组的输入中。
32. 根据权利要求25所述的计算机可读媒体，其中所述统一滤波器组实施于移动装置中。
33. —种用于实施统一滤波器组的集成电路，所述集成电路经配置以 接收与多种类型的经压縮音频位流有关的信号转换命令及附随数据； 执行至少一个变换作为用于所述多种类型的经压縮音频位流的信号转换的部分； 执行补充处理作为用于所述多种类型的经压縮音频位流的所述信号转换的部分；及 控制执行所述至少一个变换的可重配置变换组件的配置、执行所述补充处理的补充模块的配置及所述补充模块连接及执行的次序。
34. 根据权利要求33所述的集成电路，其中执行补充处理包含结合修改型离散余弦逆 变换(頂DCT)排列来执行重叠/加法运算。
35. 根据权利要求33所述的集成电路，其中执行补充处理包含 执行II型离散余弦变换(DCT-II变换)；执行排列，所述排列经结构化以使得所述DCT-II变换及所述排列共同实施矩阵乘法 运算；及执行合成多相滤波。
36. 根据权利要求33所述的集成电路，其中执行补充处理包含 执行合成滤波器组排列；及执行合成多相滤波。
37. 根据权利要求33所述的集成电路，其中执行补充处理包含 执行分析多相滤波；及执行分析滤波器组排列。
38. 根据权利要求33所述的集成电路，其中执行补充处理包含执行修改型离散余弦变 换(MDCT)排列。
39. 根据权利要求33所述的集成电路，其中所述集成电路进一步经配置以将所述统一 滤波器组的输出反馈回到所述统一滤波器组的输入中。
40. 根据权利要求33所述的集成电路，其中所述统一滤波器组实施于移动装置中。
全文摘要
本发明提供一种用于执行信号转换的统一滤波器组，其可包括接收与多种类型的经压缩音频位流有关的信号转换命令的接口。所述统一滤波器组还可包括可重配置变换组件，其执行变换作为用于所述多种类型的经压缩音频位流的信号转换的部分。所述统一滤波器组还可包括补充模块，其执行补充处理作为用于所述多种类型的经压缩音频位流的所述信号转换的部分。所述统一滤波器组还可包括接口命令控制器，其控制所述可重配置变换组件及所述补充模块的配置。
文档编号G10L19/02GK101743587SQ200880024694
公开日2010年6月16日 申请日期2008年7月18日 优先权日2007年7月19日
发明者刘尚忆, 埃迪·L·T·乔伊, 尼迪什·拉马钱德拉·卡马特, 苏雷什·德瓦拉帕里, 萨米尔·库马尔·古普塔 申请人:高通股份有限公司