基于二乘二取二架构的四/六线制道岔驱动装置的制作方法

本实用新型涉及一种铁路信号设备，尤其是涉及一种基于二乘二取二架构的四/六线制道岔驱动装置。

背景技术：

为实现对四/六线制道岔的安全驱动并采集四/六线制道岔的表示信息，需要搭建较为复杂的继电电路和监测电路。这些继电器和监测电路设计和施工成本较高，需占用较大的机房空间。另外，当某个继电器发生故障时，无法及时报警，对故障进行定位，给现场维护工作带来了较大不便。

技术实现要素：

本实用新型的目的就是为了克服上述现有技术存在的缺陷而提供一种基于二乘二取二架构的四/六线制道岔驱动装置，利用高性能电路板取代以往继电电路，大大降低施工和维护成本。

本实用新型的目的可以通过以下技术方案来实现：

一种基于二乘二取二架构的四/六线制道岔驱动装置，包括联锁下位机IPS、联锁维护台SDM、四/六线制道岔驱动模块PDDM4/6和全电子通信模块EIOCOM2，所述的四/六线制道岔驱动模块PDDM4/6、全电子通信模块EIOCOM2、联锁下位机IPS依次连接，所述的全电子通信模块EIOCOM2与联锁维护台SDM连接。

所述的联锁下位机IPS、全电子通信模块EIOCOM2和四/六线制道岔驱动模块PDDM4/6均为二乘二取二的安全冗余系统。

所述的四/六线制道岔驱动模块PDDM4/6设有支持一组四/六线制道岔的驱动模块和表示信息采集模块，并带有对自身模块上的安全器件进行周期性检测的检测模块。

所述的四/六线制道岔驱动模块PDDM4/6还包括FPGA、CPU、CAN总线和电源模块，所述的CPU分别与FPGA、CAN总线和电源模块连接，所述的驱动模块包括分别与FPGA连接的允许继电器和方向继电器，所述的CAN总线与全电子通信模块EIOCOM2连接，所述的电源模块分别与允许继电器和方向继电器连接。

所述的FPGA和CPU均采用双通道结构。

所述的四/六线制道岔驱动模块PDDM4/6还包括分别与允许继电器、方向继电器、电源模块连接的隔离模块。

所述的四/六线制道岔驱动模块PDDM4/6还包括与隔离模块连接的熔丝模块

与现有技术相比，本实用新型具有以下优点：

1)该系统基于二取二架构和BIT技术，保证了安全性；利用高性能CPU和FPGA及小型继电器，取代以往继电电路方式，降低了施工难度和项目成本；而二乘二的冗余设计并支持热插拔，可以大大提高系统可靠性和可维护性。

2)系统能够以更低成本，更简单的施工来实施，以更方便的方式维护，来取代以往的继电电路和监测电路；PDDM4/6能够根据IPS发送的命令，驱动四/六线制道岔转动并采集道岔表示信息。

附图说明

图1为本实用新型四/六线制道岔驱动系统结构示意图；

图2为本实用新型四/六线制道岔驱动模块PDDM4/6内部原理图。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本实用新型的一部分实施例，而不是全部实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都应属于本实用新型保护的范围。

如图1所示，一种基于二乘二取二架构的四/六线制道岔驱动装置，利用高性能电路板取代以往继电电路，降低施工和维护成本。该系统包括联锁下位机IPS，联锁维护台SDM，四/六线制道岔驱动模块PDDM4/6，全电子通信模块EIOCOM2。四/六线制道岔驱动模块PDDM4/6经过全电子通信模块EIOCOM2从联锁下位机IPS获取到道岔驱动命令。根据所收到的命令来驱动四/六线制道岔转动，待道岔到位后采集道岔表示信息，同时将模块维护信息发给联锁维护台SDM。该系统基于二取二架构和BIT技术，保证了安全性；利用高性能CPU和FPGA及小型继电器，取代以往继电电路方式，降低了施工难度和项目成本；而二乘二的冗余设计并支持热插拔，可以大大提高系统可靠性和可维护性。IPS，SDM和PDDM4/6均为自主研发系统。

所述的四/六线制道岔驱动模块PDDM4/6支持一组道岔。2个互为冗余的四/六线制道岔驱动模块PDDM4/6同时驱动一组四/六线制道岔和采集一组四/六线制道岔表示信息，任何一个故障不影响另一个模块，同时板卡支持热插拔，提高可维护性。

所述的联锁下位机IPS，全电子通信模块EIOCOM2，四/六线制道岔驱动模块PDDM4/6均为双系热备系统，其中EIOCOM2和PDDM4/6支持热插拔。相对于以往继电电路，施工难度和设备占用空间都大大降低，从工程和硬件上节约了成本。

如图2所示，所述的四/六线制道岔驱动模块PDDM4/6设有支持一组四/六线制道岔的驱动模块11和表示信息采集模块12，并带有对自身模块上的安全器件进行周期性检测的检测模块，所述的驱动模块11和表示信息采集模块12分别与四/六线制道岔2连接。

所述的四/六线制道岔驱动模块PDDM4/6还包括依次连接的FPGA和CPU，所述的驱动模块包括分别与FPGA连接的允许继电器、方向继电器，所述的CPU与全电子通信模块EIOCOM2连接；

所述的FPGA周期性地对允许继电器、方向继电器、电源模块状态进行采样，并分别发给CPU，CPU通过电源模块状态和允许方向继电器状态来判断板卡状态，然后进行二乘二取二比较得到最终的板卡状态；所述的CPU通过全电子通信模块EIOCOM2将板卡状态发送给联锁维护台SDM。所述的FPGA和CPU均采用双机热备冗余。

所述的四/六线制道岔驱动模块PDDM4/6还包括分别与允许继电器、方向继电器、电源模块和FPGA连接的隔离模块13，当允许继电器、方向继电器或电源模块发生异常的时候，隔离模块13断开继电器供电。

所述的四/六线制道岔驱动模块PDDM4/6还包括与隔离模块连接的熔丝模块14，当所述的隔离模块故障或板卡出现影响安全性的异常情况时，熔丝模块14将烧断板卡熔丝，将板卡导向安全态。

四/六线制道岔驱动模块PDDM4/6支持四/六线制道岔的驱动以及当前表示信息的采集；CPU根据从IPS收到的四/六线制驱动命令，通过FPGA来控制继电器控制单元来驱动继电器的吸起和落下。表示采集模块定期采集道岔的表示信息并将该信息发送给CPU。FPGA会定期回读允许和方向继电器的状态，并传送给CPU，CPU会以此判断继电器控制模块状态。四/六线制道岔驱动模块PDDM4/6将驱动模块、驱动电流以及道岔表示信息等信息发给SDM。

以上所述，仅为本实用新型的具体实施方式，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本实用新型的保护范围之内。因此，本实用新型的保护范围应以权利要求的保护范围为准。