具有改善的温度范围的薄膜的制作方法
【专利摘要】本发明披露了器件和形成所述器件的方法。所述器件包含基底和薄膜。所述基底的特征为具有第一热膨胀系数。所述薄膜与基底的表面连接，并且特征为具有第二热膨胀系数。所述薄膜包含呈压缩状态的第一层和第二层，和呈拉伸状态的第三层，所述第三层位于第一层和第二层之间。所述薄膜在一定温度范围内为净拉伸状态。
【专利说明】具有改善的温度范围的薄膜
【技术领域】
[0001]本发明涉及器件和形成器件的方法。
【背景技术】
[0002]微结构器件经常包含布置在基底表面顶部的薄膜，所述膜形成悬臂(cantilever)、桥、膜片(membrane),或者其它相似结构,悬挂在蚀刻至基底中的空腔上。在一些情况中，薄膜可包封传感元件，或者可固有地提供传感功能。例如，用于检测气相色谱仪的输出流中的气体的热传导的薄膜热传导传感器可包含悬挂在硅基底中的空腔上的氮化硅薄膜桥，所述薄膜包封金属膜电阻器并由此向电阻器提供环境钝化。
[0003]微结构中的薄膜必须耐受机械和热冲击，并且必须在微结构的制造、贮存、运输，和使用中经受得住大幅度温度偏移。然而，在薄膜和支撑所述薄膜的基底之间的热膨胀系数(CTE)的差别对薄膜的寿命提出挑战。
[0004]典型地，所述薄膜在基底表面上通过沉积和生长的一些组合在一个或者多个形成温度，通常在高温形成，而所得器件在可高于或者低于形成温度的温度范围内贮存、运输，和操作。所述薄膜含有在薄膜形成温度固有的应力，并由于在基底和薄膜之间的任何热膨胀不匹配，或者由于在薄膜内材料之间的任何热膨胀不匹配，或者由于在薄膜和设置在薄膜中或者设置在薄膜上的任何元件之间的任何热膨胀不匹配而受到另外的热应力。此外，所述薄膜受到环境导致的机械应力，其取决于具体环境来源于例如摇晃、掉落、气流、水流等。当固有应力、热应力，和机械应力的一些组合超过薄膜的拉伸强度时，它遭到呈开裂或者破裂形式的破坏性故障。
[0005]例如，当基底包含CTE为每开氏度百万分之3.7的硅(CTESi=3.7ppm/° K)并且所述膜包含膨胀系数CTEsifcfe =3.3ppm/° K的氮化硅时，在薄膜和基底之间的CTE差为0.2ppm/° K，在沉积后当膜冷却时，在运输期间，或者在最终器件的操作期间该差值可导致膜的机械故障。如果在膜中的最初固有应力在沉积温度(例如，300°C)为零，并且基底和薄膜从沉积温度冷却至25°C的室温，那么薄膜可为净压缩状态(net state ofcompression)。如果将薄膜下面的支持体的一部分除去来产生悬式结构,那么该结构在室温面临扭曲的危险。扭曲可导致局部破裂，这是因为包含在扭曲中的局部弯曲形成超过薄膜材料的拉伸强度的局部拉伸应力。此外，如果该器件在高于沉积温度的温度操作，那么热膨胀不匹配可使结构处于高拉伸状态，存在破裂的危险。
【发明内容】
[0006]本发明包括包含基底和薄膜结构的器件。所述基底的特征为具有第一 CTE。所述薄膜在基底表面上形成，并且与基底表面连接，并且特征为具有第二总CTE。所述薄膜包括在参考温度呈压缩状态的第一层和第二层，和在所述参考温度呈拉伸状态的第三层，所述第三层位于所述第一层和第二层之间。所述薄膜结构如果形成桥或者隔膜(diaphragm)，则在希望的温度范围内对基底施加净拉伸力，而所述薄膜的暴露表面在此温度范围内仍为压缩或者轻微拉伸状态。
[0007]在一个方面，所述薄膜包含氮化硅、等离子体增强的化学气相沉积的氮化硅、低压化学气相沉积的氮化硅、等离子体增强的化学气相沉积的二氧化硅、热生长的二氧化硅，和TEOS 二氧化硅中的一种。
[0008]在另一方面，所述薄膜包含与在基底表面中限定的空腔的一个边缘连接的悬臂。在又一方面，所述悬臂包含组成与薄膜的第一、第二和第三层不同的元件。
[0009]在另一方面，所述薄膜包含悬挂在基底表面中限定的空腔的两个边缘之间的桥。在又一方面，所述桥包含组成与薄膜的第一、第二和第三层不同的元件。
[0010]本发明包括:
[0011]1.器件，其包含:
[0012]特征为具有第一热膨胀系数(CTE)的基底，所述基底具有表面；和
[0013]与所述表面连接的薄膜，所述薄膜的特征为具有不同于所述第一 CTE的第二 CTE ；所述薄膜包含:
[0014]呈压缩状态的第一层和第二层；和
[0015]呈拉伸状态的第三层，所述第三层位于所述第一层和第二层之间；其中在整个温度范围内所述薄膜对所述基底施加净拉伸力。
[0016]2.项I的器件，其中所述温度范围选自100°C至400°C、100°C至500°C、25°C至400°C、25°C至 500°C、0°C至 400°C、0°C至 500°C、_50°C至 400°C、_50°C至 500°C、_55°C至400 °C、-55 °C 至 500 V、-80 V 至 400 V，和-80 V 至 500 V。
[0017]3.项I的器件，其中所述薄膜包含选自以下的材料:氮化硅、等离子体增强的化学气相沉积的氮化硅、低压化学气相沉积的氮化硅、等离子体增强的化学气相沉积的二氧化硅、热生长的二氧化硅,和TEOS 二氧化硅。
[0018]4.项I的器件，其中所述薄膜包含悬挂在所述表面中的空腔上的结构。
[0019]5.项4的器件，其中所述结构包括与所述空腔的一个边缘连接的悬臂、与所述空腔的两个边缘连接的桥，或者在所述空腔的两个或者更多个边缘处连接的隔膜。
[0020]6.项4的器件，其中所述结构包含置于所述第一层、第二层，和第三层中的两个层之间，并且置于所述第一层、第二层，和第三层中的一个层之内的元件，所述元件具有不同于所述第一层、第二层，和第三层的组成。
[0021]7.项6的器件，其中所述元件包含选自以下的材料:镍、鹤、钛、坡莫合金，和钼。
[0022]8.项6的器件，其中所述元件包括薄膜电阻器。
[0023]9.项8的器件，其中所述结构在形成温度在所述基底上形成，并且其中将所述结构设置成在高于所述形成温度至少10(TC的温度操作。
[0024]10.形成包含基底和第一薄膜的器件的方法，所述方法包括:
[0025]在所述基底的表面上形成所述第一薄膜的第一层，所述基底的特征为具有第一CTE,
[0026]形成所述第一薄膜的第二层，所述第二层覆盖所述第一层；和
[0027]形成所述第一薄膜的第三层，所述第三层覆盖所述第二层；
[0028]其中所述第一薄膜的特征为具有不同于所述第一 CTE的第二总CTE ;和
[0029]其中所述第一薄膜的第一层和第三层呈压缩状态，并且所述第一薄膜的第二层呈拉伸状态，所述第一薄膜的压缩和拉伸状态导致所述第一薄膜在温度范围内为净拉伸状态。
[0030]11.项10的方法，其中所述温度范围选自100°C至400°C、100°C至500°C、25°C至400°C、25°C至 500°C、O°C至 400°C、(TC至 500 V、-50 V至 400 V、-50 V至 500°C、-55°C至400 °C、-55 °C 至 500 V、-80 V 至 400 V，和-80 V 至 500 V。
[0031]12.项10的方法，其中通过图案化和蚀刻限定所述第一薄膜，从而在所述基底的表面上形成具有有限的横向范围的结构，并且其中通过蚀刻将所述基底的表面从所述结构下面除去，得到悬挂在所述基底表面中的空腔上的所述结构。
[0032]13.项10的方法，其中在所述第一薄膜中形成具有不同于所述第一层、第二层，和第三层的组成的元件。
[0033]14.项13的方法，其中所述元件包含选自以下的材料:镍、钨、钛、坡莫合金，和钼。
[0034]15.项10的方法，其还包括在所述第一薄膜上面形成特征为具有不同于所述第一CTE的第三CTE的第二薄膜，所述第二薄膜通过以下方法形成:
[0035]在所述第一薄膜上形成所述第二薄膜的第一层；
[0036]形成所述第二薄膜的第二层，所述第二薄膜的第二层覆盖所述第二薄膜的第一层；和
[0037]形成所述第二薄膜的第三层，所述第二薄膜的第三层覆盖所述第二薄膜的第二层；
[0038]其中所述第二薄膜的第一层和第三层呈压缩状态；
[0039]其中所述第二薄膜的第二层呈拉伸状态；和
[0040]其中所述第二薄膜的压缩和拉伸状态导致所述第二薄膜在整个所述温度范围内为净拉伸状态。
[0041]16.项15的方法，其中通过图案化和蚀刻限定所述第二薄膜和所述第一薄膜，从而在所述基底的表面上形成具有有限的横向范围的结构，并且其中通过蚀刻将所述基底的表面从所述结构下面除去，得到悬挂在所述基底表面中的空腔上的所述结构。
[0042]17.项15的方法，其中在所述第一薄膜和所述第二薄膜之间形成具有不同于所述第一薄膜和第二薄膜的组成的元件。
[0043]18.形成悬挂的微结构的方法，其包括:
[0044]在基底的表面上形成薄膜的第一层，所述第一层呈压缩状态；
[0045]在所述第一层上形成所述薄膜的第二层，所述第二层呈拉伸状态；
[0046]在所述第二层上形成元件，所述元件包含不同于在所述第一层和第二层中包含的任何材料的材料；
[0047]在所述第二层上并且在所述元件上形成所述薄膜的第三层，所述第三层呈拉伸状态；
[0048]在所述第三层上形成所述薄膜的第四层，所述第四层呈压缩状态；
[0049]图案化所述第一层、第二层、第三层和第四层，从而形成具有有限的横向范围的微结构，以此方式暴露所述基底的多个部分；和
[0050]蚀刻所述基底，从而在所述悬挂的微结构下面的基底中形成空腔；
[0051]其中所述基底的特征为具有第一 CTE，并且所述薄膜的特征为具有不同于所述第一 CTE的第二总CTE。
[0052]19.项18的方法，其中所述薄膜包含氮化硅、等离子体增强的化学气相沉积的氮化硅、低压化学气相沉积的氮化硅、等离子体增强的化学气相沉积的二氧化硅、热生长的二氧化硅,和TEOS 二氧化硅中的一种。
[0053]20.项18的方法，其中所述元件包括薄膜电阻器，所述薄膜电阻器包含选自以下的材料:镍、鹤、钛、坡莫合金和钼。
【专利附图】
【附图说明】
[0054]图1示出根据本发明的一种实施方式的器件。
[0055]图2示出根据本发明的另一实施方式的器件。
[0056]图3示出根据本发明的又一实施方式的器件。
[0057]图4为根据本发明的又一实施方式的器件的平面图。
[0058]图5示出本发明实施方式的制造方法。
[0059]图6示出本发明实施方式的制造方法。
[0060]图7示出本发明实施方式的制造方法。
【具体实施方式】
[0061]本申请使用的术语的含义与它们在常规工程技术中使用的相同。为了在本申请的讨论中方便起见，这些术语中的一些在这里定义如下:薄膜为作为一个或者多个层形成的膜，膜的总厚度通常小于五(5)微米(<5μπι)。应力为存在于物体内的每单位面积的力的量度，通常以兆帕(MPa)为单位给出。压缩应力是这样的应力:其倾向于当可变形物体沿着轴线不受约束时沿着该轴线提高物体的长度，并且通常以小于零的数表示。压缩应力可以是对制造后施加至物体的外加挤压力的应答，或者它可在制造过程之中或者之后在内部产生。压缩应力可通过扭曲潜在地导致可变形物体出现故障。如果结构经历净压缩力，则该结构处于压缩状态。
[0062]拉伸应力是这样的应力:其倾向于当可变形物体沿着轴线不受约束时沿着该轴线减少物体的长度，并且通常以大于零的数表示。拉伸应力可以是对外加拉力或者张力的应答，或者它可在制造过程之中或者之后在内部产生。拉伸应力可通过破裂潜在地导致结构故障。如果结构经历净拉伸力，则结构处于拉伸状态。如果结构的一些部分受到的压缩应力和结构的其它部分受到的拉伸应力的组合效果是结构在它的约束上施加的拉伸力状态，则结构处于净拉伸状态。应力集中部(stress riser)是在机械元件的均匀区域中的非均匀性部分，例如凹口(notch)、狭窄部分、夹杂物、瑕疵、裂缝，或者缺陷。应力集中部倾向于在应力集中部附近产生高的局部应力，经常导致机械元件在应力集中部处或者在应力集中部附近破坏。复合结构的总CTE是对于温度变化在给出的方向上结构长度的净增加(如果结构在自由空间中不受约束的话)除以结构的温度变化。
[0063]参照图1-4，可更容易地理解本发明提供它的优点的方式。图1是横截面图，示出根据本发明的一种实施方式的器件10。器件10包含桥结构17,桥结构17悬挂在基底11中的空腔12上。空腔通过以下方法形成:在薄膜16在基底11表面上形成之后，蚀刻基底11，从而底切薄膜16。薄膜16包含层13、14，和15。薄膜16的总CTE与基底11的CTE不同。桥结构17包含呈压缩状态的层13和15，和设置在层13和15之间的呈拉伸状态的层
14。如下面更详细地讨论，在薄膜16的内部，或者在薄膜16的一个或者多个表面上，可包含另外的薄膜元件。尽管将桥结构17显示为支撑在空腔12的两个边缘处，但是可使用其它支撑设置。例如，可使薄膜16形成为仅在空腔12的一个边缘处支撑的悬臂元件，或者形成为在空腔12的所有边缘处支撑的隔膜元件，或者形成为这些结构的一些组合。而且，如下面更详细地讨论，薄膜16可为穿孔的。
[0064]图2为横截面图，示出根据本发明的另一实施方式的器件20。基底21在基底21的表面中具有空腔22。包含薄膜28的悬桥29跨过空腔22，薄膜28具有呈压缩状态的层23和27，和呈拉伸状态的层24和26。桥29也包含元件25，元件25可为，例如，金属膜电阻器。
[0065]图3为横截面图，示出根据本发明又一实施方式的器件30。基底31在基底31的上表面中具有空腔42。基底31的特征为具有第一 CTE。悬桥40跨过空腔42。悬桥40包含特征为具有第二总CTE的薄膜39，第二总CTE不同于第一 CTE。薄膜39包含呈压缩状态的层32、34、36，和38，和呈拉伸状态的层33和37。元件35包封在薄膜39中并且可为，例如，金属膜电阻器。空腔42具有倾斜的侧壁43和44和平底45。
[0066]构成薄膜39的层可包含诸如氮化硅、等离子体增强的化学气相沉积的氮化硅、低压化学气相沉积的氮化硅、等离子体增强的化学气相沉积的二氧化硅、热生长的二氧化硅，和基于原娃酸四乙酯(TEOS)的二氧化娃的材料。兀件35可包含金属如镍、鹤、钛,坡莫合金(permalloy),或者钼。
[0067]图4是根据本发明另一实施方式的器件50的部分的顶视图。元件55类似于上面参照图3讨论的元件35，而压缩层54类似于图3的层34，并且基底51类似于层32的基底31。在器件50中存在数个层，但是在图4中未示出。这些层为压缩层52、拉伸层53、压缩层56、拉伸层57，和压缩层58。这些层分别类似于在图3的器件30中的层32、33、36、37，和38。在图4中示出的视图中层52和53藏在压缩层54下面，而为了显示在层54顶上的元件55，层56、57，和58未示出。薄膜59包含层52、53、54、56、57，和58。器件50适用于在气相色谱仪中检测离开柱的气体的热传导性的传感器。在典型的气相色谱仪中，传感器必须在400°C或者更高的温度操作。嵌入元件55的薄膜通常在450°C的温度沉积在硅基底上。器件在高达400°C或者更高的基底温度操作，而元件55可通过流经它的外加电流加热，并且可在高达500°C或者更高的温度操作。因此，器件50是器件实例，其中所述薄膜必须经受得住从450°C至室温冷却加上在显著高于所述薄膜形成温度的温度下操作。
[0068]多个孔66通过薄膜层59延伸到由倾斜的侧壁63和64和平底65限定的空腔中。在根据这种实施方式的器件的制造中，使蚀刻剂如氢氧化钾水溶液通过这些孔进入并化学蚀刻下面的基底51。这种蚀刻方法在悬桥60的区域中形成将膜59底切的空腔。嵌入的元件55是呈窄曲线条形式的薄膜电阻器，其避开孔66并且在它的末端通过延伸通过层56、57，和58的接触孔(contact holes)(未示出)接通，在接触孔处这些层覆盖元件55的末端，所述接触孔允许薄膜金属化(未示出)，从而电接触电阻器末端。孔66和元件55的弄圆的边缘(rounded edges)避免了在制造的结构中提供应力集中部区域。在图4中示出的孔66和元件55的特定设置在悬桥60的形成中允许特别有效的蚀刻和底切。
[0069]现在将更详细地讨论形成本发明薄膜的方法。[0070]薄膜在它们的形成温度以某种固有应力状态形成，所述固有应力为拉伸或者压缩的。对于许多膜形成方法，固有应力具有可控大小，例如约200MPa。当膜达到高于或者低于其形成温度的温度时，热应力由在所述薄膜和生长薄膜的基底之间的CTE不匹配引入。在不存在任何其它施加应力的情况下，固有应力加上热应力共计为总应力。
[0071]例如，如果使用等离子体辅助化学气相沉积(PECVD)形成氮化硅层，那么在沉积中使用的沉积参数如射频(RF)值的适当选择可决定固有应力。参见,例如，plasmatherm.com/pdfs/papers/34.%20Stress%20Control%20of%20S1-based%20PECVD%20Dielectrics.pdf，“STRESS CONTROL OF S1-BASED PECVD DIELECTRICS”，Proc.Symp.Silicon Nitrideand Silicon Dioxide Thin Insulating Films&Other Emerging Dielectrics VIII,PV2005-01,148-159, Electrochemical Society, Pennington, NJ(2005)。如果使用低压化学气相沉积(LPCVD)，那么在沉积中使用的沉积参数如化学比率的适当选择可决定固有应力。参见，例如，dx.do1.0rg/10.1016/S0924-4247 (96)01397-0，“Optimization of alow-stress silicon nitride process for surface-micromachining applications，，，Sensors and Actuators A:Physical, Volume58, I ssue2,28February1997,Pagesl49 - 157。
[0072]为说明起见，首先考虑未使用本发明方法构建的桥结构。认为在给出的整个温度范围内硅具有标称每开氏度百万分之3.7的CTE(CTESi=3.7ppm/K)，而氮化硅在相同温度范围内具有CTEs化物=3.3ppm/K的CTE。如果PECVD氮化物在例如450°C以200MPa的固有拉伸应力沉积在硅基底上，然后膜和基底冷却至T=25°C，那么在冷却期间，如果不受约束的话，硅基底的收缩量将大于PECVD氮化物膜的收缩量。因此，在室温，膜中的剩余应力小于200MPa。如果接下来在氮化物膜下面的基底中蚀刻空腔，那么结果可为在两端支撑的桥，所述桥呈拉伸状态。然而，由于桥结构中的氮化物膜的表面也呈拉伸状态，因此桥将倾向于容易在膜中的任何表面缺陷附近破裂，这是因为表面缺陷往往担当应力集中点。
[0073]相反，可通过使用本发明的方法和结构避免桥结构的破裂。作为实例，如下形成复合薄膜。首先在450°C将压缩应力为_200MPa的0.15微米(0.15 μ m)厚的PECVD氮化物的第一层沉积在硅基底的表面上。然后在相同的450°C温度将拉伸应力为200MPa的0.4 μ m厚的PECVD氮化物的第二层沉积在第一层上面。然后在相同的450°C温度将压缩应力为-200MPa的0.15 μ m厚的PECVD氮化物的第三层沉积在第二层上。将包含三层的复合薄膜和基底冷却至室温。接下来，先后通过光刻和穿过所有三个氮化物层的厚度的等离子体蚀刻来限定梁结构的横向范围(lateral extent),所述等离子体蚀刻暴露娃基底的表面区域,然后可通过化学蚀刻腐蚀该表面区域，从而产生在桥结构下面延伸的空腔，得到在空腔的两个边缘之间延伸的桥结构。桥结构在它的两个支撑末端对基底施加净拉伸力，并且包含拉伸的第二层氮化物的桥的中心层呈拉伸状态，但是桥的包含压缩的第一层和第三层的两个表面区域呈压缩状态，从而降低桥的任何破裂倾向，这是因为在结构的暴露表面处的任何缺陷均呈压缩状态。应理解的是，对于这里所述的实例，由桥施加的净拉伸力大体上等于由仅
0.1 μ m厚的拉伸氮化物层施加的拉伸力，所述厚度是从第二层的拉伸层厚度0.4 μ m减去第一层和第三层的两个压缩层厚度0.15 μ m所剩余的厚度。
[0074]如果将本实例的桥结构暴露于高于复合薄膜的450°C形成温度的温度，那么基底将对桥施加越来越大的拉伸力，直到在某一温度桥将遭到破坏，但是该破坏温度将高于在膜形成温度下在桥表面处存在拉伸应力的情况下发生破坏的温度。
[0075]而且，如果将本实例的桥结构暴露于低于室温的温度，那么基底将对桥施加越来越小的拉伸力，并且接下来可对桥施加压缩力，直到在某一温度桥将遭到可导致破裂的扭曲，但是该扭曲温度将低于在形成温度下在第二氮化物层中不存在拉伸应力的情况下发生扭曲的温度。
[0076]因此，与未使用本发明得到的那些相比，本发明的方法和结构可经受得住较高温度和较低温度，并且与未使用本发明得到的那些相比，可经受得住更宽的总温度范围。而且，可将另外的元件如电阻器结合至复合薄膜中，由此被膜包封用于诸如环境钝化的用途，同时保留复合薄膜经受得住扩展的温度范围的优点。
[0077]通过利用多层膜的以具有压缩固有应力形成的至少两个层和多层膜的位于这些两个层之间的具有拉伸固有应力的至少一个层，本发明提供改善的温度范围。这种方法提供在增大的温度范围内起作用的薄膜，此温度范围的特征在于具有温度上限和温度下限。通过调整拉伸和压缩应力以及每个层的厚度，可在利用所述膜的桥结构中在室温和低于室温(至希望的温度范围的下限)实现从轻度拉伸至轻度压缩变化的净力，同时在高温(至希望的温度范围的上限)防止过度拉伸应力。在低温，在结构中力的净状态用于防止扭曲。在高温(此时基底相对于薄膜较高的CTE在薄膜中产生另外的拉伸应力)，在膜表面中的固有压缩应力用于防止膜破裂。
[0078]因此，与现有技术的微结构相比，具有根据本发明制造的薄膜的微结构以提高的可靠性经受得住较大的温度范围。
[0079]应理解的是，可将在上面的实例中说明的通过在薄膜中存在表面压缩而经受得住较大的温度范围的原理扩展至不同的层厚、不同的应力水平，和不同的材料。实际上，用于压缩层的厚度可为0.05 μ m或者较小，并且可为0.5 μ m或者较大。用于拉伸层的厚度可为
0.1ym或者较小，并且可Slym或者较大。在拉伸层中的拉伸应力可小至零，高达600MPa，或者更高。在压缩层中的压缩应力可小至零，高达600MPa，或者更高量级。所述薄膜可厚达5 μ m或者更厚。
[0080]在图5中示出形成根据本发明实施方式的器件(如图1中所示的器件10)的方法70。方法70开始于步骤71，其中将薄膜16的第一层13沉积在基底11的表面上，层13具有固有压缩应力。在步骤72，沉积薄膜16的第二层14，从而覆盖第一层13，层14具有固有拉伸应力。在步骤73，沉积薄膜16的第三层15，从而覆盖第二层14，层15具有固有压缩应力。在步骤74，通过光刻和蚀刻来限定桥结构17的横向范围，从而暴露基底11的表面区域，在步骤75中可通过蚀刻，例如在热氢氧化钾水溶液中蚀刻来腐蚀所述基底11的表面区域，从而在所述薄膜16下面形成空腔12，得到悬挂在两端的桥结构17。薄膜16 (其包含层
13、14，和15)的总CTE不同于基底11的CTE。应理解的是，层13、14，和15各自可为相同类型的材料，例如PECVD氮化硅，或者可为不同类型的材料，例如PECVD氮化硅和LPCVD氮化硅的某种组合，或者例如二氧化硅和氮化硅。还应理解的是，良好的设计使得有希望尽可能平衡在层13、14，和15中的应力，以此方式，使得包含桥结构17的薄膜16具有很小的向上或者向下弯曲的倾向或者没有向上或者向下弯曲的倾向。
[0081]如上所述，使用等离子体辅助化学气相沉积方法沉积的层的拉伸状态可通过改变用于形成等离子体的射频来调节，由此先后形成压缩层13、拉伸层14，和压缩层15。如果使用低压化学气相沉积方法沉积膜层，那么拉伸状态可通过调整反应物气体比率来调节，由此先后形成呈压缩状态的层、呈拉伸状态的层，和另一呈压缩状态的层。
[0082]任选地，可将另外的步骤添加至上述的方法70。例如，可在步骤71和72之间，或者在步骤72和73之间添加薄膜元件的形成，或者薄膜元件可在步骤71和72之间和在步骤72和73之间形成，或者薄膜元件可在步骤73之后在层15上面形成。以上方法的许多变型可被本领域技术人员想到，而不脱离本发明的主旨和范围。
[0083]再次参见图2。器件20通过以下方法制造:先后形成压缩层23、拉伸层24，并形成材料组成不同于材料层23和24的元件25。然后形成另一拉伸层26和另一压缩层27，层23、24、26，和27形成复合薄膜28。然后将所述薄膜28图案化，从而形成具有有限的横向范围的微结构29，以此方式暴露基底。然后蚀刻基底，在微结构29下面的基底中形成空腔22。
[0084]图6示出制造这种器件的方法。方法80包括压缩层沉积步骤81，和第一和第二拉伸层沉积步骤82和84。然后，方法80还包括压缩层沉积步骤85以及图案化和蚀刻步骤86和87。任选的步骤83可在步骤82和84之间实施，从而在拉伸层24上使用沉积、图案化，和蚀刻中的至少一种形成另一薄膜元件。
[0085]在一种实施方式中，形成所述器件的方法可包括在第一薄膜上形成第二薄膜。第二薄膜以与第一薄膜基本上相同方式形成，具有呈压缩状态的第一层和第三层，和位于第一层和第三层之间的呈拉伸状态的第二层。通过这种方法形成的器件的实例在图3中示出，其中层32、33和34构成第一薄膜以及层36、37，和38构成第二薄膜。
[0086]图7示出制造这种器件的方法，并且可参照图3中示出的器件30来讨论。方法90包括步骤91 (其中形成第一压缩层32)、步骤92 (其中形成拉伸层33)、步骤93 (其中形成压缩层34)、步骤94 (其中形成薄膜元件35)、步骤95 (其中形成压缩层36)、步骤96 (其中形成拉伸层37)、步骤97 (其中形成压缩层38)、步骤98 (其中限定结构40的横向范围)，和步骤99 (其中在结构40下面的基底31中形成空腔42)。
[0087]如上所述，根据本发明的薄膜在厚度上通常小于5 μ m。在本发明的一个方面，所述薄膜小于4 μ m,小于3 μ m,小于2 μ m,或者小于I μ m。
[0088]已经提供本发明的上述实施方式以说明本发明的多个方面。然而，应理解的是，在不同【具体实施方式】中示出的本发明的不同方面可组合，以提供本发明的其它实施方式。另夕卜，根据前面的描述和附图，对本发明的各种改变将变得显而易见。因此，本发明应当仅由以下项的范围限定。
【权利要求】
1.器件，其包含: 特征为具有第一热膨胀系数(CTE)的基底，所述基底具有表面；和 与所述表面连接的薄膜，所述薄膜的特征为具有不同于所述第一 CTE的第二 CTE ;所述薄膜包含: 呈压缩状态的第一层和第二层；和 呈拉伸状态的第三层，所述第三层位于所述第一层和第二层之间；其中在整个温度范围内所述薄膜对所述基底施加净拉伸力。
2.权利要求1的器件，其中所述温度范围选自100°C至400°C、100°C至500°C、25°C至400°C、25°C至 500°C、(TC至 400°C、0°C至 500°C、-50°C至 400°C、-50°C至 500°C、-55°C至400 °C、-55 °C 至 500 V、-80 V 至 400 V，和-80 V 至 500 V。
3.权利要求1的器件，其中所述薄膜包含选自以下的材料:氮化硅、等离子体增强的化学气相沉积的氮化硅、低压化学气相沉积的氮化硅、等离子体增强的化学气相沉积的二氧化硅、热生长的二氧化硅,和TEOS 二氧化硅。
4.权利要求1的器件，其中所述薄膜包含悬挂在所述表面中的空腔上的结构。
5.权利要求4的器件，其中所述结构包括与所述空腔的一个边缘连接的悬臂、与所述空腔的两个边缘连接的桥，或者在所述空腔的两个或者更多个边缘处连接的隔膜。
6.权利要求4的器件，其中所述结构包含置于所述第一层、第二层，和第三层中的两个层之间，并且置于所述第一层、第二层，和第三层中的一个层之内的元件，所述元件具有不同于所述第一层、第二层，和第三层的组成。
7.权利要求6的器件，其中所述`元件包含选自以下的材料:镍、钨、钛、坡莫合金，和钼。
8.权利要求6的器件，其中所述元件包括薄膜电阻器。
9.权利要求8的器件，其中所述结构在形成温度在所述基底上形成，并且其中将所述结构设置成在高于所述形成温度至少10(TC的温度操作。
10.形成包含基底和第一薄膜的器件的方法，所述方法包括: 在所述基底的表面上形成所述第一薄膜的第一层，所述基底的特征为具有第一 CTE， 形成所述第一薄膜的第二层，所述第二层覆盖所述第一层；和 形成所述第一薄膜的第三层，所述第三层覆盖所述第二层； 其中所述第一薄膜的特征为具有不同于所述第一 CTE的第二总CTE ;和 其中所述第一薄膜的第一层和第三层呈压缩状态，并且所述第一薄膜的第二层呈拉伸状态，所述第一薄膜的压缩和拉伸状态导致所述第一薄膜在温度范围内为净拉伸状态。
11.权利要求10的方法，其中所述温度范围选自100°C至400°C、10(TC至500°C、25°C至 400 °C、25 °C 至 500 °C、O °C 至 400 °C、O °C 至 500 V、-50 V 至 400 V、-50 V 至 500 V, -55 V至 400 °C、-55 °C 至 500 V、-80 V 至 400 V，和-80 V 至 500 V。
12.权利要求10的方法，其中通过图案化和蚀刻限定所述第一薄膜，从而在所述基底的表面上形成具有有限的横向范围的结构，并且其中通过蚀刻将所述基底的表面从所述结构下面除去，得到悬挂在所述基底表面中的空腔上的所述结构。
13.权利要求10的方法，其中在所述第一薄膜中形成具有不同于所述第一层、第二层，和第三层的组成的元件。
14.权利要求13的方法，其中所述元件包含选自以下的材料:镍、钨、钛、坡莫合金，和钼。
15.权利要求10的方法，其还包括在所述第一薄膜上面形成特征为具有不同于所述第一 CTE的第三CTE的第二薄膜，所述第二薄膜通过以下方法形成: 在所述第一薄膜上形成所述第二薄膜的第一层； 形成所述第二薄膜的第二层，所述第二薄膜的第二层覆盖所述第二薄膜的第一层；和 形成所述第二薄膜的第三层，所述第二薄膜的第三层覆盖所述第二薄膜的第二层； 其中所述第二薄膜的第一层和第三层呈压缩状态； 其中所述第二薄膜的第二层呈拉伸状态；和 其中所述第二薄膜的压缩和拉伸状态导致所述第二薄膜在整个所述温度范围内为净拉伸状态。
16.权利要求15的方法，其中通过图案化和蚀刻限定所述第二薄膜和所述第一薄膜，从而在所述基底的表面上形成具有有限的横向范围的结构，并且其中通过蚀刻将所述基底的表面从所述结构下面除去，得到悬挂在所述基底表面中的空腔上的所述结构。
17.权利要求15的方法，其中在所述第一薄膜和所述第二薄膜之间形成具有不同于所述第一薄膜和第二薄膜的组成的元件。
18.形成悬挂的微结构的方法,其包括: 在基底的表面上形成薄膜的第一层，所述第一层呈压缩状态； 在所述第一层上形成所述薄膜的第二层，所述第二层呈拉伸状态； 在所述第二层上形成元件，所述元件包含不同于在所述第一层和第二层中包含的任何材料的材料； 在所述第二层上并且在所述元件上形成所述薄膜的第三层，所述第三层呈拉伸状态； 在所述第三层上形成所述薄膜的第四层，所述第四层呈压缩状态； 图案化所述第一层、第二层、第三层和第四层，从而形成具有有限的横向范围的微结构，以此方式暴露所述基底的多个部分；和 蚀刻所述基底，从而在所述悬挂的微结构下面的基底中形成空腔； 其中所述基底的特征为具有第一 CTE，并且所述薄膜的特征为具有不同于所述第一CTE的第二总CTE。
19.权利要求18的方法，其中所述薄膜包含氮化硅、等离子体增强的化学气相沉积的氮化硅、低压化学气相沉积的氮化硅、等离子体增强的化学气相沉积的二氧化硅、热生长的二氧化硅,和TEOS 二氧化硅中的一种。
20.权利要求18的方法，其中所述元件包括薄膜电阻器，所述薄膜电阻器包含选自以下的材料:镍、钨、钛、坡莫合金和钼。
【文档编号】B81C1/00GK103708404SQ201310381565
【公开日】2014年4月9日 申请日期:2013年8月28日 优先权日:2012年9月28日
【发明者】P.W.巴思 申请人:安捷伦科技有限公司