专利名称：基于Bayes规则的误码率测试系统的制作方法
技术领域：
本发明涉及一种对i吴码率的测试方法，更特别地说，是指一种基于Bayes规则 的误码率测试系统，该系统适用于全光纤数字测m。
背景技术：
公开号CN 1932238A中公开了一种全光纤数字测斜仪，该全光纤数字测斜仪 由中心处理器l、信号处理器2、计数器3、光缆绞盘4、张力传感器5、井架6和 下井探管10组成；中心处理器1与信号处理器2通过RS232接口连接，光缆绞盘 4与信号处理器2通过电缆线连接，计数器3安装在光缆绞盘4上，光缆绞盘4上 缠绕有光缆，井架6放置在被测井口上方，井架6上安装有张力传感器5，光缆一端 通过张力传感器5与下井探管10 —端连接，参见图2所示。所述中心处理器1由一 公知计算机和安装在所述计算机内的适用于全光纤数字测斜仪的捷联惯性组合测量 的控制装置，以及适用于下井探管IO位置设定的初始对准装置组成。所述信号处理 器2用于实现井下数据的接收和解码、以及井上下传控制指令及光缆缆长数据的编 码和发送。信号处理器2由FPGA逻辑处理器201、功率放大电路202和光电转换 电路203组成，FPGA逻辑处理器201接收由中心处理器1输出的光缆缆长L (缆 长是指从被测井口 7处到下井探管10所处当前位置时光缆通过光缆绞盘4的长度， 其长度由计数器3读取，且输出给信号处理器2)和下井探管IO运行状态指令，并 将所述信息按照曼彻斯特编码格式进行编码处理后输出给功率放大电路；功率放大电 路对所述编码信息进行放大、滤波处理输出给光电转换电路，在光电转换电路中将电 信号转换为光强信号，所述光强信号通过光缆耦合器耦合进入光缆8 (七芯铠装光缆) 传递给下井探管10，参见图3所示。
数字通信系统的性能或质量的基本测度是所接收的任何存储位或传输位的出错 概率，即误码率(BER, Bit Error Rate)。全光纤数字测斜仪必须结合缆长数据(井深)和传感器组件数据才能进行轨迹测量，如果数据在传输过程中发生错误，井下系 统处理器就将弓I用带有粗大误差的数据进行导航，并随着时间的增长将这种粗大误差 不断放大，使以后的解算结果变得没有意义，因此全光纤数字测斜仪对于数据传输的 误码率指标有着严格的要求。然而在不同的测量任务中，与测斜仪配接的光缆/电缆
不是固定的，不同光缆/电缆的传输性能会由于其新旧或型号不同存在较大差异；同 时被测井不是固定的，不同的井下环境也存在很大差异。鉴于以上原因，为避免在误 码率过高的情况下进行无用的轨迹测量，造成人力物力的浪费，全光纤数字测斜仪在 每次工作前必须进行误码率测试。
在进行误码率测试时，实际测得的误码率是理论估计值，测量精度取决于传输的 总比特数，要使测量结果足够精确，必须传输足够多的比特数，这就意味着将花费大 量的测量时间。然而，在油气勘探开发中，减少作业时间，提高测量效率，对降低成 本，提高效益具有十分重要的现实意义。因此，在全光纤数字测斜仪中增加一误码率 测试系统是十分必要的。
全光纤数字测斜仪是基于航空航天领域的光纤陀螺捷联惯性测量技术和光纤通 讯技术的新一代测斜仪，采用光纤陀螺采集角速度信息与石英挠性加速度计采集的相 对惯性空间的比力信息结合，通过测井特种光缆实时传送至地面工作站，并按照航迹 推算法实时解算出表征井眼轨迹特征的各个参量，绘制出井眼轨迹三维图形及进行测 井资料解释和分析。
发明内容
为了解决全光纤数字测斜仪上述存在的缺陷，本发明提出一种基于Bayes规则 的误码率测试系统。该系统将测试用的发端模块和收端模块集成在一片FPGA芯片 中实现，采用在统计特性上类似白噪声的m序列作为误码率测试的测试码，应用全 数字锁相环实现测试码位同步时钟的精确提取，并使用Bayes规则对测试得到的误 码信息(误码数和总码元数)进行处理，进一步快速估计出具有具体置信度的真实误 码率。
本发明的基于Bayes规则的误码率测试系统，该误码率测试系统内嵌在FPGA 处理器芯片中，其特征在于由时钟单元、m序列发生器、输出信息单元、接收信 息单元、序列同步及门限检测单元、误码统计单元、误码率估算单元、位同步时钟提 取单元、本地m序列发生器组成。
图1是本发明基于Bayes规则的误码率测试的结构框图。
图2是全光纤数字测錄汉的结构图。
图3是信号处理器结构框图。
图4是本发明编m序列的结构图。
图5是采用仿真软件对本发明误码率测试进行仿真的误码率后验概率密度曲线。
具体实施例方式
下面将结合附图对本发明做进一步的详细说明。
参见图l所示，本发明是一种对全光纤数字测斜仪进行基于Bayes规则的误码 率测试的系统，该误码率测试系统内嵌在信号处理器2 (FPGA处理器芯片)中，由 时钟单元、m序列发生器、输出信息单元、接收信息单元、序列同步及门限检测单 元、误码统计单元、误码率估算单元、位同步时钟提取单元、本地m序列发生器组 成。
在本发明中，对下井探管10与信号处理器2之间通信误码率的测试采用Verilog HDL在FPGA逻辑处理器201上实现。
时钟单元用于产生m序列所需的时钟信号211，该时钟信号211的频率高于光 缆/电缆传输系统的波特率。设定为波特率的io倍。
m序列发生器是一种多级移位寄存器，用于输出最大线性长度序列212 (m序 列)给输出单元。该m序列212是一种伪随机序列，在统计特性上近似于随机白噪 声，以一定周期重复并且重复周期很长，所产生的各种各样的比特排列，基本包含了 实际通信应用中各种数据的可能，在较短序列内可以近似地看成是随机并与实际通信 业务类似的码型，因而可以用来模拟实际应用中的数据作为本误码率测试系统的m 序列。
输出信息单元用于将接收的m序列212进行编码后输出带有编码信息的m序 列213 (简称编m序列)，并经光/电缆送入下井探管10。编m序列213的结构如 图4所示。在本发明中，输出信息单元的传输方式实现了帧与帧之间m序列的严格 连续，以避免破坏m序列的周期结构。具体传输格式如下每帧44字节，每字节 ll位;每字节的第l位为起始位(固定为'0')，第2-5位为标识位(固定为'010r)，
6第6-9位为数据位，第IO位为校验位(固定为第ll位为停止位(固定为 每帧前2个字节的数据位负责发送误码率测试命令字，协议中定义为 '1000_0000';每帧后42个字节的数据位负责发送发端产生的m序列，每帧可 发送168位m序列。
接收信息单元用于接收下井探管经光/电缆传回的含有误码的m序列信息221 (简称含误码m序列)，并对含误码m序列221进行解码处理，获得解m序列222。 该解码釆用与编码相逆方式，即将每帧后42个字节的数据位(第6-9位)上的共 168位m序列码元依次读出，并保存为解m序列222。
位同步时钟提取单元用于把隐藏在解m序列222中的码元时钟225恢复出来， 该码元时钟225作为本地m序列发生器生成基准m序列226的时钟信号。
本地m序列发生器用于产生与解m序列222同频同相的基准m序列226给误 码统计单元。该基准m序列226是误码统计单元进行码元比较时的基准序列。
序列同步及门限检测单元对接收的解m序列222与基准m序列226进行数据 流同步和同步保护后输出同步后的解m序列223和同步后的基准m序列227。数 据流同步即比特对齐，是将解m序列222与基准m序列226同步起来，确保误码 统计单元进行码元比较时以周期内的同一位置为起点。同步保护是一种消除假同步的 保护机制。
误码统计单元用于对接收的同步后解m序列223和同步后基准m序列227按 位进行码元比较后输出误码信息224给误码率估算单元。该i吴码信息包括错误码元 数和总码元数。
误码率估算单元用于每隔ls进行一次样本误码率的计算，根据测试精度要求， 应用基于Bayes规则的误码估计算法给出实际误码率估计值，并通过RS422串口 将实际误码率估计值上传至中心处理器l，在中心处理器1的显示器中将估算结果显 示出从使用者应用。
本发明的误码率测试系统，从发端的m序列发生器首先根据用户的速率要求发 送测试序列，经全光纤数字测斜仪通信信道后到达收端，并送入位于FPGA内的位 同步单元；位同步单元恢复码元时钟成功后，会将这一时钟送入本地m序列发生器 和序列同步模块，使收端模块产生与发端同频同相的m序列，误码计数模块利用本地时钟完成两个m序列的逐比特比较，并实时地将总码元数、序列数和误码数等误
码信息传送给误码率估算单元；误码率估算单元根据误码计数纟莫块传来的误码信息每
隔ls进行一次误码率的计算，应用误码估计算法根据测试精度要求判决测试时间， 给出误码率估计值并通过RS422串口将结果上传至中心处理器1上显示。
在本发明中，基于Bayes规则的误码率估计算法是一种依赖先验信息的估计方法。
根据Bayes规则，当传输总比特数为iV、错误比特数为及时，误码率^的后验
_ ，-(
分布密度为<formula>formula see original document page 8</formula>式中， 〃表示总比特数，及 0, 夕> 1
表示错误比特数，e表示误码率，"表示微分式的算子。
当全光纤数字测余M义通信系统的误码率仅作为评判指标(例如，判断误码率指标 是否达到执行某一任务的要求)时，只要求验证误码率是否优于某一规定标准值，即
判断误码率e低于某一标准值WA《l)的概率是否达到置信度C ，当误码率e以大于
置信度c的概率落在[O,W内，艮卩/i^PpS/2l/ ,A0二f尸^l凡A^^2c，则误码测
试通过；当误码率e以大于置信度c的概率落在[/U]内，即 /2=尸(6^/7|凡7^= J^尸^l凡AO^e》c，则误码测试失败，测量结束，否则最新的 iV和i 的值将被误码仪读入，并重复上述计算过程，此即为误码率的单侧置信区间 估计过程。
当全光纤数字测斜仪通信模块的误码率需要很精确地测量(例如，需要利用误码
率进行故障诊断)时，就要求分别估计出统计时间内误码率的上界和下界，即判断误 码率e落于待估计区间[/,M的概率是否达到置信度c ，当可以找到误码率下界/和上
界W瞎足^尸(/^^I^AO-f尸(^足〃)^^时，测量立即结束并计算相对应的' 和/ 值，否则最新的W和i 的值将被误码仪读入，并重复上述计算过程，此即为误码 率的双侧置信区间估计过程。
采用matlab仿真软件对误码率的后验概率模型进行仿真，仿真参数设定为传输 总比特数^ = 107，错误比特数i 分别为0、 1、 2、 5，得到误码率后验概率密度曲 线如图5所示。从图中可以看出(1)当i 值越小时图形变得越尖，误码率落在峰值附近的概率越大，可见误码率的估计值的概率分布不仅与传输总比特数W有关，
还与传错比特数/ 有关；(2)误码率的概率密度不是对称分布的，i 值越小，不对 称性越明显，所以不能简单地用正态分布来近似误码率的统计模型。
本发明的基于Bayes规则的误码率测试系统，具有如下特点
(1) m序列发生器采用了 9级移位寄存器产生的一种扩展的m序列，该序列 具有在统计特性上近似于随机白噪声、重复周期很长等优点，在较短序列内可以近似 地看成是随机，能够很好地近似实际传输中的数据。同时添加一个全"0"判断环节， 也就是在原来的m序列里增加了一个全"0"状态，使周期由511扩展到512，用 来当其初始状态为全"0"的状况下在启动时破坏它的循环结构，以避免一直处于全
"0"的死循环状态。
(2) m序列根据全光纤数字测斜仪的通信协议进行传输，并实现帧与帧之间m 序列的严格连续，以避免破坏m序列的周期结构。具体传输格式如下每帧44字 节，每字节11位；每字节的第1位为起始位(固定为'0')，第2-5位为标识位(固 定为'0101')，第6-9位为数据位，第10位为校验位(固定为'l')，第ll位为 停止位(固定为每帧前2个字节的数据位负责发送误码率测试命令字，协议 中定义为'1000—0000';每帧后42个字节的数据位负责发送发端产生的测试码， 每帧可发送168位测试码。
(3) 在位同步时钟提取单元，结合数字锁相环的基本原理设计一种自适应的智 能锁相方法，它由高稳定度振荡器(晶振)、鉴相器、数控振荡器和数字环路滤波器 所组成，其中数字环路滤波器部分有如下特点釆用了数字式N先于M滤波器，改 善位同步时钟提取单元的抗干扰性能，同时在N先于M滤波器之后加入两个RS触 发器两个与门，用来缩短相位调整时间。这种自适应的智能锁相方法可使误码测试系一 统在较宽的速率范围内对信号时钟进行提取和跟踪。
(4) 选择了一种基于Bayes规则的误码率估计算法，使用统计置信度原理来估
计误码率的范围，同时用后验概率分布替代正态分布来近似真实i吴码率的统计+莫型， 实时计算误码率的后验分布，能够根据实际测得的误码点数准确、有效地对误码率进
行估计，选取出最佳的测试时间。满足在全光纤数字测斜仪的实际工程应用中，需要 在尽量短的时间内以期望的置信度估计出其通信系统的误码率的要求。
权利要求
1、一种基于Bayes规则的误码率测试系统，该误码率测试系统内嵌在FPGA处理器芯片中，其特征在于由时钟单元、m序列发生器、输出信息单元、接收信息单元、序列同步及门限检测单元、误码统计单元、误码率估算单元、位同步时钟提取单元、本地m序列发生器组成；时钟单元用于产生m序列所需的时钟信号(211)；m序列发生器用于产生m序列(212)；输出信息单元用于将接收的m序列(212)进行编码后输出带有编码信息的m序列(213)，并经光/电缆送入下井探管(10)；所述编m序列(213)的传输格式为，每帧44字节，每字节11位；每字节的第1位为起始位，第2-5位为标识位，第6-9位为数据位，第10位为校验位，第11位为停止位；每帧前2个字节的数据位负责发送误码率测试命令字，协议中定义为‘1000_0000’；每帧后42个字节的数据位负责发送发端产生的m序列，每帧可发送168位m序列；接收信息单元用于接收下井探管经光/电缆传回的含有误码的m序列信息(221)，并对含误码m序列(221)进行解码处理，获得解m序列(222)；该解码采用与编码相逆方式，即将每帧后42个字节的数据位上的共168位m序列码元依次读出，并保存为解m序列(222)；位同步时钟提取单元用于把隐藏在解m序列(222)中的码元时钟(225)恢复出来，该码元时钟(225)作为本地m序列发生器生成基准m序列(226)的时钟信号；本地m序列发生器用于产生与解m序列(222)同频同相的基准m序列(226)给误码统计单元；序列同步及门限检测单元对接收的解m序列(222)与基准m序列(226)进行数据流同步和同步保护后输出同步后的解m序列(223)和同步后的基准m序列(227)；误码统计单元用于对接收的同步后解m序列(223)和同步后基准m序列(227)按位进行码元比较后输出误码信息(224)给误码率估算单元，该误码信息包括错误码元数和总码元数；误码率估算单元用于每隔1s进行一次样本误码率的计算，根据测试精度要求，应用基于Bayes规则的误码估计算法给出实际误码率估计值，并通过RS422串口将实际误码率估计值上传至中心处理器。
2、 根据权利要求1所述的基于Bayes规则的误码率测试系统，其特征在于时钟 信号(211)的频率高于光缆/电缆传输系统的波特率的10倍。
3、 根据权利要求l所述的基于Bayes规则的误码率测试系统，其特征在于m序 列发生器是9级移位寄存器。
4、 根据权利要求1所述的基于Bayes规则的误码率测试系统，其特征在于误码 率估算单元中应用的Bayes规则为，当传输总比特数为iV、错误比特数为及时，误码率e的后验分布密度为p(W凡AO二1p"(1-0)MM，——，式中， 0, 6>1W表示总比特数，i 表示错误比特数，e表示误码率，J表示微分式的算子。
全文摘要
本发明公开了一种基于Bayes规则的误码率测试系统，该误码率测试系统由时钟单元、m序列发生器、输出信息单元、接收信息单元、序列同步及门限检测单元、误码统计单元、误码率估算单元、位同步时钟提取单元、本地m序列发生器组成。本发明基于Bayes规则的误码率估计算法，使用统计置信度原理来估计误码率的范围，同时用后验概率分布替代正态分布来近似真实误码率的统计模型，实时计算误码率的后验分布，能够根据实际测得的误码点数准确、有效地对误码率进行估计，选取出最佳的测试时间。满足在全光纤数字测斜仪的实际工程应用中，需要在尽量短的时间内以期望的置信度估计出其通信系统的误码率的要求。
文档编号E21B47/02GK101435329SQ20081023898
公开日2009年5月20日 申请日期2008年12月8日 优先权日2008年12月8日
发明者张春熹, 恒 林, 铁 林, 蕊 王, 王基亮, 爽 高 申请人:北京航空航天大学