专利名称：一种基于伪随机信号激励的开关电流电路测试装置及方法
技术领域：
本发明涉及一种内嵌开关电流电路的测试装置，特别涉及一种基于伪随机信号激励的开关电流电路测试装置及方法。
背景技术：
开关电流集成电路具有的低电压、高频、小尺寸的特性，而且对标准数字工艺的完全兼容，因而使得这项技术在混合电路设计具有越来越广泛的应用。对于离散电路而言，它更是开关电容电路最佳的替代技术。然而在开关电流电路的测试方面，现有的模拟电路测试方法并不适合于开关电流电路。目前有关于开关电流测试的方法基本上可以分为两类一是基于直流信号测试技术，这种方法可以测试开关电流电路由MOS故障造成的静态特性变化如泄漏电流、输出电导、传输特性以及电压偏置等，但无法测试频率特性、动态特性以及失真等故障；二是基于时钟相位变换的测试，利用改变时钟顺序将二分电路结构重组为串连电流镜结构并将输入与输出直流信号进行对比，这种方法只适用于某一特定电路结构和只能测试部分电路功能或特定结构，现有的基本都是开关电流二分电路结构。上述两种方法都很少涉及参数性故障或缺陷和评估信号的容差范围。
发明内容
为了解决开关电流电路测试的上述技术问题，本发明提供一种基于伪随机信号激励的开关电流电路测试装置及方法。
本发明解决上述技术问题的技术方案包括以下步骤包括伪随机信号发生器、A/D转换器、D/A转换器、采样延迟电路、自相关函数比较器，所述伪随机信号发生器的输出分别接A/D转换器、采样延迟电路的输入端，A/D转换器的输出端接被测开关电流电路的输入端，D/A转换器的输入端接被测开关电流电路的输出端，D/A转换器的输出信号与采样延迟电路的输出信号一起送到自相关函数比较器，自相关函数比较器输出测试结果。
一种基于伪随机信号激励的开关电流电路测试方法，包括以下步骤 伪随机信号发生器产生与被测开关电流电路适配的带限白噪声； 通过D/A转化将伪随机信号发生器产生的带限白噪声转化为模拟信号，加载到被测开关电流电路，测量被测开关电流电路的脉冲响应； 将响应信号由A/D转换器取出，自相关函数比较器用它与伪随机信号发生器的延迟输出作相关运算，得到相关系数； 根据滤波器性能参数的灵敏度分析以及给定的参数变量范围设定性能空间的容差范围； 对电路正常与硬故障情况下的相关系数进行对比，标识为故障或非故障，可以划分信号空间的边界进行故障和非故障的识别； 针对不同类型的开关电流电路参数故障，采用仿真测试以进行识别。
本发明的技术效果在于本发明中采用可自检测的数字电路产生测试激励信号，通过对开关电流电路的状态响应的计算分析及对比，实现了对灾难性、参数性以及功能故障的识别。另外，本测试方法主要的额外芯片面积是产生伪随机信号的线性反馈移位寄存器(LFSR)和少量的构成测试模式的模拟控制开关。然而模拟开关可以采用很小数目的晶体管来实现，而且LFSR可以与产生序列的数字电路共享。因此这种测试方法特别适合基于DSP的SOC电路或基于FPGA的可重构SOC芯片的测试。
下面结合附图对本发明作进一步的说明。
图1为本发明中混合电路伪随机测试原理图。
图2为本发明中MOS管故障仿真模型。图中Ron为开路等效电阻，Rsh为短路等效电阻 图3为本发明中时钟相位故障波形。
图4为本发明中不同跨导与栅源电导比gm/ggs的响应。理想情况时脉冲幅度最高，随着gm/ggs从100到10脉冲幅度显著下降。
图5为本发明中不同栅漏电容与栅源电容比Cdg/Cgs的响应。脉冲正向幅值无明显变化而其第一个负值脉冲有明显变化，且随着Cdg/Cgs从0.01到9负脉冲幅度显著增大。
图6为本发明中性能容差范围测试结果。图中虚线为容差边界。
图7为本发明中信号识别边界划分结果。小圆圈代表无故障实例，两根直线夹角中间区域为非故障识别区，其他区域为故障识别区。
具体实施例方式 本发明测试电路的基本结构如图1所示，采用伪随机测试技术求相关系数的方法完成对被测模块(DUT)的测试，即把被测模块置于一个D/A和A/D转换器中，变模拟测试为数字测试，伪随机信号发生器采用线性反馈移位寄存器(LFSR)来生成带限白噪声作为激励，一路经D/A转换器转换后输入被测模块，被测模块的输出在A/D转换器取出，D/A转换器的输出信号与采样延迟电路的输出信号一起送到自相关函数比较器，自相关函数比较器将测试结果与采样延迟电路的输出作相关运算，得到相关系数。
对于一个随机序列x[n]，在DUT输出端的响应为一新的随机序列y[n] 其中n＝1，2……∞，k＝0，1，2……∞，h[k]为冲激响应。
当输入信号x[n]是各态经历时，有 其中φxy(m)是输入输出信号的相关函数，E为数学期望，μx2为均方值，σx2为方差，当x[n]是一个白噪声且是固定的，有即它与被测系统的冲击响应δ[m-k]成正比。实际测试中第一个要考虑的问题是获得适合的被测开关电流电路脉冲响应所需的最小矩形脉冲数目。实际上，序列太短会造成被测开关电流电路的错误分类，进一步造成对其脉冲响应的错误评估。作为实际中存在的问题，与验证被测开关电流电路脉冲响应对应的问题是从一个固定长度的伪随机输入序列激励的脉冲响应寻找最大可能数量的有效样本。另一个对测试结果有重要影响的伪随机序列参数是其每一个脉冲(假定为矩形)的宽度。如测试一个一阶电路，一个脉冲宽度太宽会造成DUT瞬态响应区域内仅有非常有限数量输出样本，而这些样本对于DUT动态行为评测具有重要意义。
传统伪随机测试结构中，x[n]是一个有限长度含N个宽度为Δt矩形脉冲、正负值均等的序列，这对于二元随机过程遍历性假设的平均值和自相关估计非常重要。对于小的Δt和大的N值，这个信号的功率谱接近一个白噪声。理想情况下，输入信号的自相关函数为 Rxx(t)的频谱表明第一个0值在f0＝1/Δt。为获得被测开关电流电路合理的脉冲响应，M序列(带限白噪声)的参数应该与电路适配，特别是脉冲宽度和长度以及电路延迟时间。对于开关电流电路应采用Z变换获取适配M序列参数。
开关电流电路可能的结构故障 (1)金属层断裂，产生漏源浮地以及开关输入输出断开； (2)栅极多晶硅断裂，产生浮地栅并吸收存储部分电荷，将CMOS的栅极与开关绝缘或缩短沟道宽度； (3)晶体管动态范围降低，将增大沟道阻抗。
本发明考虑开关电流电路中的MOS开关故障 (1)Ron＞Ronε，Roff≥Roffε； (2)Ron≤Ronε，Roff＜Roffε； (3)Ron＞Ronε，Roff≥Roffε。
其中Ronε＝Rons+εon，Roffε＝Rofsf-εoff，Ronε与Roffε为无故障理想开关接通与断开电阻，εon与εoff为预定的容差。
图2为本发明故障仿真模型电路，它包括三个端点短路和漏源开路。本发明考虑了开路与短路效应，即开路效应由10MΩ到10kΩ，短路效应由10Ω到10kΩ，及其特有的误差效应如时钟馈通效应(开关MOS管结电容故障)、适配误差(构成电流镜的CMOS晶体管不匹配，主要是宽长比不一致)以及时钟相位误差。
本发明应用示例 以6阶切比雪夫低通滤波器为例。开关电流电路的伪随机激励测试的过程如下 开关电流积分器实现的切比雪夫0.5dB等纹波时钟频率为20MHz、-3dB截频为5MHz的6阶低通滤波器z域传输函数为 滤波器的脉冲响应 Y[nT]＝0.113×
n×sin(0.252·n-0.0676) +0.2954×
n×sin(0.192·n-0.8737) +0.5672×
n×sin(0.0668·n-0.3856)+0.0002252 式中T为采样周期。
脉冲响应延迟时间Tdelay＝3.2μs，Δt≤1/(5×5M)＝40ns，为确保信号的功率谱接近一个白噪声，N可以取得大些，本发明采用5位LFSR产生31个向量的伪随机序列m＝[1 1 1 1 1 0 0 0 1 1 0 1 1 1 0 1 0 1 0 00 0 1 0 0 1 0 1 1 0 0 ]作为开关电流电路的输入激励信号。
CMOS灾难性故障的测试开关电流电路完全采用数字CMOS工艺技术，没有线性浮置电容或运算放大器，因此开关电流性能故障主要是由不完善的MOS晶体管引起的。灾难性的短路开路故障将对开关电流电路的性能造成极大的影响。使用图2所示的故障模型替换电路原来的FET，测试相应的脉冲响应，再将其与正常响应对比。对于一个固定的电路系统，其脉冲响应h[m]随m增大会逐渐趋于0。有意义的信号部分近似等于Fs/BW(Fs为采样频率，BW为带宽)，对φxy(3-5)进行采样或取脉冲最大值进行比较即可以实现对故障的识别。
开路性故障以及栅漏短路使得输出脉冲响应波形幅值发生明显的变化，很容易实现故障识别。对于栅源短路故障，特别是非完全短路(存在一定的电阻)，输出响应波形基本变化不大，但幅值变化明显。通过比较器可以将故障识别出来。另外，增大DAC输出幅值，可以加大故障信号幅值与理想情况的绝对差距，可以降低对比较器精度的要求提高识别率。
开关电流参数缺陷的测试包括晶体管失配、输入输出电导比率、设置误差、时钟馈通、注入电荷误差、时钟相位错误等的测试。
在伪随机序列激励下，时钟相位故障造成的响应效果与无故障响应区别明显，输出信号幅值远小于理想情况，参见图3，通过比较器进行比较就可以对故障进行识别。
对于时钟馈通或注入电荷误差，本发明采用加入新的电路结构进行电荷消除，效果比较理想。由于工艺和制板技术的扩散，会产生晶体管宽长度、覆盖电容、阈值电压、晶体管电流增益变化、晶体管动态范围降低以及金属绝缘层厚度变化等系统误差，进而引起MOS管特性参数的变化。对开关电流性能缺陷影响最大的是存储晶体管漏栅电容Cdg、栅源电容Cgs、漏源电导gds以及跨导gm，如构成电流镜晶体管不同电容和电导比引起的失配效应，与gm/gds成比例的输入输出电导比率误差，取决于输入节点电容和跨导(Cgd/Cgs)的比值的设置误差等。本发明采用伪随机序列作为激励，对不同的MOS管电容电导效应进行了测试，如图4、图5所示。
随gm/gds的变化，脉冲响应幅值变化明显，我们取最大值作为识别信号。对于Cgd/Cgs的变化，脉冲正向幅值无明显变化而其第一个负值脉冲有明显变化，因此我们取其负脉冲的幅值作为识别信号。同样，提高DAC输出电平可以加大识别信号与理想值的绝对值差距便于比较识别。本发明通过性能与信号空间的映射，建立最小的容差范围来获得最小的误识别百分比，从而进一步提高了故障识别率。
故障容差范围的设定由于工艺制板参数的随机扰动在任何制造过程都是存在的，制造的每一个电路其性能参数系列将会偏离计划中的点而对应到每个参数空间不同的点。大量的点在每一个参数空间的分布是与工艺制板扰动紧密联系的，这种扰动通常接近独立的高斯分布。在性能空间容差是预先给定的。基于可接受的性能空间范围，本发明通过测量性能参数系列区分故障电路。
在开关电流电路与电路性能密切相关的工艺参数主要是构成电路MOS管的工艺制板参数。考虑到开关电流电路的特殊性，本发明首先通过基于MOS管参数的滤波器性能参数灵敏度分析以及给定的参数变量范围确定性能空间的容差范围。参见图6，MOS管参数选择Cgs、gm，允许变化范围0.05％，性能参数选择增益、截止频率以及相位。然后，通过随机改变MOS管参数将获得的响应信号根据是否在性能容差允许范围内标识为故障或非故障就可以划分信号空间的边界进行故障和非故障的识别，如图7所示。
权利要求
1、一种基于伪随机信号激励的开关电流电路测试装置，其特征在于包括伪随机信号发生器、A/D转换器、D/A转换器、采样延迟电路、自相关函数比较器，所述伪随机信号发生器的输出分别接A/D转换器、采样延迟电路的输入端，A/D转换器的输出端接被测开关电流电路的输入端，D/A转换器的输入端接被测开关电流电路的输出端，D/A转换器的输出信号与采样延迟电路的输出信号一起送到自相关函数比较器，自相关函数比较器输出测试结果。
2、根据权利要求1所述的基于伪随机信号激励的开关电流电路测试装置，其特征在于所述伪随机信号发生器为线性反馈移位寄存器。
3、一种基于伪随机信号激励的开关电流电路测试方法，包括以下步骤
伪随机信号发生器产生与被测开关电流电路适配的带限白噪声；
通过D/A转化将伪随机信号发生器产生的带限白噪声转化为模拟信号，加载到被测开关电流电路，测量被测开关电流电路的脉冲响应；
将响应信号由A/D转换器取出，自相关函数比较器用它与伪随机信号发生器的延迟输出作相关运算，得到不同的特征值；
根据滤波器性能参数的灵敏度分析以及给定的参数变量范围设定性能空间的容差范围；
对电路正常与硬故障情况下的相关系数进行对比，标识为故障或非故障，可以划分信号空间的边界进行故障和非故障的识别；
针对不同类型的开关电流电路参数故障，采用仿真测试以进行识别。
全文摘要
本发明公开了一种基于伪随机信号激励的开关电流电路测试装置及方法，其测试装置包括伪随机信号发生器、A/D转换器、D/A转换器、采样延迟电路、自相关函数比较器，所述伪随机信号发生器的输出分别接A/D转换器、采样延迟电路的输入端，A/D转换器的输出端接被测开关电流电路的输入端，D/A转换器的输入端接被测开关电流电路的输出端，D/A转换器的输出信号与采样延迟电路的输出信号一起送到自相关函数比较器，自相关函数比较器输出测试结果。本发明基于伪随机信号激励的开关电流电路的测试装置及方法具有成本低、适用范围广、故障覆盖率高、对待测电路无介入的优点，并且测试激励信号以及测试电路几乎全部数字化并且可以自检测。
文档编号G01R31/00GK101251575SQ200810030938
公开日2008年8月27日 申请日期2008年3月28日 优先权日2008年3月28日
发明者何怡刚, 郭杰荣 申请人:湖南大学