专利名称：基于多fpga的波束形成器输出数据带宽控制装置的制作方法
技术领域：
本发明涉及FPGA技术及数字波束形成计算领域，具体涉及一种基于多FPGA的波 束形成器输出数据带宽控制装置。
背景技术：
波束形成计算是信号处理领域的一种常用的信号处理方式，在声纳信号处理，雷 达信号处理，超声波探测等领域具有很广泛的应用。在这些应用中，如果探测或者扫描的范 围很大、实时性要求很高，经过波束形成计算后，得到的与每个空间位置对应的波束形成结 果总数据量将达到极其庞大的规模，远远超过系统后续的数据传输和分析能力。因此，实际 应用中往往需要通过选用合适的阈值，对波束形成器输出的结果进行筛选，仅保留强度超 过阈值的一部分波束形成结果，从而将后续待处理的数据总量控制在一定范围。近些年，现场可编程门阵列(FieldProgrammable Gate Array, FPGA)技术 得到了快速的发展，FPGA开始应用于声纳、雷达等系统的数字波束形成算法(Digital beamforming)，出现了一种新的数字波束形成器的解决方案。基于FPGA的数字波束形成器 的实现方案同时利用了传统软件和硬件实现方案的优点，不但保证了系统的高性能，而且 增加了系统的通用性、灵活性，因此正得到越来越广泛的应用。同样的，基于FPGA的数字波 束形成器也面临着前文提到的带宽控制问题。不仅如此，在一些高性能波束形成器中，由于 大规模实时运算的需要，往往对探测范围或整体计算过程进行合理的划分、利用多片FPGA 进行分布式并行计算。但是，由于某一目标往往仅处于某一特定的空间位置，为保证对目标 的探测精度，不能在各个并行处理FPGA之间对系统带宽进行简单的平均分配，而需要找到 一种合适的带宽控制方法，使得在整个探测范围内，随着目标位置和形态的变化，系统带宽 都能够被有效的分配到目标位置。
发明内容
本发明提供了一种基于多FPGA的数字波束形成器输出数据带宽控制装置，适用 于多FPGA并行波束形成计算系统，通过两级带宽控制方法，在整个探测范围对系统带宽进 行动态的分配，能比较合理的保留有效的波束形成结果。一种基于多FPGA的波束形成器输出数据带宽控制装置，包括N个初级带宽控制单元，位于N个信号处理FPGA单元中，与N个并行波束形成计 算模块一一对应，用于分别对每个并行波束形成计算模块输出的波束形成结果进行带宽控 制，得到在系统带宽允许量以内的有效波束形成结果数据，并发送到数据接口 FPGA单元；一个数据接口 FPGA单元，为次级带宽控制单元，用于从N个信号处理FPGA单元中 接收所述的有效波束形成结果数据，并对接收到的有效波束形成结果数据进行带宽控制， 将数据总量控制在系统设定的带宽以内，得到在系统带宽允许量以内的最优波束形成结果 数据，作为整个波束形成器输出最终数据，并传输到通讯处理器；所述的最优波束形成结果 数据是选择自N个信号处理FPGA单元的有效波束形成结果数据中的、相对强度较大的一部分有效波束形成结果数据，并保证最终数据总量不超过系统带宽允许量；一个通讯处理器，用于通过自身的标准数据读写接口，从数据接口 FPGA单元读取 整个波束形成器输出最终数据，并传输或存储到后续处理设备。其中，所述的每个初级带宽控制单元，包括第一参数接收模块、第1级带宽控制模 块、本地存储器、存储器控制模块和数据发送模块，所述的第一参数接收模块，用于通过专门的命令设置通道，接收所述的通讯处理 器设定的带宽控制参数，并提供给第1级带宽控制模块；所述的带宽控制参数包括当前设 定带宽、带宽控制逻辑内部相关的参数等；所述的第1级带宽控制模块，用于对并行波束形成计算模块输出的波束形成结果 进行第1级带宽控制，并输出有效波束形成结果数据，数据总量控制在设定带宽内；所述的本地存储器，用于存储由第1级带宽控制模块输出的有效波束形成结果数 据；所述的存储器控制模块，用于实现对本地存储器的读写控制，将第1级带宽控制 模块输出的有效波束形成结果数据首先存入到本地存储器，然后在数据发送模块需要发送 数据时从本地存储器内读出有效波束形成结果数据并提供给数据发送模块；所述的数据发送模块，用于在被数据接口 FPGA单元选中的状态下，发送有效波束 形成结果数据到数据接口 FPGA单元；所述的第一参数接收模块、第1级带宽控制模块、存储器控制模块、数据发送模块 和并行波束形成计算模块位于同一片FPGA芯片内，所述的FPGA芯片和本地存储器构成信 号处理FPGA单元。其中，所述的数据接口 FPGA单元包括N个数据接收模块，与所述的N个信号处理FPGA单元一一对应地连接，用于分别 接收所述的N个信号处理FPGA单元发送的有效波束形成结果数据；优选采用串行数据传输 协议完成数据的传输，以减少数据传输所需的FPGA管脚资源消耗，简化系统硬件连接的设 计。数据通道切换模块，用于根据当前的通道优先级，切换来自N个数据接收模块的 有效波束形成结果数据，任一时刻最多有一个数据接收模块对应的通道被选中并进行数据 传输，未选中的数据接收模块对应的通道则处于等待状态而未进行数据传输；第2级带宽控制模块，用于对数据通道切换模块输出的波束形成结果数据进行第 2级带宽控制，在并行的N个信号处理FPGA单元之间进行带宽的动态分配，从而将发送到通 讯处理器的最终数据的总量控制在设定带宽内；处理器数据读取FIFO，用于存储由第2级带宽控制模块输出的波束形成计算结 果；读取请求产生模块，用于监测处理器数据读取FIFO内当前存有的数据量，当数据 量达到设定值后，给出数据读取请求到通讯处理器，通讯处理器接收到该请求即进行一次 数据读取操作；所述的设定值为与通讯处理器约定的一批次处理的数据量，受到接口 FPGA 资源和处理器的性能制约；第二参数接收模块，用于接收通讯处理器设定的带宽控制参数，包括当前设定带 宽、带宽控制逻辑内部相关的参数等，并提供给第2级带宽控制模块；
处理器数据读写接口，用于通讯处理器与数据接口 FPGA单元中的处理器数据读 取FIFO、读取请求产生模块和第二参数接收模块之间进行数据读写交互，与通讯处理器自 身的标准数据接口兼容。其中，所述的通讯处理器采用嵌入式处理器。其中，所述的第1级带宽控制模块和第2级带宽控制模块，可以为现有技术中的带 宽控制模块，也可以是为以下优选的技术方案。所述的第1级带宽控制模块和第2级带宽控制模块，包括阈值比较单元，用于比较当前波束形成结果的强度值和阈值，得到比较差值；和判 断该强度是否超过预设的波束形成强度最小值，得到判断结果；所述的预设的波束形成强 度最小值略大于环境噪声的强度值，一般为环境噪声的强度值的2 4倍，该值远小于初始 阈值或调整步骤中的阈值；允许存储总量计算单元，用于根据当前波束形成结果的坐标，计算本帧波束形成 结果中，在当前坐标位置及该坐标位置以前的空间内，允许被存储的波束形成结果总量；所 述的当前坐标位置及该坐标位置以前的空间是指与探测器之间的物理距离不超过该坐标 位置的探测空间；实际已存储总量统计单元，用于统计在本帧波束形成结果中在当前坐标位置已经 被存储的波束形成结果总量；存储总量比较单元，用于实时地比较所述的在当前坐标位置允许被存储的波束形 成结果总量和已经被存储的波束形成结果总量，得到比较结果；阈值调整单元，用于根据所述的存储总量比较单元给出的比较结果和所述的阈值 比较单元给出的比较差值和判断结果，动态调整所述的阈值比较单元所使用的阈值；其包 括差值累加器，用于对超过预设的波束形成强度最小值的波束强度与阈值的比较差 值进行差值累加；累加次数计数器，用于统计当前差值累加器完成的累加次数，并判断该累加次数 是否超过设定值；阈值调整模块，用于在累加次数超过设定值时，根据所述的存储总量比较单元给 出的比较结果和差值累加的结果，估计需要调整的步长，计算并更新阈值，并使得差值累加 器和累加次数计数器复位归零；在累加次数未超过设定值时，不进行操作；根据所述的阈值比较单元给出的比较差值，将强度大于阈值的波束的坐标和强度 作为有效波束形成结果数据。上述的第1级带宽控制模块和第2级带宽控制模块中，采用各单元并行、流水线操 作，与波束形成器同步工作，避免了对大容量高速缓存的要求。本发明的波束形成器输出数据带宽控制装置通过在数据接口 FPGA和每个信号处 理FPGA单元内部各设置一个带宽控制模块进行两级带宽控制。其中，第1级带宽控制针对 本并行信号处理FPGA单元给出的波束形成结果而言，仅对局部范围进行数据带宽控制；第 2级带宽控制针对接收到的多个并行信号处理FPGA单元上传数据而言，对整个探测范围的 数据进行带宽控制。这样，不仅保证了整个波束形成器输出数据的最终带宽被控制在系统 设定值，而且在波束形成器由多个并行处理FPGA单元组成的情况下，仍然能够保留有效的波束形成结果，实现带宽在整个探测范围内的合理分配。本发明的波束形成器输出数据带宽控制装置适用于采用多FPGA单元分布式并行 计算架构进行数字波束形成计算的系统。本发明具有以下有益的技术效果采用本发明的波束形成器输出数据带宽控制装置，能够将系统设定的数据带宽动 态分配在有效的探测目标位置处，因此在整个探测范围内，都能比较合理的保留有效的波 束形成结果。
图1为本发明的波束形成器输出数据带宽控制装置的整体结构示意框图；图2为本发明的波束形成器输出数据带宽控制装置中内部结构示意框图；图3为采用本发明带宽控制装置进行带宽控制的总过程示意图。
具体实施例方式下面结合实施例和附图来详细说明本发明，但本发明并不仅限于此。如图1所示，一种基于多FPGA的波束形成器输出数据带宽控制装置，包括N个初级带宽控制单元140，位于N个信号处理FPGA单元130中，与N个并行波束 形成计算模块一一对应，用于分别对每个并行波束形成计算模块输出的波束形成结果进行 第1级带宽控制，得到在系统带宽允许量以内的有效波束形成结果数据，并发送到数据接 口 FPGA 单元 120。一个数据接口 FPGA单元120，为次级带宽控制单元，用于从N个执行并行信号处理 的信号处理FPGA单元130中接收有效波束形成结果数据，并对接收到的有效波束形成结果 数据进行第2级带宽控制，将数据总量控制在系统设定的带宽以内，得到在系统带宽允许 量以内的最优波束形成结果数据，作为整个波束形成器输出最终数据，并传输到通讯处理 器110。所述的最优波束形成结果数据是选择自N个信号处理FPGA单元130发送的有效波 束形成结果数据中的、相对强度较大的一部分有效波束形成结果数据，并保证最终数据总 量不超过系统带宽允许量。一个通讯处理器110，用于通过自身的标准数据读写接口，如PCI (Peripheral Component Interconnect)、Local Bus、EMIF(External Memory Interface)等，从数据接 口 FPGA单元120读取整个波束形成器输出最终数据，并利用以太网或其他传输方式将波束 形成结果最终数据发送到PC等后续处理设备，或者直接存储到硬盘以备查询分析。通讯处 理器110采用嵌入式处理器。为节约FPGA资源、简化设计，数据接口 FPGA单元12 0采用自定义的数据传输协议 从各个信号处理FPGA单元130获取数据，通常可以是基于LVDS差分信号的高速传输协议。为了进一步说明本发明，本实施例还提供了上述的基于多FPGA的波束形成器输 出数据带宽控制装置内部的详细结构示意框图，如图2所示。图2中，每个初级带宽控制单元140，包括第一参数接收模块330、第1级带宽控制 模块320、本地存储器360、存储器控制模块340和数据发送模块350，其中，第一参数接收模块330，用于通过专门的命令设置通道，例如I2C总线、SPI总线
7的带宽控制参数，并提供给第1级带宽控制模块320 ；其中，带宽控 制参数包括当前设定带宽、带宽控制逻辑内部相关的参数等；第1级带宽控制模块320，用于对并行波束形成计算模块310输出的波束形成结果 进行第1级带宽控制，通过动态的改变波束形成结果筛选阈值，将输出的有效波束形成结 果数据的总量控制在设定带宽内；本地存储器360，用于存储由第1级带宽控制模块320输出的有效波束形成结果数 据；存储器控制模块340，用于实现对本地存储器360的读写控制，将第1级带宽控制 模块320输出的有效波束形成结果数据首先存入到本地存储器360，然后在数据发送模块 350需要发送数据时从本地存储器360内读出有效波束形成结果数据并提供给数据发送模 块 350 ；数据发送模块350，用于在被数据接口 FPGA单元内部数据通道切换模块选中的状 态下，发送有效波束形成结果数据到数据接口 FPGA单元120。当本通道未被选中状态下，本 数据发送模块350处于空闲状态。第一参数接收模块330、第1级带宽控制模块320、存储器控制模块340、数据发送 模块350和并行波束形成计算模块310位于同一片FPGA芯片内，FPGA芯片和本地存储器 360构成信号处理FPGA单元130。图2中，数据接口 FPGA单元120包括N个数据接收模块210，与信号处理FPGA单元130—一对应地连接，用于分别接收 N个信号处理FPGA单元130发送的有效波束形成结果数据；该模块仅在被数据通道切换模 块220选通的状态下，才从对应的信号处理FPGA单元130接收数据。这里采用串行数据传 输协议完成数据的传输，以减少数据传输所需的FPGA管脚资源消耗，简化系统硬件连接的 设计。数据通道切换模块220，用于切换来自N个数据接收模块210的数据。在数据通道 切换模块220内部，首先对数据接收模块210接收到的来自各信号处理FPGA单元130的数 据进行解析从而获取数据的位置信息，然后根据位置信息为各信号处理FPGA单元130设定 数据传输优先级，保证来自不同信号处理FPGA单元130的数据基本处于同一距离(来自同 一反射源)。任一时刻，仅有优先级最高的一个信号处理FPGA单元130的数据被选通，来自 该单元的数据被传输到带宽控制模块230 ； 第2级带宽控制模块230，用于对数据通道切换模块220输出的波束形成结果数据 进行第2级带宽控制，在并行的N个信号处理FPGA单元之间进行带宽的动态分配，从而将 发送到通讯处理器110的最终数据的总量控制在设定带宽内。由于数据通道切换模块220 输出的波束结果数据所处的物理位置基本接近，波束形成结果具有相近的波束强度。在某 一探测位置处，当系统带宽较宽裕时，可以充分保留来自N个信号处理FPGA单元130的波 束结果数据；而当系统带宽较紧张时，仅仅选择并保存带宽允许的、相对强度较大的一部分 波束结果，实现整个探测范围的带宽灵活分配；处理器数据读取FIF0240，用于存储经第2级带宽控制模块230进行第2级带宽控 制后输出的的波束形成结果数据；读取请求产生模块250，用于监测处理器数据读取FIF0240内当前存有的数据量，当数据量达到设定值后，给出数据读取请求到通讯处理器110，通讯处理器110接收到该请 求即进行一次数据读取操作；所述的设定值为与通讯处理器约定的一批次处理的数据量， 受到接口 FPGA资源和处理器的性能制约； 第二参数接收模块260，用于接收通讯处理器110设定的各类参数，包括当前设定 带宽、带宽控制逻辑内部相关的参数等，并提供给第2级带宽控制模块230。当前设定带 宽是当前系统输出的目标带宽，两级带宽控制都以此带宽为控制指标；带宽控制逻辑内部 参数包括带宽控制间隔、调整步进等，用于根据实际应用需要灵活配置；第二参数接收模块 260使用处理器数据读写接口 270获取参数信息。处理器数据读写接口 270，用于数据接口 FPGA单元120与通讯处理器110之间进 行数据读写交互，包括通讯处理器110与处理器数据读取FIF0240、读取请求产生模块250 和第二参数接收模块260之间进行数据读写交互，与处理器自身的标准数据接口兼容。为了进一步详细说明带宽控制，本实施例还给出第1级带宽控制模块320和第2 级带宽控制模块230的内部结构说明。第1级带宽控制模块320和第2级带宽控制模块230均包括阈值比较单元，用于比较当前波束形成结果的强度值和阈值，得到比较差值；和判 断该强度是否超过预设的波束形成强度最小值，得到判断结果；所述的预设的波束形成强 度最小值略大于环境噪声的强度值，一般为环境噪声的强度值的2 4倍，该值远小于初始 阈值或调整步骤中的阈值；允许存储总量计算单元，用于根据当前波束形成结果的坐标，计算本帧波束形成 结果中，在当前坐标位置及该坐标位置以前的空间内，允许被存储的波束形成结果总量；所 述的当前坐标位置及该坐标位置以前的空间是指与探测器之间的物理距离不超过该坐标 位置的探测空间；实际已存储总量统计单元，用于统计在本帧波束形成结果中在当前坐标位置已经 被存储的波束形成结果总量；存储总量比较单元，用于实时地比较所述的在当前坐标位置允许被存储的波束形 成结果总量和已经被存储的波束形成结果总量，得到比较结果；阈值调整单元，用于根据所述的存储总量比较单元给出的比较结果和所述的阈值 比较单元给出的比较差值和判断结果，动态调整所述的阈值比较单元所使用的阈值；其包 括差值累加器，用于对超过预设的波束形成强度最小值的波束强度与阈值的比较差 值进行差值累加；累加次数计数器，用于统计当前差值累加器完成的累加次数，并判断该累加次数 是否超过设定值；阈值调整模块，用于在累加次数超过设定值时，根据所述的存储总量比较单元给 出的比较结果和差值累加的结果，估计需要调整的步长，计算并更新阈值，并使得差值累加 器和累加次数计数器复位归零；在累加次数未超过设定值时，不进行操作；根据所述的阈值比较单元给出的比较差值，将强度大于阈值的波束的坐标和强度 作为有效波束形成结果数据。上述的第1级带宽控制模块和第2级带宽控制模块中，采用各单元并行、流水线操作，与波束形成器同步工作，避免了对大容量高速缓存的要求。 图3给出了采用本发明装置进行带宽控制的总过程示意图。在各个信号处理FPGA 单元130中计算得到的波束形成结果数据量极大，经过每个信号处理FPGA单元130内部的 带宽控制之后，本地存储和传输到数据接口 FPGA单元120的数据量将小于等于系统设定的 带宽M ；在数据接口 FPGA单元120内部，对接收到的总量在MXN以内的波束结果数据进行 第2级带宽控制，从而控制发送到通讯处理器110的最终数据量小于等于系统设定的带宽 M0
权利要求
1.一种基于多FPGA的波束形成器输出数据带宽控制装置，其特征在于，包括N个初级带宽控制单元，位于N个信号处理FPGA单元中，与N个并行波束形成计算模块 一一对应，用于分别对每个并行波束形成计算模块输出的波束形成结果进行带宽控制，得 到在系统带宽允许量以内的有效波束形成结果数据，并发送到数据接口 FPGA单元；一个数据接口 FPGA单元，为次级带宽控制单元，用于从N个信号处理FPGA单元中接 收所述的有效波束形成结果数据，并对接收到的有效波束形成结果数据进行带宽控制，将 数据总量控制在系统设定的带宽以内，得到在系统带宽允许量以内的最优波束形成结果数 据，作为整个波束形成器输出最终数据，并传输到通讯处理器；一个通讯处理器，用于通过自身的标准数据读写接口，从数据接口 FPGA单元读取整个 波束形成器输出最终数据，并传输或存储到后续处理设备。
2.如权利要求1所述的基于多FPGA的波束形成器输出数据带宽控制装置，其特征在 于，所述的每个初级带宽控制单元，包括第一参数接收模块、第1级带宽控制模块、本地存 储器、存储器控制模块和数据发送模块，其中，所述的第一参数接收模块，用于通过专门的命令设置通道，接收所述的通讯处理器设 定的带宽控制参数，并提供给第1级带宽控制模块；所述的第1级带宽控制模块，用于对并行波束形成计算模块输出的波束形成结果进行 第1级带宽控制，并输出有效波束形成结果数据，数据总量控制在设定带宽内；所述的本地存储器，用于存储由第1级带宽控制模块输出的有效波束形成结果数据； 所述的存储器控制模块，用于实现对本地存储器的读写控制，将第1级带宽控制模块 输出的有效波束形成结果数据首先存入到本地存储器，然后在数据发送模块需要发送数据 时从本地存储器内读出有效波束形成结果数据并提供给数据发送模块；所述的数据发送模块，用于在被数据接口 FPGA单元选中的状态下，发送有效波束形成 结果数据到数据接口 FPGA单元；所述的第一参数接收模块、第1级带宽控制模块、存储器控制模块、数据发送模块和并 行波束形成计算模块位于同一片FPGA芯片内，所述的FPGA芯片和本地存储器构成信号处 理FPGA单元。
3.如权利要求1所述的基于多FPGA的波束形成器输出数据带宽控制装置，其特征在 于，所述的数据接口 FPGA单元包括N个数据接收模块，与所述的N个信号处理FPGA单元一一对应地连接，用于分别接收所 述的N个信号处理FPGA单元发送的有效波束形成结果数据；数据通道切换模块，用于根据当前的通道优先级，切换来自N个数据接收模块的有效 波束形成结果数据，任一时刻最多有一个数据接收模块对应的通道被选中并进行数据传 输，未选中的数据接收模块对应的通道则处于等待状态而未进行数据传输；第2级带宽控制模块，用于对数据通道切换模块输出的波束形成结果数据进行第2级 带宽控制，在并行的N个信号处理FPGA单元之间进行带宽的动态分配，从而将发送到通讯 处理器的最终数据的总量控制在设定带宽内；处理器数据读取FIFO，用于存储由第2级带宽控制模块输出的波束形成计算结果； 读取请求产生模块，用于监测处理器数据读取FIFO内当前存有的数据量，当数据量达 到设定值后，给出数据读取请求到通讯处理器，通讯处理器接收到该请求即进行一次数据读取操作；第二参数接收模块，用于接收通讯处理器设定的带宽控制参数，并提供给第2级带宽 控制模块；处理器数据读写接口，用于通讯处理器与数据接口 FPGA单元中的处理器数据读取 FIFO、读取请求产生模块和第二参数接收模块之间进行数据读写交互，与通讯处理器自身 的标准数据接口兼容。
4.如权利要求3所述的基于多FPGA的波束形成器输出数据带宽控制装置，其特征在 于，所述的N个数据接收模块与N个信号处理FPGA单元之间的数据传输采用串行数据传输 协议完成。
5.如权利要求1所述的基于多FPGA的波束形成器输出数据带宽控制装置，其特征在 于，所述的通讯处理器采用嵌入式处理器。
6.如权利要求2或3所述的基于多FPGA的波束形成器输出数据带宽控制装置，其特征 在于，所述的第1级带宽控制模块或第2级带宽控制模块，包括阈值比较单元，用于比较当前波束形成结果的强度值和阈值，得到比较差值；和判断该 强度是否超过预设的波束形成强度最小值，得到判断结果；允许存储总量计算单元，用于根据当前波束形成结果的坐标，计算本帧波束形成结果 中，在当前坐标位置及该坐标位置以前的空间内，允许被存储的波束形成结果总量；实际已存储总量统计单元，用于统计在本帧波束形成结果中在当前坐标位置已经被存 储的波束形成结果总量；存储总量比较单元，用于实时地比较所述的在当前坐标位置允许被存储的波束形成结 果总量和已经被存储的波束形成结果总量，得到比较结果；阈值调整单元，用于根据所述的存储总量比较单元给出的比较结果和所述的阈值比较 单元给出的比较差值和判断结果，动态调整所述的阈值比较单元所使用的阈值；其包括差值累加器，用于对超过预设的波束形成强度最小值的波束强度与阈值的比较差值进 行差值累加；累加次数计数器，用于统计当前差值累加器完成的累加次数，并判断该累加次数是否 超过设定值；阈值调整模块，用于在累加次数超过设定值时，根据所述的存储总量比较单元给出的 比较结果和差值累加的结果，估计需要调整的步长，计算并更新阈值，并使得差值累加器和 累加次数计数器复位归零；在累加次数未超过设定值时，不进行操作；根据所述的阈值比较单元给出的比较差值，将强度大于阈值的波束的坐标和强度作为 有效波束形成结果数据。
全文摘要
本发明公开了一种基于多FPGA的波束形成器输出数据带宽控制装置，包括N个位于信号处理FPGA单元中的初级带宽控制单元、一个数据接口FPGA、一个通讯处理器。该带宽控制装置通过在数据接口FPGA和每个信号处理FPGA单元内部各设置一个带宽控制模块进行两级带宽控制，不仅保证了整个波束形成器输出数据的最终带宽被控制在系统设定值，而且在波束形成器由多个并行处理FPGA单元组成的情况下，仍然能够保留有效的波束形成结果，实现带宽在整个探测范围内的合理分配。
文档编号G01S7/52GK102129069SQ201010594918
公开日2011年7月20日 申请日期2010年12月17日 优先权日2010年12月17日
发明者田翔, 蒋荣欣, 陈耀武 申请人:浙江大学