专利名称：Jtag测试链路及其超声诊断仪的制作方法
JTAG测试链路及其超声诊断仪
技术领域：
本发明涉及JTAG(Joint Test Action Group,联合测试行为组织)测试,尤其是涉及一种JTAG测试链路及其超声诊断仪。
背景技术：
在产品开发的各个阶段，如果都能便利的通过JTAG端口，对器件进行测试和功能调试，会极大的提高开发效率和开发质量。因此，超声诊断仪中，在板卡上除了连接JTAG线缆的连接器，也会通过背板连接器，将整机系统的JTAG链路，也连接到板卡上，这样无论是局部板卡调试阶段，还是板卡装入超声诊断仪的整机机箱后(整机JTAG链路的接口会弓I出机箱)，都可以方便的使用JTAG工具。传统的板卡上的局部板卡JTAG链路和整机系统JTAG链路，是将信号直接连接在一起，如图1所示。将局部板卡JTAG和整机系统JTAG信号直接连接在一起，这种情况下，只能存在一个驱动源，如果在使用整机系统的JTAG链路时，不慎也连接了局部板卡JTAG的线缆，那器件和JTAG接口电路都存在损坏的风险。
发明内容基于此，有必要提供一种能够避免同时接入局部板卡测试信号和整机测试信号的JTAG测试链路。一种JTAG测试链路，包括局部板卡测试接口和整机测试接口，其特征在于，还包括多路输入选择开关和多路输出选择开关；所述局部板卡测试接口中的局部板卡测试数据输入线接口、局部板卡测试时钟输入接口以及局部板卡测试模式选择输入接口连接至多路输入选择开关中的高电位端； 所述局部板卡测试接口中的局部板卡测试数据输出线接口连接至多路输出选择开关中的高电位端；所述整机测试接口中的整机测试数据输入线接口、整机测试时钟输入接口以及整机测试模式选择输入接口连接至多路输入选择开关中的低电位端；所述整机测试接口中的整机测试数据输出线接口连接至多路输出选择开关中的低电位端；所述多路输入选择开关和多路输出选择开关包括电位控制端，当所述多路输入选择开关和多路输出选择开关的电位控制端为高电位时，所述局部板卡测试接口通过多路输入选择开关和多路输出选择开关分别输入和输出；当所述多路输入选择开关和多路输出选择开关的电位控制端为低电位时，所述整机测试接口通过多路输入选择开关和多路输出选择开关分别输入和输出。优选地，所述局部板卡测试接口还包括电位选择接口，所述电位选择接口连接至所述多路输入选择开关和多路输出选择开关的电位控制端；所述JTAG测试链路还包括JTAG测试插头，所述JTAG测试插头具有与所述局部板卡测试接口对应的测试端子，其中与所述电位选择接口对应的测试端子连接到高电位。优选地，所述局部板卡测试接口还包括高电位接口，所述高电位接口连接到供电电源，所述电位选择接口连接至所述多路输入选择开关和多路输出选择开关的电位控制端，并且通过电阻接地；所述JTAG测试链路还包括JTAG测试插头，所述JTAG测试插头具有与所述局部板卡测试接口对应的测试端子，其中与所述高电位接口对应的测试端子和与所述电位选择接口对应的测试端子短接。优选地，所述局部板卡测试接口还包括接地接口，所述接地接口连接到地，所述电位选择接口通过反相器连接到所述多路输入选择开关和多路输出选择开关的电位控制端，并且在所述反相器和所述电位选择接口之间通过电阻连接到供电电源；所述JTAG测试插头具有与所述局部板卡测试接口对应的测试端子，其中与所述接地接口对应的测试端子和与所述电位选择接口对应的测试端子短接。一种JTAG测试链路，包括局部板卡测试接口和整机测试接口，还包括多路输入选择开关和多路输出选择开关；所述局部板卡测试接口中的局部板卡测试数据输入线接口、局部板卡测试时钟输入接口以及局部板卡测试模式选择输入接口连接至多路输入选择开关中的低电位端；所述局部板卡测试接口中的局部板卡测试数据输出线接口连接至多路输出选择开关中的低电位端；所述整机测试接口中的整机测试数据输入线接口、整机测试时钟输入接口以及整机测试模式选择输入接口连接至多路输入选择开关中的高电位端；所述整机测试接口中的整机测试数据输出线接口连接至多路输出选择开关中的高电位端；所述多路输入选择开关和多路输出选择开关包括电位控制端，当所述多路输入选择开关和多路输出选择开关的电位控制端为低电位时，所述局部板卡测试接口通过多路输入选择开关和多路输出选择开关分别输入和输出；当所述多路输入选择开关和多路输出选择开关的电位控制端为高电位时，所述整机测试接口通过多路输入选择开关和多路输出选择开关分别输入和输出。优选地，所述局部板卡测试接口还包括电位选择接口，所述电位选择接口连接至所述多路输入选择开关和多路输出选择开关的电位控制端；所述JTAG测试链路还包括JTAG测试插头，所述JTAG测试插头具有与所述局部板卡测试接口对应的测试端子，其中与所述电位选择接口对应的测试端子连接到低电位。 优选地，所述局部板卡测试接口还包括高电位接口，所述高电位接口连接到供电电源，所述电位选择接口通过反相器连接至所述多路输入选择开关和多路输出选择开关的电位控制端，并且在所述反相器与所述电位选择接口之间通过电阻接地；所述JTAG测试链路还包括JTAG测试插头，所述JTAG测试插头具有与所述局部板卡测试接口对应的测试端子，其中与所述高电位接口对应的测试端子和与所述电位选择接口对应的测试端子短接。优选地，所述局部板卡测试接口还包括局部板卡测试复位输入线接口，所述整机测试接口还包括整机测试复位输入线接口，所述局部板卡测试复位输入线接口和整机测试复位输入线接口分别连接至所述多路输入选择开关的低电位端和高电位端。优选地，所述局部板卡测试接口还包括接地接口，所述接地接口连接到地，所述电位选择接口连接至所述多路输入选择开关和多路输出选择开关的电位控制端，并且通过电阻连接到供电电源；所述JTAG测试插头具有与所述局部板卡测试接口对应的测试端子，其中与所述接地接口对应的测试端子和与所述电位选择接口对应的测试端子短接。一种超声诊断仪，包括上述的JTAG测试链路。由于多路输入选择开关和多路输出选择开关每次只能处于一种状态，因此每次只能引入一种测试信号，要么是局部板卡测试信号，要么是整机测试信号，能够避免同时接入局部板卡测试信号和整机测试信号。进一步地，在局部板卡测试接口上面设有连接到多路输入选择开关和多路输出选择开关的电位控制端的电位选择接口，且在JTAG测试插头上设有与该电位选择接口对应的测试端子，该与电位选择接口对应的测试端子连接到高电位或低电位，因此当JTAG测试插头插入局部板卡测试接口时，该JTAG测试插头的与电位选择接口对应的测试端子与该电位选择接口电接触，从而将该电位选择接口连接到高电位或低电位，这样，使多路输入选择开关和多路输出选择开关的电位控制端自动连接到高电位或低电位，从而自动选通局部板卡测试接口，避免了人工开关选择电位选择接口的高电位或低电位的步骤，方便操作。
图1为传统JTAG测试链路示意图；图2为第一实施例的JTAG测试链路示意图；图3为第一实施例的JTAG测试链路的电位控制方式示意·
图4为另一实施例的JTAG测试链路的电位控制方式示意图。
具体实施方式如图2所示，为第一实施例的JTAG测试链路。该测试链路100用于向待测器件200提供测试信号以及接收反馈的输出信号，提供的测试信号可以是局部板卡测试信号，也可以是整机测试信号。待测器件200中的TMS_DEVICE、TCK_DEVICE以及TDI_DEVICE分别表示输入待测器件200的模式选择信号、时钟信号以及测试数据输入信号，这些信号可以来自于局部板卡测试接口或者整机测试接口，TD0_DEVICE表示从待测器件200反馈的输出信号，可以输出到局部板卡测试接口或整机测试接口。通过输入测试信号，检查反馈的输出信号便可以对待测器件进行测试和功能调试。本实施例的测试链路结构100包括局部板卡测试接口 110、整机测试接口 120、多路输入选择开关130和多路输出选择开关140。局部板卡测试接口 110中的局部板卡测试数据输入线接口(TDI_B0ARD)、局部板卡测试时钟输入接口(TCK_B0ARD)以及局部板卡测试模式选择输入接口(TMS_B0ARD)连接至多路输入选择开关130中的高电位端。局部板卡测试接口 110中的局部板卡测试数据输出线接口(TD0_B0ARD)连接至多路输出选择开关140中的高电位端。整机测试接口 120中的整机测试数据输入线接口(TDI_SYSTEM)、整机测试时钟输入接口(TCK_SYSTEM)以及整机测试模式选择输入接口(TMS_SYSTEM)连接至多路输入选择开关130中的低电位端。整机测试接口 120中的整机测试数据输出线接口(TD0_SYSTEM)连接至多路输出选择开关140中的低电位端。多路输入选择开关130和多路输出选择开关140均设有电位控制端，通过该电位控制端的高低电位的选择可以连通不同线路，可以设置为当电位控制端连接到高电位时，选通局部板卡测试接口 Iio ;当电位控制端连接到低电位时，选通整机测试接口 120。当然，本领域内技术人员容易理解，也可以设置为当电位控制端连接到低电位时，选通局部板卡测试接口 110 ;当电位控制端连接到高电位时，选通整机测试接口 120。本实施例中以前者为例进行说明。多路输入选择开关130和多路输出选择开关140的电位控制端可以设置为同时连接到高电位或同时连接到低电位。本实施例中，当多路输入选择开关130和多路输出选择开关140的电位控制端为高电位时,选通局部板卡测试接口 110，此时局部板卡测试接口 110通过多路输入选择开关130和多路输出选择开关140分别输入和输出。本实施例中，当多路输入选择开关130和多路输出选择开关140的电位控制端为低电位时，选通整机测试接口 120。此时整机测试接口 120通过多路输入选择开关130和多路输出选择开关140分别输入和输出。本实施例中，通过对多路输入选择开关130和多路输出选择开关140的控制，从局部板卡测试接口 Iio输入的测试信号和从整机测试接口 120输入的测试信号每次只能有一种测试信号输入待测器件200，因而避免了同时输入局部板卡测试信号和整机测试信号。本实施例中，控制多路输入选择开关130和多路输出选择开关140的方式是使多路输入选择开关130和多路输出选择开关140的电位选择端输入高电平或低电平。使多路输入选择开关130和多路输出选择开关140的电位选择端输入高电平或低电平可以采用多种方式实现。在本实施例中，如图3所示，局部板卡测试接口 110除了包括局部板卡测试数据输入线接口(TDI_B0ARD)、局部板卡测试时钟输入接口(TCK_B0ARD)、局部板卡测试模式选择输入接口(TMS_B0ARD)以及局部板卡测试数据输出线接口(TD0_B0ARD)之外，还包括高电位接口(VDD2)和电位选择接口(SEL)。高电位接口(VDD2)与局部板卡测试接口 110中的电源接口(VDDl)同时连接供电电源(VDD)。电位选择接口(SEL)连接至多路输入选择开关130和多路输出选择开关140的电位控制端(SEL)，并且同时也通过电阻R接地。JTAG测试链路100还包括JTAG测试插头300，JTAG测试插头300与局部板卡测试接口 110对应具有测试端子，其中与局部板卡测试数据输入线接口(TDI_B0ARD)、局部板卡测试时钟输入接口(TCK_B0ARD)、局部板卡测试模式选择输入接口(TMS_B0ARD)、局部板卡测试数据输出线接口(TD0_B0ARD)、接地接口(GND)以及电源接口(VDDl)对应的测试端子均通过线缆400连接至外部的测试信号接口。而与高电位接口(VDD2)和电位选择接口(SEL)对应的两个测试端子短接。本文中，描述为“对应”的端子是指当JTAG测试插头接入局部板卡测试接口中时与局部板卡测试接口中某个接口电接触的端子。因此，当JTAG测试插头300未接入局部板卡测试接口 110时，多路输入选择开关130和多路输出选择开关140的电位控制端(SEL)通过电阻R接地，为低电位，因此多路输入选择开关130和多路输出选择开关140选通了整机测试接口 120。此时整机测试接口 120可以通过多路输入选择开关130和多路输出选择开关140分别输入和输出。而当JTAG测试插头300接入局部板卡测试接口 110时，电位选择接口(SEL)与JTAG测试插头300中与该电位选择接口(SEL)对应的端子电连接，由于JTAG测试插头300中与高电位接口(VDD2)和该电位选择接口(SEL)对应的两个测试端子短接，此时电位选择接口(SEL)通过短接的两个测试端子连接到高电位接口(VDD2)上的供电电源VDD，从而多路输入选择开关130和多路输出选择开关140的电位控制端(SEL)为高电位，选通局部板卡测试接口 110。此时整机测试接口 120不能通过多路输入选择开关130和多路输出选择开关140分别输入和输出。而局部板卡测试接口 110则通过多路输入选择开关130和多路输出选择开关140分别输入和输出。在上述实施例的基础上，局部板卡测试接口 110还可以包括局部板卡测试复位输入线接口(TRST_B0ARD)，整机测试接口 120还可以包括整机测试复位输入线接口(TRST_SYSTEM)，局部板卡测试复位输入线接口(TRST_B0ARD)和整机测试复位输入线接口(TRST_SYSTEM)分别连接至多路输入选择开关130的高电位端和低电位端。此外，还可以增加更多的测试信号种类以丰富测试功能。如前文所述，也可以设置为当电位控制端连接到低电位时，选通局部板卡测试接口 110 ;当电位控制端连接到高电位时，选通整机测试接口 120。例如，在其他实施例中，也可以将局部板卡的测试接口 110与多路输入选择开关130和多路输出选择开关140的相应的低电位端连接。同时将整机测试接口 120与多路输入选择开关130和多路输出选择开关140的相应的高电位端连接。电位选择接口(SEL)通过反相器连接至多路输入选择开关130和多路输出选择开关140的电位控制端(SEL)，并且在该反相器与该电位选择接口之间通过电阻R接地。这样，当JTAG测试插头300未接入局部板卡测试接口 110时，电位控制端通过反相器接地，因此电位控制端为高电位，此时多路输入选择开关130和多路输出选择开关140选通了整机测试接口 120 ;当JTAG测试插头300接入局部板卡测试接口 110时，电位选择接口(SEL)与JTAG测试插头300中与该电位选择接口(SEL)对应的端子电连接，由于JTAG测试插头300中与高电位接口(VDD2)和该电位选择接口(SEL)对应的两个测试端子短接，因此电位选择接口(SEL)通过短接的两个测试端子连接到高电位接口(VDD2)上的供电电源VDD，由于该电位选择接口(SEL)通过反相器连接到多路输入选择开关130和多路输出选择开关140的电位控制端，因此此时该电位控制端(SEL)为低电位，选通局部板卡测试接口 110。在另一实施例中，也可以将局部板卡测试接口 110与多路输入选择开关130和多路输出选择开关140的相应的低电位端连接。同时将整机测试接口 120与多路输入选择开关130和多路输出选择开关140的相应的高电位端连接。局部板卡测试接口 110中包括接地接口和电位选择接口。其中接地接口接地，电位选择接口连接到多路输入选择开关130和多路输出选择开关140的电位控制端，并且同时也通过电阻R连接到供电电源VDD。并且，在JTAG测试插头300中，对应于接地接口和电位选择接口的端子短接。这样，当JTAG测试插头300未接入到局部板卡测试接口 110时，多路输入选择开关130和多路输出选择开关140的电位控制端通过电阻R连接到供电电源VDD，为高电位，此时选通整机测试接口120 ;当JTAG测试插头300接入到局部板卡测试接口 110时，多路输入选择开关130和多路输出选择开关140的电位控制端通过JTAG测试插头300上短接的对应于接地接口和电位选择接口的端子连接到地，因此此时多路输入选择开关130和多路输出选择开关140的电位控制端为低电位，选通局部板卡测试接口 110。在另一实施例中，也可以将局部板卡测试接口 110与多路输入选择开关130和多路输出选择开关140的相应的高电位端连接。同时将整机测试接口 120与多路输入选择开关130和多路输出选择开关140的相应的低电位端连接。局部板卡测试接口 110中包括接地接口和电位选择接口。其中接地接口接地，电位选择接口通过反相器连接到多路输入选择开关130和多路输出选择开关140的电位控制端，并且在电位选择接口与反相器之间通过电阻R连接到供电电源VDD。并且，在JTAG测试插头300中，对应于接地接口和电位选择接口的端子短接。这样，当JTAG测试插头300未接入到局部板卡测试接口 110时，多路输入选择开关130和多路输出选择开关140的电位控制端通过反相器和电阻R连接到供电电源VDD，因此此时该电位控制端为低电位，此时选通整机测试接口 120 ;当JTAG测试插头300接入到局部板卡测试接口 110时，多路输入选择开关130和多路输出选择开关140的电位控制端通过反相器和JTAG测试插头300上短接的对应于接地接口和电位选择接口的端子连接到地，因此此时多路输入选择开关130和多路输出选择开关140的电位控制端为高电位,选通局部板卡测试接口 110。在此基础上，局部板卡测试接口 110还可以包括局部板卡测试复位输入线接口(TRST_B0ARD)，整机测试接口 120还可以包括整机测试复位输入线接口(TRST_SYSTEM)，局部板卡测试复位输入线接口(TRST_B0ARD)和整机测试复位输入线接口(TRST_SYSTEM)分别连接至多路输入选择开关130的低电位端和高电位端。此外，还可以增加更多的测试信号种类以丰富测试功能。在另一个实施例中，如图4所示，局部板卡测试接口 710除了包括局部板卡测试数据输入线接口(TDI_B0ARD)、局部板卡测试时钟输入接口(TCK_B0ARD)、局部板卡测试模式选择输入接口(TMS_B0ARD)以及局部板卡测试数据输出线接口(TD0_B0ARD)之外，还包括电位选择接口(SEL)。其中局部板卡测试数据输入线接口(TDI_B0ARD)、局部板卡测试时钟输入接口(TCK_B0ARD)、局部板卡测试模式选择输入接口(TMS_B0ARD)以及局部板卡测试数据输出线接口(TD0_B0ARD)的连接方式与上述实施例相同。JTAG测试插头810与局部板卡测试接口 710连接，JTAG测试插头810与局部板卡测试接口 710对应具有测试端子，测试端子通过信号线缆820连接至另一 JTAG测试插头830。在该JTAG测试插头830中，可以将电位选择接口(SEL)引出连接到高电位或低电位，这样，当JTAG测试插头810接入局部板卡测试接口 710中时，即可使多路输入选择开关130和多路输出选择开关140的电位控制端连接到高电位或低电位，从而选通该局部板卡测试接口 710。这样，可在另一端控制多路开关的电位，方便操作。前述实施例中，描述了几种将局部板卡测试接口 110的电位选择接口(SEL)连接到高电位或低电位的方法，应该理解，还可以用其它的方式使电位选择接口(SEL)为高电位或低电位，例如直接连接到电源或连接到具有高电位的电路位置、或者接地或连接到具有低电位的电路位置等等，在此不再一一赘述。本发明另外的实施例中，可将上述的JTAG测试链路应用到超声诊断仪中，以保证测试的安全性和提高测试效率。本发明实施例中，在局部板卡测试接口上面设有连接到多路输入选择开关和多路输出选择开关的电位控制端的电位选择接口，且在JTAG测试插头上设有与该电位选择接口对应的测试端子，该与电位选择接口对应的测试端子连接到高电位或低电位，因此当JTAG测试插头插入局部板卡测试接口时，该JTAG测试插头的与电位选择接口对应的测试端子与该电位选择接口电接触，从而将该电位选择接口连接到高电位或低电位，这样，使多路输入选择开关和多路输出选择开关的电位控制端自动连接到高电位或低电位，从而自动选通局部板卡测试接口，避免了人工开关选择电位选择接口的高电位或低电位的步骤，方便操作。以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
权利要求
1.一种JTAG测试链路，包括局部板卡测试接口和整机测试接口，其特征在于，还包括多路输入选择开关和多路输出选择开关； 所述局部板卡测试接口中的局部板卡测试数据输入线接口、局部板卡测试时钟输入接口以及局部板卡测试模式选择输入接口连接至多路输入选择开关中的高电位端；所述局部板卡测试接口中的局部板卡测试数据输出线接口连接至多路输出选择开关中的高电位端; 所述整机测试接口中的整机测试数据输入线接口、整机测试时钟输入接口以及整机测试模式选择输入接口连接至多路输入选择开关中的低电位端；所述整机测试接口中的整机测试数据输出线接口连接至多路输出选择开关中的低电位端； 所述多路输入选择开关和多路输出选择开关包括电位控制端，当所述多路输入选择开关和多路输出选择开关的电位控制端为高电位时，所述局部板卡测试接口通过多路输入选择开关和多路输出选择开关分别输入和输出；当所述多路输入选择开关和多路输出选择开关的电位控制端为低电位时，所述整机测试接口通过多路输入选择开关和多路输出选择开关分别输入和输出。
2.按权利要求1所述的JTAG测试链路，其特征在于，所述局部板卡测试接口还包括电位选择接口，所述电位选择接口连接至所述多路输入选择开关和多路输出选择开关的电位控制端； 所述JTAG测试链路还包括JTAG测试插头，所述JTAG测试插头具有与所述局部板卡测试接口对应的测试端子，其中与所述电位选择接口对应的测试端子连接到高电位。
3.按权利要求2所述的JTAG测试链路，其特征在于，所述局部板卡测试接口还包括高电位接口，所述高电位接口连接到 供电电源，所述电位选择接口连接至所述多路输入选择开关和多路输出选择开关的电位控制端，并且通过电阻接地； 所述JTAG测试插头具有与所述局部板卡测试接口对应的测试端子，其中与所述高电位接口对应的测试端子和与所述电位选择接口对应的测试端子短接。
4.按权利要求2所述的JTAG测试链路，其特征在于，所述局部板卡测试接口还包括接地接口，所述接地接口连接到地，所述电位选择接口通过反相器连接到所述多路输入选择开关和多路输出选择开关的电位控制端，并且在所述反相器和所述电位选择接口之间通过电阻连接到供电电源； 所述JTAG测试插头具有与所述局部板卡测试接口对应的测试端子，其中与所述接地接口对应的测试端子和与所述电位选择接口对应的测试端子短接。
5.一种JTAG测试链路，包括局部板卡测试接口和整机测试接口，其特征在于，还包括多路输入选择开关和多路输出选择开关； 所述局部板卡测试接口中的局部板卡测试数据输入线接口、局部板卡测试时钟输入接口以及局部板卡测试模式选择输入接口连接至多路输入选择开关中的低电位端；所述局部板卡测试接口中的局部板卡测试数据输出线接口连接至多路输出选择开关中的低电位端; 所述整机测试接口中的整机测试数据输入线接口、整机测试时钟输入接口以及整机测试模式选择输入接口连接至多路输入选择开关中的高电位端；所述整机测试接口中的整机测试数据输出线接口连接至多路输出选择开关中的高电位端；所述多路输入选择开关和多路输出选择开关包括电位控制端，当所述多路输入选择开关和多路输出选择开关的电位控制端为低电位时，所述局部板卡测试接口通过多路输入选择开关和多路输出选择开关分别输入和输出；当所述多路输入选择开关和多路输出选择开关的电位控制端为高电位时，所述整机测试接口通过多路输入选择开关和多路输出选择开关分别输入和输出。
6.按权利要求5所述的JTAG测试链路，其特征在于，所述局部板卡测试接口还包括电位选择接口，所述电位选择接口连接至所述多路输入选择开关和多路输出选择开关的电位控制端； 所述JTAG测试链路还包括JTAG测试插头，所述JTAG测试插头具有与所述局部板卡测试接口对应的测试端子，其中与所述电位选择接口对应的测试端子连接到低电位。
7.按权利要求6所述的JTAG测试链路，其特征在于，所述局部板卡测试接口还包括高电位接口，所述高电位接口连接到供电电源，所述电位选择接口通过反相器连接至所述多路输入选择开关和多路输出选择开关的电位控制端，并且在所述反相器与所述电位选择接口之间通过电阻接地； 所述JTAG测试插头具有与所述局部板卡测试接口对应的测试端子，其中与所述高电位接口对应的测试端子和与所述电位选择接口对应的测试端子短接。
8.按权利要求5所述的JTAG测试链路，其特征在于，所述局部板卡测试接口还包括局部板卡测试复位输入线接口，所述整机测试接口还包括整机测试复位输入线接口，所述局部板卡测试复位输入线接口和整机测试复位输入线接口分别连接至所述多路输入选择开关的低电位端和高电位端。
9.按权利要求6所述的JTAG测试链路，其特征在于，所述局部板卡测试接口还包括接地接口，所述接地接口连接到地，所述电位选择接口连接至所述多路输入选择开关和多路输出选择开关的电位控制端，并且通过电阻连接到供电电源； 所述JTAG测试插头具有与所述局部板卡测试接口对应的测试端子，其中与所述接地接口对应的测试端子和与所述电位选择接口对应的测试端子短接。
10.一种超声诊断仪，其特征在于:包括如权利要求1 9任一项所述的JTAG测试链路。
全文摘要
本发明公开一种JTAG测试链路，包括局部板卡测试接口和整机测试接口，其特征在于，还包括多路输入选择开关和多路输出选择开关；所述局部板卡测试接口中信号输入接口连接至多路输入选择开关中的高电位端；所述局部板卡测试接口中的信号输出接口连接至多路输出选择开关中的高电位端；所述整机测试接口中信号输入接口连接至多路输入选择开关中的低电位端；所述整机测试接口中的信号输出接口连接至多路输出选择开关中的低电位端。所述多路输入选择开关和多路输出选择开关同时选择高电位端或同时选择低电位端。上述JTAG测试链路能够避免同时接入局部板卡测试信号和整机测试信号。
文档编号G01R31/3185GK103091626SQ20111034601
公开日2013年5月8日 申请日期2011年11月4日 优先权日2011年11月4日
发明者程东彪, 陈筱勇, 李鑫 申请人:深圳迈瑞生物医疗电子股份有限公司