专利名称：一种数字强震仪及其多路数据采集接口的制作方法
技术领域：
本实用新型涉及地震信号检测领域，尤其涉及一种数字强震仪及其多路数据采集接口。
背景技术：
目前数字强震仪的多路模数转换到微控制器的接口，多采用微控制器自带的通用输入/输出口。每一路模数转换器的数据传输及控制管脚都要单独占用一个微控制器的通用输入/输出口，只适用于当模数转换器的通道数较少的情况，例如3通道的数字强震仪多采用这种方式。当模数转换器通道数较多时，例如当数字强震仪的模数转换通道从3通道扩展到6或8通道时，以微控制器的自带的通用输入/输出接口进行多路模数转换器的数据传输和控制接口，主要会有以下缺点和问题1)占用的通用输入/输出接口较多。微控制器的自带的通用输入/输出接口数量有限，当通道数较多时，微控制器不能提供足够数量的输入/输出接口 ；2)降低了微控制器的处理效率。通道数量的增加意味着微控制器需要花费更多的时间来完成模数转换数据的串-并转换以及数据从通用输入/输出口到存储空间的搬移， 降低了微控制器的处理效率，也限制了模数转换器的最高转换速率。3)增加了设计和实现难度。当微控制器自带的通用输入/输出接口数量可以满足设计需要时，设计复杂度和实现难度的增加，设计和实现的难度体现在通道之间的时间同步、多路信号的驱动和电路设计中的布局布线等等。目前大多数的16位或32位的微控制器都有同步串行总线接口，常用的同步串行总线由4路信号组成，分别是时钟信号、帧同步信号、数据输入信号及数据输出信号。具有同步串行总线接口的设备之间可以按照约定好的规则，以相同的速率和字长进行双向同步通信。同步串行总线接口能够以主-从方式工作，发起同步串行通信的设备被称为主设备，接受同步串行通信的设备被称为从设备。通常主设备提供同步串行通信所需的时钟信号和帧同步信号，从设备接收时钟信号和帧同步信号，以保证能够与主设备进行同步通信。 因此可以利用微控制器串行总线接口来解决当数字强震仪的模数转换通道增加时带来的问题。
实用新型内容针对现有技术中存在的上述问题，本实用新型提供了一种数字强震仪及其多路数据采集接口。本实用新型提供了一种数字强震仪的多路数据采集接口，包括数据采集与控制单元、数据转换单元和同步串行单元；数据采集与控制单元与模数转换器的工作模式设置端口、复位端口以及同步端口连接；数据采集与控制单元还与微控制器的串行数据输出端口连接；数据转换单元与模数转换器的数据输出端口和状态转换信号输出端口连接；[0011]同步串行单元与数据转换单元连接；同步串行单元还与微控制器的串行数据输入端口连接。在一个示例中，多路数据采集接口的参考时钟信号由晶振或者微控制器提供。在一个示例中，模数转换器的转换时钟信号由参考时钟信号经第一分频器分频得到。在一个示例中，数据转换单元包括第一移位寄存器至第N移位寄存器以及第一锁存器至第N锁存器；第一移位寄存器至第N移位寄存器的时钟信号与模数转换器的转换时钟信号相同，N为自然数；第一移位寄存器至第N移位寄存器分别与模数转换器的N路输出端口连接；第一锁存器至第N锁存器对应地与第一移位寄存器至第N移位寄存器连接，第一移位寄存器至第N移位寄存器以及第一锁存器至第N锁存器还分别与模数转换器的状态转换信号输出端口连接。在一个示例中，同步串行单元包括第N+1锁存器、第N+1移位寄存器和第一计数器；第N+1锁存器与第一锁存器至第N锁存器连接；第N+1锁存器还与第N+1移位寄存器连接；第N+1锁存器和第N+1移位寄存器还分别与模数转换器的状态转换信号输出端口连接；第N+1移位寄存器的时钟信号为参考时钟信号经第二分频器分频得到的时钟信号；微控制器的帧同步信号为参考时钟信号经过第二分频器分频并经过第一计数器计数后得到的信号；微控制器的同步串行时钟为参考时钟信号经过第二分频器分频得到的信号。在一个示例中，数据采集与控制单元包括第N+2锁存器、第N+3锁存器、第N+4锁存器、第N+2移位寄存器以及第二计数器；第N+2移位寄存器分别与微控制器的串行数据输出端口、第二计数器、第N+2锁存器、第N+3锁存器以及第N+4锁存器连接；第二计数器的输入信号与微控制器的同步串行时钟相同；第二计数器还分别与第N+2锁存器、第N+3锁存器以及第N+4锁存器连接。在一个示例中，N = 8。在一个示例中，该多路数据采集接口由复杂逻辑器件实现。本实用新型提供了一种数字强震仪，包括模数转换器、多路数据采集接口以及微控制器；多路数据采集接口分别与模数转换器的数据输出端口、状态转换信号输出端口、 状态转换时钟端口、工作模式设置端口、复位端口和同步端口连接；多路数据采集接口还分别与微控制器的帧同步端口、串行数据输入端口、串行数据输出端口以及同步串行时钟端口连接。在一个示例中，多路数据采集接口为所述的数字强震仪的多路数据采集接口。本实用新型利用复杂可编程逻辑器件(CPLD)来实现数字强震仪多路数据采集，
5可以避免采用微控制器再带的通用输入/输出接口所面临的占用的通用输入/输出接口较多，降低微控制器的处理效率以及增加设计和实现难度等方面的问题。利用CPLD的可编程能力，将8路模数转换器并行连接起来，同步读取转换结果，转换结果按照一定的顺序转换成串行格式输出，串行数据配合适当的时钟信号和帧同步信号，可与任何带有同步串行口的微控制器连接。而同步串行口输入的数据可以由DMA模式直接读入到微控制器的存储器空间，不占用微控制器的处理时间。本实用新型给出的方法只需要4根信号线就能完成 CPLD与微控制器之间的连接，构成主-从方式的同步串行通信链，占用的引脚资源很少，保证了微控制器的处理效率，在一定程度上降低了设计和实现的难度。以下结合附图来对本实用新型作进一步详细说明，其中
图1是本实用新型提供的系统实现框图；图2是本实用新型提供的CPLD的功能实现框图；图3是本实用新型提供的实施例。
具体实施方式
CPLD是一种成本较低，功能较强的数字集成电路芯片，适宜进行数字信号的连接以及各种接口协议的转换。在数字强震仪的多路数据采集电路中使用CPLD，可以有效实现转换数据同步获取、模数转换器控制以及与微控制器连接等功能。本实用新型提供的数字强震仪的多路数据采集接口三个部分组成，分别是数据采集与控制单元、数据转换单元和同步串行单元，如图1所示。数据采集与控制单元实现了 CPLD与8路模数转换器的连接和控制。数字强震仪中的模数转换器通常采用具有M位精度的高精度、大动态范围的模数转换器。这类模数转换器需要外部电路提供时钟信号和控制信号。时钟信号作为模数转换和数字滤波的时序基准，控制信号用来选择模数转换器的工作方式、实现模数转换器的复位以及多路模数转换器同步工作。模数转换器以串行方式发送转换数据并提供转换状态信号。CPLD要给8路模数转换器提供同步的时钟信号和控制信号，接收串行数据，利用转换状态信号驱动数据格式的转换。数据转换单元实现了 8路同步并行输入的数据向同步串行数据的格式的转换。进入到CPLD内部的数据需要按照一定的顺序和格式，被转换成串行数据，按照固定的时序提供给同步串行接口。同步串行单元实现了串行数据由CPLD到微控制器的同步传输以及控制命令从微控制器到CPLD的传输。下面说明根据附图进行详细说明。1、系统时钟“系统时钟”是整个系统工作，保持时序关系同步的基准时钟。模数转换器所需的 “转换时钟”由“分频器1”对“系统时钟”进行分频后获得，而同步串行口的“同步串行时钟” 是由“分频器2”对“系统时钟”进行分频后获得。2、数据采集与控制单元模数转换器在开始工作前需要设置好工作方式，设置数据由微控制器通过“同步串行输入”端在“同步串行时钟”的驱动下送入“移位寄存器10”，再由“计数器2”输出的锁存信号锁存至“锁存器10”，“锁存器10”的数据通过“工作方式”端口输出至模数转换器来设定其工作方式。设置好工作方式，还需要对模数转换器进行复位，复位指令由微控制器通过“同步串行输入”端送入，锁存至“锁存器11”，通过“复位”端输出。完成复位后还要进行同步，同步指令由微控制器通过“同步串行输入”端送入，锁存至“锁存器12”，通过“复位” 端输出。3、数据转换单元完成上述控制之后，模数转换器在“转换时钟”的驱动下，同步串行输出转换数据， 由“转换输入1”至“转换输入8”端口分别送入CPLD内的“移位寄存器1”至“移位寄存器 8”，此处移位寄存器的位宽与模数转换器输出数据的位宽一致。模数转换器每完成一次转换，发送一次脉冲信号到“转换状态”端，“转换状态”信号将“移位寄存器1，，至“移位寄存器8”内的数据分别锁存至“锁存器1”至“锁存器8”，此处锁存器的位宽与上一级移位寄存器位宽一致。4、同步串行单元“锁存器1”至“锁存器8”内的数据在“转换状态”信号的驱动下被锁存至“锁存器9”对应的位段，“锁存器9”的位宽等于“锁存器1”至“锁存器8”位宽之和。“锁存器9” 中的数据在“转换状态”信号的驱动下被移至“移位寄存器9”，该寄存器的位宽与“锁存器 9”的位宽相同。“移位寄存器9”内的数据在“同步串行时钟”的驱动下由“同步串行输出” 端送出。“帧同步”由“计数器1”对“同步串行时钟”进行计数获得，计数值与“移位寄存器 9”的位宽相同，当达到计数值时，产生脉冲信号至“帧同步”端。图3是本实用新型实现的数字强震仪多路数据采集与接口的示意图，包括模数转换器(型号为ADSU81)，CPLD(型号为EMP1207)，微控制器(型号为ADSP-BF533)。 ADSP-BF533同步串行口的发送时钟管脚“tsclk”为EMP1207的全局时钟管脚“gclk”提供 “系统时钟”信号，频率为4. 096MHz。“系统时钟”信号在EMP1207内被分配给i/o管脚，提供给8路ADSU81(图3中仅画出1路)的“sclk”，作为其工作的基准时钟。“转换时钟” 用于同步串行接口(转换数据读取)，连接至“elk”管脚，由“系统时钟”分频获得，频率为 512KHz。ADS1281在“elk”的驱动下由“dout”管脚送出转换结果，由于转换结果为32位， EMP1207内部的“移位寄存器1”至“移位寄存器8”以及“锁存器1”至“锁存器8”的位宽也应为32位。每完成一次转换，“drdy”发送一次负脉冲，EMP1207将其作为“转换状态”信号，驱动转换数据的锁存和并-串转换。ADSU81的“mod”、“reset”和“syn”管脚分别对应着“工作方式”、“复位”和“同步”信号。在EMP1207上实现的同步串行口，以主设备方式与ADSP-BF533的同步串行口连接。ADSP-BF533同步串行口的“rsclk”管脚接收“同步串行时钟”信号，“rfs”管脚接收“帧同步”信号，“dr”管脚接收“同步串行输出”信号，“dt”管脚发送数据至“同步串行输入”。 ADSP-BF533的同步串行口支持DMA模式，不占用CPU处理时间，将数据送到数据存储空间进行处理。以上所述仅为本实用新型的优选实施方式，但本实用新型保护范围并不局限于此。任何本领域的技术人员在本实用新型公开的技术范围内，均可对其进行适当的改变或变化，而这种改变或变化都应涵盖在本实用新型的保护范围之内。
权利要求1.一种数字强震仪的多路数据采集接口，其特征在于，包括数据采集与控制单元、数据转换单元和同步串行单元；数据采集与控制单元与模数转换器的工作模式设置端口、复位端口以及同步端口连接；数据采集与控制单元还与微控制器的串行数据输出端口连接；数据转换单元与模数转换器的数据输出端口和状态转换信号输出端口连接；同步串行单元与数据转换单元连接；同步串行单元还与微控制器的串行数据输入端口连接。
2.如权利要求1所述的数字强震仪的多路数据采集接口，其特征在于，多路数据采集接口的参考时钟信号由晶振或者微控制器提供。
3.如权利要求2所述的数字强震仪的多路数据采集接口，其特征在于，模数转换器的转换时钟信号由参考时钟信号经第一分频器分频得到。
4.如权利要求3所述的数字强震仪的多路数据采集接口，其特征在于，数据转换单元包括第一移位寄存器至第N移位寄存器以及第一锁存器至第N锁存器；第一移位寄存器至第N移位寄存器的时钟信号与模数转换器的转换时钟信号相同，N为自然数；第一移位寄存器至第N移位寄存器分别与模数转换器的N路输出端口连接；第一锁存器至第N锁存器对应地与第一移位寄存器至第N移位寄存器连接，第一移位寄存器至第N 移位寄存器以及第一锁存器至第N锁存器还分别与模数转换器的状态转换信号输出端口连接。
5.如权利要求4所述的数字强震仪的多路数据采集接口，其特征在于，同步串行单元包括第N+1锁存器、第N+1移位寄存器和第一计数器；第N+1锁存器与第一锁存器至第N锁存器连接；第N+1锁存器还与第N+1移位寄存器连接；第N+1锁存器和第N+1移位寄存器还分别与模数转换器的状态转换信号输出端口连接；第N+1移位寄存器的时钟信号为参考时钟信号经第二分频器分频得到的时钟信号；微控制器的帧同步信号为参考时钟信号经过第二分频器分频并经过第一计数器计数后得到的信号；微控制器的同步串行时钟为参考时钟信号经过第二分频器分频得到的信号。
6.如权利要求5所述的数字强震仪的多路数据采集接口，其特征在于，数据采集与控制单元包括第N+2锁存器、第N+3锁存器、第N+4锁存器、第N+2移位寄存器以及第二计数器；第N+2移位寄存器分别与微控制器的串行数据输出端口、第二计数器、第N+2锁存器、 第N+3锁存器以及第N+4锁存器连接；第二计数器的输入信号与微控制器的同步串行时钟相同；第二计数器还分别与第N+2锁存器、第N+3锁存器以及第N+4锁存器连接。
7.如权利要求6所述的数字强震仪的多路数据采集接口，其特征在于，N= 8。
8.如权利要求1-7任意一项所述的数字强震仪的多路数据采集接口，其特征在于，该多路数据采集接口由复杂逻辑器件实现。
9.一种数字强震仪，其特征在于，包括模数转换器、多路数据采集接口以及微控制器；多路数据采集接口分别与模数转换器的数据输出端口、状态转换信号输出端口、状态转换时钟端口、工作模式设置端口、复位端口和同步端口连接；多路数据采集接口还分别与微控制器的帧同步端口、串行数据输入端口、串行数据输出端口以及同步串行时钟端口连接；多路数据采集接口为如权利要求1-8任意一项所述的数字强震仪的多路数据采集接
专利摘要本实用新型公开了一种数字强震仪及其多路数据采集接口。多路数据采集接口包括数据采集与控制单元，用于接收微控制器的指令以设置模数转换器的工作模式、对模数转换器进行复位或者对模数转换器进行同步；数据转换单元，用于根据模数转换器的状态转换信号锁存模数转换器输出的并行数据；同步串行单元，用于将并行数据转换为串行数据输出至微控制器。本实用新型利用复杂可编程逻辑器件(CPLD)来实现数字强震仪多路数据采集，可以避免采用微控制器再带的通用输入/输出接口所面临的占用的通用输入/输出接口较多，降低微控制器的处理效率以及增加设计和实现难度等方面的问题。
文档编号G01V1/22GK202204935SQ20112027480
公开日2012年4月25日 申请日期2011年7月29日 优先权日2011年7月29日
发明者杨振宇 申请人:中国地震灾害防御中心