专利名称：多路数字信号隔离调理采集设备的制作方法
技术领域：
本发明涉及一种数字信号采集技术，尤其涉及一种多路数字信号隔离调理采集设备。
背景技术：
随着数字信号采集技术的不断进步，目前市场上已经出现多通道的数字I/O卡，例如凌华科技有限公司的cPCI-7452 128通道隔离I/O卡和NI公司的PXI-6509 96通道数字I/O卡，PXI-6511 64通道数字I/O卡等。然而，现有技术普遍能实现128通道的数字信号采集，当测试通道数超过128路时，测试系统需要安装多个128通道的数字I/O卡进行采集，由于各采集卡自带晶体振荡 器，且各晶振的系统误差各有不同，在信号采集时，各板卡的采集时间将难以实现同步，不同板卡采集的数字信号时间基准将会发生较大偏差，需要消耗较多的系统资源进行处理。同时，由于每个数字I/O卡均需独立的cPCI插槽，在进行通道扩展时，将会占用更多的cPCI插槽资源，因此其可扩展性也受到测试系统插槽资源的限制。此外，现有技术在数据采集时，各板卡将按照自身的时间基准进行数据采集，同时按照一定的频率和格式向测试系统上传测试数据，上位机需要对各板卡的总线占用时间进行协调，对测试数据进行重组和各通道测试时间的重新计算，在测试系统对测试时间精度和采集速度要求较高的条件下很难达到测试要求，并造成了对cPCI总线资源占用时间长，对上位机应用软件要求高等问题。
发明内容
本发明的目的在于针对现有数字信号采集技术中存在的测试通道可扩展性差、多通道测试中时间基准无法统一、以及占用cPCI总线资源多的问题，提供一种多路数字信号隔离调理采集设备。为达到上述目的，本发明提供了一种多路数字信号隔离调理采集设备，包括综合管理模块和多个分离式的隔离调理模块，其中，每个所述隔离调理模块，包括板卡选择电路，用于根据所述综合管理模块输出的板选信号和组选信号来选通对应的隔离调理电路；若干路隔离调理电路，所述若干隔离调理电路分成多个组，每个组具有多路隔离调理电路，用于将采集到的多路数字信号进行隔离和电压调理，并将处理后的多路数字信号按顺序发送至所述综合管理模块；所述综合管理模块，包括FPGA电路，用于发送板选和组选信号，并将接收到的多路数字信号进行数字滤波，对滤波处理后的每路数字信号的上下边沿进行智能分析，即当该路数字信号发生变化时，将其按照测试系统预设的时间要求放置于cPCI总线供读取，当该路数字信号不发生变化时，每隔预定时间向所述测试系统发送一次用于判断其是否正常工作的测试数据；总线管理电路，用以协调所述FPGA电路与外部的数字I/O卡之间的电压匹配和通f目。本发明的包括综合管理模块和多个分离式的隔离调理模块，综合管理模块向隔离调理模块发送板选信号和组选信号，被选中的隔离调理模块按照要求将本隔离调理模块的对应信号传输给综合管理模块，在综合管理模块收到所有采集通道(一路采集通道即为一路隔离调理电路)的数字信号后，对滤波处理后的每路数字信号的上下边沿进行智能分析，即当该路数字信号发生变化时，将其按照测试系统预设的时间要求放置于cPCI总线供读取，当该路数字信号不发生变化时，每隔预定时间向测试系统发送一次用于判断其是否正常工作的测试数据。综合管理模块上传的数据中既包含有对每路采集通道的测试值，同时也包含有数据发生变化的相对时间值，由于所有测试数据只通过综合管理模块向系统上传，所有采集通道的测试数据由综合管理模块的高精度晶振进行时间统一，因此，本实施例在对多达1024采集通道的数字信号进行采集时可具有很高的时间精度和高度的时间统一性，并可以极大地减少测试数据上传对cPCI总线的占用时间，即无论采集通道数的扩展与否，始终只占用一个cPCI插槽，从而在提高测试系统可扩展性的同时极大地节约了系统资源。
图I为本发明一个实施例的多路数字信号隔离调理采集设备的电路结构示意图；图2为图I所示多路数字信号隔离调理采集设备中隔离调理电路的电路原理图；图3为图I所示多路数字信号隔离调理采集设备中板卡选择电路的电路原理图；图4为图I所示多路数字信号隔离调理采集设备中综合管理模块的程序流程图。
具体实施例方式下面结合附图对本发明的具体实施方式
进行详细描述参考图1，所示，本实施例的多路数字信号隔离调理采集设备包括综合管理模块和八个分离式的隔离调理模块，所谓的分离，即各路信号在电气上均完全隔离，同时与测试系统相隔离)，其中，每个隔离调理模块包括一个板卡选择电路以及128路隔离调理电路，板卡选择电路用于根据综合管理模块定时输出的板选信号和组选信号来选通对应的隔离调理电路，而八个隔离调理模块总共有1024路隔离调理电路，这些隔离调理电路用于将采集到的多路数字信号进行隔离和电压调理，并将处理后的多路数字信号按顺序发送至综合管理模块，假设按每32路分成一组，1024路隔离调理电路共可分成32组。综合管理模块包括FPGA电路、总线管理电路和电源电路，其中，总线管理电路用以协调FPGA电路与外部的数字I/O卡之间的电压匹配和通信；电源电路用于为FPGA电路的正常工作提供稳定的电源；FPGA电路则用于在向隔离调理模块发送板选信号和组选信号后，将接收到的小于既定时长(具体时间可根据需要调整，例如I毫秒)的干扰信号进行数字滤波，对滤波处理后的每路数字信号的上下边沿进行智能分析，即当该路数字信号发生变化时，将其按照测试系统预设的时间要求(具体时间可根据需要调整，例如0. 2毫秒)放、置于cPCI总线供读取，即以一定的格式要求出输给数字I/O卡，当该路数字信号不发生变化时，每隔预定时间(具体时间可根据需要调整，例如I秒)向测试系统发送一次用于判断其是否正常工作的测试数据。通过这样的设计，在进行采集通道扩展时，仅需在普通背板中增加隔离调理模块即可很方便地实现从128路至1024路，甚至更多路数字信号采集的扩展，此外，由于综合管理模块上传的数据中既包含有对每路采集通道的测试值，同时也包含有数据发生变化的相对时间值，所有测试数据只通过综合管理模块向系统上传，所有采集通道的测试数据由综合管理模块中FPGA电路的高精度晶振进行时间统一，因此，本实施例在对多达1024采集通道的数字信号进行采集时可具有很高的时间精度和高度的时间统一性，并可以极大地减少测试数据上传对cPCI总线的占用时间，即无论采集通道数的扩展与否，始终只占用一个cPCI插槽，从而在提高测试系统可扩展性的同时极大地节约了系统资源。结合图2所示，每路隔离调理电路优选具有电压调理功能的光耦隔离电路其包括型号为TLP114A的光耦、稳压二极管D1、去耦电容Cl、二极管D2、限流电阻R1、上拉电阻R2和电容C2，稳压二极管Dl的输入端以及限流电阻Rl的一端分别对应与光耦的第I和第3引脚相连，去耦电容Cl和二极管D2分别接于稳压二极管Dl和上拉电阻R2之间，稳压二极管Dl的输出端和限流电阻Rl的另一端分别对应作为的正极输入端和负极输入端，光耦的第6引脚与上拉电阻R2的一端相连后接VDD5V,上拉电阻R2的另一端与光稱的第5引脚相连作为输出端接于FPGA输入端，电容C2的一端接VDD5V，其另一端与光耦的第4引脚一起接地。在光耦的左端，接入测试系统的数字信号经过稳压二极管D1，从光耦的第I脚接入并经其第3脚接出，最后经限流电阻Rl输出，输入的数字信号的逻辑高电平的范围为14V 40V、逻辑低电平的范围为OV 3V，可见这种输入端采用极性敏感设计保证了接入信号极性的正确，在光耦的右端，与输入数字信号相应并反映输入信号通断特性的信号由光耦的第5引脚输出，经上拉电阻R2与5V电压相连，当输入为高电平时，光耦内部的光敏三极管导通，输出端口第5引脚输出低电平，当输入为低电平时，光I禹内部的光敏三极管截止，输出端口第5引脚因为上拉电阻R2的上拉作用输出高电平，而第5引脚输出的信号经反相器反相后可与输入信号同相。结合图3所示，板卡选择电路包括跳线开关、总线收发器和与门，跳线开关的输出端以及总线收发器的输出端作为与门的输入端，与门的输出端与总线收发器的输入端相连，总线收发器根据与门的输出信号分别选择相应的输入通道，并将所选通道的数据传输到FPGA的输入总线上。当某一隔离调理模块的地址确定后，则可据此地址设定跳线开关。例如需要采集的信号为第257 384采集通道，即其地址为00000100，此时将图3中SEL3闭合即可，当综合管理模块发送板选信号00000100时，即可选中该隔离调理模块开始采集相应信号。在进行数字信号读取时，信号以每32采集通道为一组上传到综合管理模块，隔离调理模块上的采集通道组的选择由板选信号和组选信号通过与门共同确定。综合管理模块在发送板选信号的同时，发送组选信号，例如板选信号00000100,组选信号0001,经与门后作为该隔离调理模块上第一组32采集通道信号的使能信号作用于总线收发器，此时总线收发器开启，选中的32路信号(即采集通道数为第257 289路的数字信号)上传进入综 合管理模块。在本实施例中，FPGA电路的主要功能可通过编制硬件描述语言VHDL并将其下载到FPGA芯片中实现，其硬件描述语言的程序流程图如附图4所示，暂定系统采样率为5KHz/s，则从图4中可看出，采集启动后，综合管理模块每隔0. 2ms向隔离调理模块依次发送板选、组选信号，读入1024路数字信号，完成信号的采集工作；然后根据测试要求对所采集的数据进行数字滤波，完成滤波工作后即对采集数据进行智能处理，当数据在该0. 2ms发生变化时，数据进一步完成缓存和上传，否则继续下一轮采集，当数据连续Is未发生变化时，数据也需上传一次，用于使测试系统判断其是否正常工作，从而以此方法降低数据上传对总线的占用时间和系统资源的消耗。 以上的实施例仅仅是对本发明的优选实施方式进行描述，并非对本发明的范围进行限定，在不脱离本发明设计精神的前提下，本领域普通工程技术人员对本发明的技术方案作出的各种变形和改进，均应落入本发明的权利要求书确定的保护范围内。
权利要求
1.一种多路数字信号隔离调理采集设备，其特征在于，包括综合管理模块和多个分离式的隔离调理模块，其中， 每个所述隔离调理模块，包括 板卡选择电路，用于根据所述综合管理模块定时输出的板选信号和组选信号来选通对应的隔离调理电路； 若干路隔离调理电路，所述若干隔离调理电路分成多个组，每个组具有多路隔离调理电路，用于将采集到的多路数字信号进行隔离和电压调理，并将处理后的多路数字信号按顺序发送至所述综合管理模块； 所述综合管理模块，包括 FPGA电路，用于发送板选和组选信号，并将接收到的多路数字信号进行数字滤波，对滤波处理后的每路数字信号的上下边沿进行智能分析，即当该路数字信号发生变化时，将其按照测试系统预设的时间要求放置于cPCI总线供读取，当该路数字信号不发生变化时，每隔预定时间向所述测试系统发送一次用于判断其是否正常工作的测试数据； 总线管理电路，用以协调所述FPGA电路与外部的数字I/O卡之间的电压匹配和通信。
2.根据权利要求I所述的多路数字信号隔离调理采集设备，其特征在于，每路所述隔离调理电路为具有电压调理功能的光耦隔离电路。
3.根据权利要求2所述的多路数字信号隔离调理采集设备，其特征在于，所述具有电压调理功能的光稱隔离电路包括型号为TLP114A的光稱、稳压二极管D1、去稱电容Cl、二极管D2、限流电阻R1、上拉电阻R2和电容C2，稳压二极管Dl的输入端以及限流电阻Rl的一端分别对应与所述光耦的第I和第3引脚相连，去耦电容Cl和二极管D2分别接于稳压二极管Dl和上拉电阻R2之间，稳压二极管Dl的输出端和限流电阻Rl的另一端分别对应作为的正极输入端和负极输入端，所述光耦的第6引脚与上拉电阻R2的一端相连后接VDD5V，上拉电阻R2的另一端与光稱的第5引脚相连作为输出端接于FPGA输入端，电容C2的一端接VDD5V，其另一端与所述光耦的第4引脚一起接地。
4.根据权利要求3所述的多路数字信号隔离调理采集设备，其特征在于，输入至所述具有电压调理功能的光耦隔离电路的数字信号的逻辑高电平的范围为14V 40V，其逻辑低电平的范围为OV 3V。
5.根据权利要求I所述的多路数字信号隔离调理采集设备，其特征在于，所述板卡选择电路包括跳线开关、总线收发器和与门，所述跳线开关的输出端以及所述总线收发器的输出端作为所述与门的输入端，所述与门的输出端与所述总线收发器的输入端相连，总线收发器根据与门的输出信号分别选择相应的输入通道，并将所选通道的数据传输到FPGA的输入总线上。
6.根据权利要求I所述的多路数字信号隔离调理采集设备，其特征在于，所述定时输出包括每隔0. 2晕秒输出。
7.根据权利要求I所述的多路数字信号隔离调理采集设备，其特征在于，所述将接收到的多路数字信号进行数字滤波，具体包括 对时长小于设定I毫秒的干扰信号进行数字滤波。
8.根据权利要求I所述的多路数字信号隔离调理采集设备，其特征在于，所述预定时间包括I秒。
9.根据权利要求I所述的多路数字信号隔离调理采集设备，其特征在于，所述预设的时间要求包括0.2毫秒。
全文摘要
本发明公开了一种多路数字信号隔离调理采集设备，包括综合管理模块和多个分离式的隔离调理模块，隔离调理收到综合管理模块定时输出的板选信号和组选信号后，对被测数字信号进行隔离和电压调理，然后发送至综合管理模块，综合管理模块将接收到的多路数字信号进行数字滤波，对滤波处理后的每路数字信号的上下边沿进行智能分析，即当该路数字信号发生变化时，将其按照测试系统预设的时间要求放置于cPCI总线供读取，当该路数字信号不发生变化时，每隔预定时间向测试系统发送一次用于判断其是否正常工作的测试数据。本设备在提高测试系统可扩展性的同时节约了系统资源，且测试中时间基准统一。
文档编号G01R15/14GK102680757SQ20121014758
公开日2012年9月19日 申请日期2012年5月11日 优先权日2012年5月11日
发明者姚静波, 张宇, 李岩, 王 华, 程龙, 蔡远文, 解维奇, 辛朝军 申请人:蔡远文