专利名称：用于地震勘探的级联采集站高效流水线数传系统的制作方法
技术领域：
本实用新型涉及地球物理勘探仪器中的地震数据传输技术，特别涉及到用于地震勘探的数据传输系统。
背景技术：
目前国内外较为常见的地震勘探仪器中的数据传输系统属法国Sercel公司的428XL陆上地震数据传输系统，中石油ES109万道陆上地震仪系统中的数传系统，国家海洋局第一海洋研究所申请的“深水浅层高分辨率多道地震勘探数据传输系统”专利 (CN201010226156. 3)。法国Sercel公司在陆上地震仪器研制方面积累了多年经验，其最新推出的428系列，在其408的基础上改进后功能更加强大。428系列仪器中数据传输系统分为两级，第一级为采集站间的传输系统，由于其未公开具体细节，无从知道其采用的具体传输技术；第二级为交叉站间的传输系统，其采用了基于TCP/IP协议的百兆以太网传输方式。基于以太网协议的传输方式需要底层网络栈软件作为支撑，而这通常需要底层嵌入式操作系统软件支持，这样数据传输的实时性较差，传输效率低；对于交叉站而言，这还会增加交叉站复杂度以及功耗等。中石油ES109万道陆上地震仪系统中的数传系统采用并行RS485传输方式，且第201110221626. I号实用新型专利申请公开了一种采用并行RS485传输方式的用于地震勘探的数据传输系统。由于系统需要的数据率较高，而通常RS485在长距离传输下数据率又较低，故其采用了多路并行传输的方式来满足系统高数据传输率的需要。采用RS485传输技术，底层硬件电路实现简单，结构简洁，但是由于需要进行多路数据传输之间的切割和调度以及接收数据的重组，整个系统复杂度增加，且通常的RS485芯片功耗都较高，多路并行的结果造成传输系统消耗功耗很高，对于大规模地震勘探仪器，这种传输技术会对整个地震勘探仪器的供电系统提出很高的要求。国家海洋局第一海洋研究所申请的第201010226156. 3号专利，名称为“深水浅层高分辨率多道地震勘探数据传输系统”中采用了一种直接基于网络物理层芯片的传输方式，本质上也是一种网络传输方法，然而由于丢掉了 TCP/IP协议层，故无需底层驱动软件支持，直接由硬件单元加控制逻辑即可完成数据的高速传输，但是这种传输方法无法实现整个系统的高精度同步采集。综上，地震勘探系统中数据传输系统，一方面由于底层采集站或者交叉站的资源限制，需要实时的将每次采集的数据传输到主控站，故要求较高的数据传输率，另一方面由于数据传输系统是整个勘探仪器系统的核心之一，故要求数据传输系统尽量结构简单，传输误码率低。目前地震勘探系统中的数据传输系统采用较多的技术是基于以太网的传输技术，如法国Sercel公司的428系列仪器，其交叉线就采用了基于TCP/IP协议的以太网传输技术，这种传输方案技术成熟，但相对复杂，需要底层软件的支撑；另一种常用的数传方法基于RS485技术，这也是工业界较为成熟的传输技术，然而由于RS485在长距离情况下数据率较低，故为应对地震勘探系统中的高数据率要求，通常要求多路RS485并行传输，造成整个传输系统消耗功耗较大；对于直接驱动网络物理层芯片进行传输的技术本质上也是基于网络传输的技术，由于跳过了 TCP/IP协议层，故其结构较为简单，但是由于本质上还是基于网络技术，故系统同步精度差，无法实现整个系统的高精度同步采集
实用新型内容
本实用新型要解决的技术问题是提供一种数据传输率高、结构较简单、传输误码率低的用于地震勘探的级联采集站高效流水线数传系统数据传输系统。本实用新型采用以下技术方案解决上述技术问题的一种用于地震勘探的级联采集站高效流水线数传系统，包括主控站、多个交叉站、多个采集站，以及检波器，所述主控站连接到交叉站，多个交叉站相互级联，每个交叉站的左右两侧分别级联多个采集站，且每个采集站上连接一个或多个检波器，交叉站之间以及交叉站和主控站之间的数据传输由大线完成，支线完成采集站之间以及采集站和交叉站之间的数据传输，所述主控站使用两个LVDS接口，分别连接到交叉站，每个交叉站使用四个LVDS接口，分别为上行接口、下行接口、左侧接口和右侧接口，其中上行接口为至主控站的方向，下行接口连接到下一级的交叉站，左侧接口和右侧接口分别连接采集站，每个采集站分别使用两个LVDS接口，分别为左侧接口以及右侧接口，大线和支线采用相同的传输技术，即基于LVDS的高速数据传输技术。本实用新型可优化为所述每个主控站、交叉站、采集站中设置有高速数据传输电路，该高速数据传输电路包括两个通路上行数据传输通路以及下行命令传输通路；所述交叉站和采集站中的上行数据传输通路以及下行命令传输通路均包括FPGA、自适应电缆均衡器、串并转换器、并串转换器、串行数字电缆驱动器，所述自适应电缆均衡器、串并转换器、FPGA、并串转换器、串行数字电缆驱动器依序连接，其中FPGA完成串并转换器、并串转换器的驱动，自适应电缆均衡器接收来自LVDS接口的信号输入，完成输入信号的滤波，其输出信号接至串并转换器完成信号的串并转换，最终输入到FPGA完成数据的接收；在驱动端，FPGA将并行数据发送给并串转换器，首先完成数据的并串转换，而后并串转换器输出信号到串行数字电缆驱动器，最终变换成LVDS信号从另一个LVDS接口输出；所述主控站内设置的数据传输电路包括LVDS输入电路、FPGA和LVDS输出电路，所述LVDS输入电路包括自适应电缆均衡器和串并转换器，LVDS输出电路包括并串转换器和串行数字电缆驱动器，FPGA内设置输入驱动模块、输出驱动模块以及存储器，所述输入驱动模块连接到LVDS输入电路的串并转换器，输出驱动模块连接到LVDS输出电路的并串转换器，输入驱动模块和输出驱动模块均连接到所述存储器。本实用新型可进一步优化为所述每个交叉站和采集站的FPGA中设置有实现流水线式数据传输方法的电路；所述采集站的FPGA内的实现流水线式数据传输方法的电路包括如下模块1)本地帧构建模块，连接到本级采集站，该模块完成每次采集数据的帧创建工作；2)本地FIFO缓存器和下级FIFO缓存器，这些FIFO缓存器完成数据的缓存，本地FIFO缓存器输入端连接到本地帧构建模块，下级FIFO缓存器的输入端连接到输入驱动模块，本地FIFO缓存器和下级FIFO缓存器的输出端均连接到输出驱动模块，输出驱动模块读取本地FIFO缓存器和下级FIFO缓存器中的数据进行发送，同样的，输入驱动模块从下级接收的数据存入到下级FIFO缓存器中；3)输入驱动模块和输出驱动模块，完成外部硬件电路的驱动，即分别连接到所述串并转换器和并串转换器，分别用来驱动串并转换器和并串转换器；4)控制逻辑，控制逻辑分别连接到输入驱动模块和输出驱动模块，给出输入驱动模块和输出驱动模块读取本地FIFO缓存器和下级FIFO缓存器的时序；所述交叉站的FPGA内的实现流水线式数据传输方法的电路包括如下模块1)下级FIFO缓存器，这些FIFO缓存器完成数据的缓存，下级FIFO缓存器的输入端连接到输入驱动模块，输出端均连接到输出驱动模块，输出驱动模块读取下级FIFO缓存器中的数据进行发送，同样的，输入驱动模块从下级接收的数据存入到下级FIFO缓存器中；2)输入驱动模块和输出驱动模块，完成外部硬件电路的驱动，即分别连接到所述串并转换器和并串转换器，分别用来驱动串并转换器和并串转换器；3)控制逻辑，控制逻辑分别连接到输入驱动模块和输出驱动模块，给出输入驱动模块和输出驱动模块读取下级FIFO缓存器的时序。本实用新型可再进一步优化为所述采集站及交叉站内的FPGA中设置有数据传输的校准电路，所述校准电路在该用于地震勘探的级联采集站高效流水线数传系统的每次初始化过程中执行一次，完成数据传输时刻的同步校准工作，所述校准电路包括计数模块以及连接到到计数模块的延迟寄存器，所述计数模块分别连接到下行命令传输通道的FPGA内输入驱动模块和上行数据传输通道的FPGA内输出驱动模块，下行命令传输通道的输入驱动模块接收到同步校准命令后，启动计数模块，上行数据传输通道的输出驱动模块向上级回送同步校准命令后，停止计数模块，计数模块中保存的数值除以2，保存到延迟寄存器中，也就得到了本站的单向延迟时间，完成校准工作后，每次当采集站或交叉站接收到其他命令后，均按延迟寄存器中保存的时间值延迟一段时间后才执行。本实用新型的优点在于I.设计一种级联采集站高速数据传输电路，该传输电路基于LVDS传输技术，由FPGA控制逻辑直接驱动硬件，可满足地震勘探系统中高数据率的要求，并且结构较简单、传输误码率低。2.设计一种流水线式的数据传输电路，该电路基于各采集站传输时刻的同步性，各采集站在相同时间点进行传输，每个采集站在传输本级数据的同时，缓存来自下级采集站的数据，整个系统完成流水线式的数据传输，增加了数据传输效率。3.设计一种数据传输的同步电路，该电路为流水线式数据传输提供保证，利用该同步电路，各采集站将在相同的时间点进行数据的传输。
图I所示为本实用新型地震勘探的数据传输系统总体拓扑结构图。图2所示为本实用新型用于地震勘探的级联采集站高效流水线数传系统的基于LVDS的高速数据传输电路原理图。图3所示为本实用新型使用的流水线式数据传输方法的电路原理图。图4所示为采集站内数据传输时刻的校准电路原理图。图5所示为采集站内数据传输同步校准效果图。图6所示是主控站内的数据传输电路结构图。[0026]图7是本实用新型用于地震勘探的级联采集站高效流水线数传系统的数据传输方法执行流程图。
具体实施方式
地震勘探仪器中的数据传输系统是整个勘探仪器的核心之一，完成采集数据的无损上传工作。通常由于底层采集站资源的有限性，无法完成数据的大容量存储，故每次采集的数据都要实时的上传到主控站进行数据缓存，基于地震勘探仪器的高精度(24-bit)以及采样率(典型lksps)要求，系统通常必须支持较高的数据传输率，且要求较低的误码率和较高的实时性，这对数据传输系统的设计提出了较高的要求。图I所示为本实用新型地震勘探的数据传输系统总体拓扑结构图。从图I中可以看到，本实用新型地震勘探的数据传输系统包括主控站10、多个交叉站20、多个采集站30，以及检波器40。所述主控站10两侧级联交叉站20，用于向交叉站20发送命令并且接收来自交叉 站20的数据，所述主控站10使用两个LVDS(Low Voltage Differential Signaling,低压差分信号)接口，分别连接到交叉站20。多个交叉站20相互级联，每个交叉站20使用四个LVDS接口，分别为上行接口、下行接口、左侧接口和右侧接口。其中上行接口为至主控站10的方向，下行接口连接到下一级的交叉站20，左侧接口和右侧接口分别连接采集站30，每个交叉站20的左右两侧分别级联多个采集站30，交叉站20用于向采集站30或邻近的其他交叉站20转发主控站10的命令，同时接收来自采集站30或邻近的其他交叉站20的数据，并上传给主控站10。每个采集站30分别使用两个LVDS接口，分别为左侧接口以及右侧接口，且每个采集站30上连接一个或多个检波器40，用来采集信号，采集站30和检波器40之间采用差分电缆连接，采集站30用于接收检波器40采集的地震数据信号并上传给交叉站20以及执行主控站10下发的命令。交叉站20之间以及交叉站20和主控站10之间的数据传输由大线12完成，支线32完成采集站30之间以及采集站30和交叉站20之间的数据传输，越靠近顶层数据传输率需求越高，顶层也就是指主控站20的方向，最靠近主控站20的那一个交叉站20和主控站10之间的数据传输率最高。在本实用新型中，大线12和支线32采用相同的传输技术，即基于LVDS的高速数据传输技术。作为一个具体实施的例子，大线12和支线32均采用非屏蔽双绞线。请参阅图2，图2所示为本实用新型用于地震勘探的级联采集站高效流水线数传系统的基于LVDS的高速数据传输电路原理图。该高速数据传输电路设置于每个交叉站20和采集站30中。数据传输均需要两个通道上行数据通道以及下行命令通道，上行数据通道以及下行命令通道所需的硬件完全相同。该高速数据传输电路包括FPGA (Field —Programmable Gate Array,现场可编程门阵列)50、下行LVDS输入电路52、下行LVDS输出电路54，上行LVDS输入电路56，以及上行LVDS输出电路58。所述下行LVDS输入电路52和上行LVDS输入电路56结构完全相同，下行LVDS输出电路54和上行LVDS输出电路58结构完全相同，下面以下行命令通道为例介绍该高速数据传输电路。所述下行LVDS输入电路52包括自适应电缆均衡器522和串并转换器524，下行LVDS输出电路54包括并串转换器542和串行数字电缆驱动器544。所述自适应电缆均衡器522、串并转换器524、FPGA 50、并串转换器542、串行数字电缆驱动器544依序连接。其中FPGA 50完成串并转换器524、并串转换器542的驱动。自适应电缆均衡器522接收来自LVDS接口的信号输入，完成输入信号的滤波，增加输入信号的完整性，其输出信号接至串并转换器524完成信号的串并转换，最终输入到FPGA50完成数据的接收；在驱动端，FPGA 50将并行数据发送给并串转换器542，首先完成数据的并串转换，而后并串转换器542输出信号到串行数字电缆驱动器544，最终变换成LVDS信号从另一个LVDS接口输出，通过非屏蔽双绞线传送到下级。串并转换器524和并串转换器542的驱动时钟范围为10MHz-66MHz，可完成IOOMbps到660Mbps范围内的数据传输任务，可满足基本所有地震勘探仪器的高速数据传输要求。作为一个具体实施的例子，所述串并转换器524的型号为SN65LV1224，并串转换器542的型号为56SN65LV1023，自适应电缆均衡器522的型号为CLC012，串行数字电缆驱动器544的型号为CLC001，当然，该领域一般技术人员均熟知，这些设备均可以采用其他型号的设备来替代，同样可以达到相同的功能。 图3所示为本实用新型使用的流水线式数据传输方法的电路。该电路在每个采集站的FPGA 50内部实现。FPGA 50内部的流水线式数据传输方法的电路包括如下模块1)本地帧构建模块502，连接到本级采集站30，该模块完成每次采集数据的帧创建工作，每次采集的数据必须标志数据采集站30的位置以及采集站30的其他信息，如当前采集站温度，电压等，这些信息连同检波器40采集的数据必须封装在一起进行上传；2) —个本地FIFO(先入先出)缓存器504和四个下级FIFO缓存器505，这些FIFO缓存器完成数据的缓存，本地FIFO缓存器504输入端连接到本地帧构建模块502，其中两个下级FIFO缓存器505的输入端连接到上行输入驱动模块506，本地FIFO缓存器504和上述两个下级FIFO缓存器505的输出端均连接到上行输出驱动模块507，另两个下级FIFO缓存器505的输入端和本地FIFO缓存器504的输入端连接到下行输入驱动模块，该另两个下级FIFO缓存器505的输出端连接到下行输出驱动模块，上行输出驱动模块507将读取本地FIFO缓存器504和下级FIFO缓存器505中的数据进行发送，同样的，上行输入驱动模块506将从下级接收的数据存入到下级FIFO缓存器505中，下行输出驱动模块将读取下级FIFO缓存器505中的命令进行发送，同样的，下行输入驱动模块将从上级接收命令存入到本地FIFO缓存器504和下级FIFO缓存器505中；3)上行输入驱动模块506、上行输出驱动模块507、下行输入驱动模，以及下行输出驱动模块，完成外部硬件电路的驱动，所述下行输入驱动模块和上行输入驱动模块506分别连接到所述下行LVDS输入电路52和上行LVDS输入电路56，下行输出驱动模块和上行输出驱动模块507分别连接到下行LVDS输出电路58和上行LVDS输出电路，即输入驱动模块分别连接到对应的串并转换器，输出驱动模块分别连接到对应的并串转换器，分别用来驱动串并转换器和并串转换器；4)上行控制逻辑508和下行控制逻辑，上行控制逻辑508分别连接到上行输入驱动模块506和上行输出驱动模块507，给出上行输入驱动模块506和上行输出驱动模块507读写FIFO缓存器的时序，下行控制逻辑分别连接到下行输入驱动模块和下行输出驱动模块，给出下行输入驱动模块和下行输出驱动模块读写FIFO缓存器的时序。该流水线式数据传输方法实现如下采集站30采用单次采集，单次传输工作方式，即每次采集的数据在下次采集时刻到来之前完成上传。以某次采集为例，采集站30中的AD变换电路完成检波器40给出的模拟信号采集后，将采集得到的纯数据发送给FPGA50，FPGA 50内的本地帧构建模块502完成本次发送帧的创建，并将按协议规定格式创建后的帧写入本地FIFO缓存器504中，上行输出驱动模块507接收到本次数据上传命令后，启动数据传送，首先优先发送本地FIFO缓存器504中的数据，本地FIFO缓存器504中数据发送完毕后，才进行下级FIFO缓存器505中数据的发送工作。由于各采集站30的数据发送都是同步的，即每次启动数据上传时，各采集站30首先发送本地FIFO缓存器504中存储的本地帧，同时上行输入驱动模块506从下级接收下级采集站30上传的下级本地帧，并预存入下级FIFO缓存器505中，当本地FIFO缓存器504中的一帧数据被发送完毕时，下级FIFO缓存器505中也完成下级一帧数据的接收工作，此时上行输出驱动模块507切换到下级FIFO缓存器505，进行下级帧的转发工作。同时上行输入驱动模块506继续接收由下级采集站30转发的一帧数据，所以下级FIFO缓存器505有两个，采用乒乓式方式进行帧的转 发工作。本地FIFO缓存器504和下级FIFO缓存器505的切换时序由控制逻辑508进行控制。下行命令发送的实现类似于上述流水线式数据传输方法的实现，不再赘述。当然，所述每个交叉站20的FPGA 50内也具有所述流水线式数据传输方法的电路，但是因为交叉站20不需要数据的采集，只是下级数据的转发，因此，交叉站20的FPGA50内的实现流水线式数据传输方法的电路不包括上述本地帧构建模块502以及本地FIFO缓存器504，其他结构与上述采集站30内的实现流水线式数据传输方法的电路完全相同。图4所示为交叉站20以及采集站30内数据传输时刻的校准电路，所述校准电路也在每个交叉站20和采集站30的FPGA 50内部实现。校准电路每次初始化过程中执行一次，完成数据传输时刻的同步校准工作。所述校准电路包括连接到上行输入驱动模块506和下行输出驱动模块的计数模块60，以及连接到到计数模块60的延迟寄存器70。同步传输时刻的校准由校准命令完成。以采集站为例，该校准电路的工作过程如下。每个采集站30的下行输入驱动模块接收到同步校准命令后，启动计数模块60，同时将命令通过下行输出驱动模块转发到下一级米集站30,下级米集站30完成相冋的动作，直到最后一级米集站30。最后一级米集站30接收到同步校准命令后，由于是最后一级，其并不进行转发，而是通过上行输出驱动模块507向上级回送该同步校准命令，当最后一级采集站30的下行输入驱动模块接收到同步校准命令后，启动计数模块60开始计数，上行输出驱动模块507向上级回送同步校准命令后，停止计数模块60，此时计数模块60中保存的数值就是此最后一级采集站30的内部延迟时间，将这个数值除以2，保存到延迟寄存器70中，就表示此最后一级采集站30的单向延迟时间，中间级和第一级采集站30同样在接收到最后一次回送的同步校准命令后，在转发给上级的同时，停止计数模块60计数，并将计数模块60中保存的数值除以2，保存到自身的延迟寄存器70中，也就得到了本采集站30的单向延迟时间。完成校准工作后，每次当采集站30接收到其他命令后(非同步校准命令)，均按延迟寄存器70中保存的时间值延迟一段时间后才执行，以达到各采集站30执行命令时刻的同时性，基于每次数据传输都是由主控站10发送的上传命令触发，进而完成传输时刻的同步性。图5为采集站数据传输时刻同步校准效果图。以与交叉站20连接的单边采集站30阵列为例，图5中节点I表示与交叉站20直连的第一个采集站30，节点2为第一个采集站30直连的第二个采集站30，以此类推，节点η为本侧线的最后一个采集站30。数据同步传输的完成由两个条件保证1)命令执行的同步校准；2)每次数据传输的命令触发。命令执行的同步校准在系统初始化阶段完成，每次数据传输的命令触发由每次数据采集后的上传命令完成。如图5所示，每个采集站30接收到命令后，并不立刻执行，而是延迟一段时间后才执行，延迟的时间由图4中实现的校准电路获取，保存到本采集站30内部的延迟寄存器70中。这样可以达到各采集站30执行命令时刻的同步性。采集站30采用单次采集，单次传输的方式，每次传输均由按采集间隔时间(即采样周期)发送的上传命令进行触发，从而达到各采集站30数据传输的同步性，从而完成采集站30之间流水线式的高效数据传输方法。经过实测，校准前四个采集站之间存在一个固定延迟，这主要是命令传输延迟加采集站内部逻辑延迟的结果，校准后四个采集站30之间基本完成了同步，仅存在一个时钟 的抖动误差。由于主控站10不需要缓存下一级传送的数据，也不需要同步校准，因此图6所示是主控站10内的数据传输电路结构图，主控站10内设置的数据传输电路包括LVDS输入电路102、FPGA 104和LVDS输出电路106。所述LVDS输入电路102包括自适应电缆均衡器1022和串并转换器1024，LVDS输出电路106包括并串转换器1062和串行数字电缆驱动器1064。FPGA 104内设置输入驱动模块1042、输出驱动模块1044以及存储器1046，所述输入驱动模块1042连接到LVDS输入电路102的串并转换器1024，输出驱动模块1044连接到LVDS输出电路106的并串转换器1062，输入驱动模块1042和输出驱动模块1044均连接到所述存储器1046，输入驱动模块1042将收集的数据放入存储器1046进行存储，存储器1046内的命令通过输出驱动模块1044下发。所述存储器1046通过网口或者USB接口连接到系统工作站。主控站10内的电路模块的工作原理均与交叉站20和采集站30内的相同电路模块的工作原理相同。上述用于地震勘探的级联采集站高效流水线数传系统的数据传输方法执行流程图如图7所示，包括下述步骤步骤I :系统上电后进行初始化工作，在初始化过程中，完成各交叉站20和采集站30命令执行时刻的同步校准，这由主控站10发送同步校准命令完成，从系统层面，同步校准分为两个阶段完成1)完成大线12上各交叉站20的同步校准，交叉站20的同步校准过程同采集站30，具体实施过程见上述结合图4的说明；2)完成各支线32上各采集站30的同步校准，同步校准完成后，每个交叉站20和采集站30内部延迟寄存器70均保存了本站每次执行命令(非同步校准命令之外的所有其他命令)之前的固定延迟时间；步骤2 :初始化完成后，各采集站30、交叉站20进入到命令循环检测阶段，执行用户配置的各种任务；步骤3 :当用户配置启动正常采集命令后，采集站30进入到正常采集模式，采集检波器40进入的信号；步骤4 :每次采集完成后，本地帧构建模块502创建本地帧并存入本地FIFO缓存器504中等待上传，数据上传的触发由主控站10按固定间隔(即采样间隔)发送上传命令完成，由于命令执行时刻已做校准，故各采集站30每次上传时刻均保持相同的时刻，从而构建了一种基于流水线式的数据传输方法，每个采集站30在发送一帧数据到上一级的同时，接收通过上行输入驱动模块506从下一级上传的一帧数据，并保存在下级FIFO缓存器505中，采集站每次采样都会接收到一个数据上传命令，在接收到该命令后，采集站才进行帧的传送工作，由于各采集站命令执行时刻的同时性，从而保证了数据上传时刻的同时性，可以满足各采集站之间同步传输的需求；步骤5 :当本地FIFO缓存器504中的一帧数据被发送完毕时，下级FIFO缓存器505中也完成下级一帧数据的接收工作，此时上行输出驱动模块507切换到下级FIFO缓存器505，进行下级帧的转发工作。同时上行输入驱动模块506继续接收由下级采集站30转发的一巾贞数据；步骤6 :当交叉站20和采集站30收到主控站10的停止采集命令后，即返回步骤2，继续等待命令，否则，返回步骤4，继续传送数据。综上，本实用新型设计了一种级联采集站高速数据传输电路，该传输电路基于LVDS传输技术，由FPGA控制逻辑直接驱动硬件，可满足地震勘探系统中100Mbps-660Mbps 范围内高数据传输率的要求。图I中所示地震仪使用的数据传输率为110Mbps，典型采样率为lksps，每个采样点为3字节，采用下表I中封装格式，其中8道数据封装为一帧，每个帧的长度为208字节，其中有效载荷数据为192字节，有效载荷即ADC采集得到的纯数据，其他字段为标识字段，状态信息以及校验字段。表I 数据帧格式
OI I q I 4~56-1314~205206 -207 ~帧ID ^ ^ 中贞计数状态数据地震数据(有效载
_____#>__采用上表I中封装格式，则每秒中8通道需要上传的纯数据字节数为3000字节(lkspsX3BXls)。考虑到帧传输效率，即此时需要实际传输的字节数为(3000/192) X 208=3250字节，每秒可支持上传最大字节数为110M/8=13. 75M，即能够支持的最大道数为13. 75MX 8/3250=33846道。考虑到传输中为保持LVDS接口中锁相环能够锁定输入时钟，巾贞与巾贞之间必须有一定的间隔，假设20%的时间用于时钟锁定,80%时间用于传输数据，则支持的最大道数为33846X80%=27077，即可满足目前基本所有类型地震仪的数据传输需求。本实用新型还设计了一种流水线式的数据传输电路，该电路基于各采集站传输时刻的同步性，各采集站在相同时间点进行传输，每个采集站在传输本级数据的同时，缓存来自下级采集站的数据，整个系统完成流水线式的数据传输，增加了数据传输效率。以传输速率为IOOMbps为例，图I中所示地震仪中每帧长度为208字节(见表I )，纯数据字节数为192字节，基于LVDS接口流水线式的数据传输方法，无需在帧之前再添加其他协议字段，即此时帧有效利用率为92. 3% ;在同样传输速率的网络传输方式下，TCP/IP协议头所占字节数为54字节(14字节MAC头部+20字节IPv4头部+20字节TCP头部)，即在每帧之前必须添加至少54字节的协议头部，这是采用基于TCP/IP协议网络传输方式必须增加的额外负荷，故组合后总帧长度为262字节(208+54)，此时纯数据字节数仍为192字节，即网络传输方式下帧有效利用率为73. 3%。即在相同的帧利用率下，基于LVDS接口流水线式的传输方式的传输速率可以降低到80Mbps，传输速率的降低将大大减少对传输线的要求，也降低了系统误码率，增加了系统可靠性。[0057]本实用新型还设计了一种数据传输的同步校准电路，该电路为流水线式数据传输提供保证，利用该同步电路，各采集站将在相同的时间点进行数据的传输。数据传输同步校准在初始化过程中完成，且只需执行一次。以上所述仅为本实用新型创造的较佳实施例而已，并不用以限制本实用新型创造，凡在本实用新型创造的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型创造的保护范围之内。
权利要求1.一种用于地震勘探的级联采集站高效流水线数传系统，包括主控站、多个交叉站、多个采集站，以及检波器，所述主控站连接到交叉站，多个交叉站相互级联，每个交叉站的左右两侧分别级联多个采集站，且每个采集站上连接一个或多个检波器，交叉站之间以及交叉站和主控站之间的数据传输由大线完成，支线完成采集站之间以及采集站和交叉站之间的数据传输，其特征在于所述主控站使用两个LVDS接口，分别连接到交叉站，每个交叉站使用四个LVDS接口，分别为上行接口、下行接口、左侧接口和右侧接口，其中上行接口为至主控站的方向，下行接口连接到下一级的交叉站，左侧接口和右侧接口分别连接采集站，每个采集站分别使用两个LVDS接口，分别为左侧接口以及右侧接口。
2.如权利要求I所述的用于地震勘探的级联采集站高效流水线数传系统，其特征在于所述每个主控站、交叉站、采集站中设置有高速数据传输电路，该高速数据传输电路包括两个通路上行数据传输通路以及下行命令传输通路； 所述交叉站和采集站中的上行数据传输通路以及下行命令传输通路均包括FPGA、自适应电缆均衡器、串并转换器、并串转换器、串行数字电缆驱动器，所述自适应电缆均衡器、串并转换器、FPGA、并串转换器、串行数字电缆驱动器依序连接，其中FPGA完成串并转换器、并串转换器的驱动，自适应电缆均衡器接收来自LVDS接口的信号输入，完成输入信号的滤波，其输出信号接至串并转换器完成信号的串并转换，最终输入到FPGA完成数据的接收；在驱动端，FPGA将并行数据发送给并串转换器，首先完成数据的并串转换，而后并串转换器输出信号到串行数字电缆驱动器，最终变换成LVDS信号从另一个LVDS接口输出； 所述主控站内设置的数据传输电路包括LVDS输入电路、FPGA和LVDS输出电路，所述LVDS输入电路包括自适应电缆均衡器和串并转换器，LVDS输出电路包括并串转换器和串行数字电缆驱动器，FPGA内设置输入驱动模块、输出驱动模块以及存储器，所述输入驱动模块连接到LVDS输入电路的串并转换器，输出驱动模块连接到LVDS输出电路的并串转换器，输入驱动模块和输出驱动模块均连接到所述存储器。
3.如权利要求2所述的用于地震勘探的级联采集站高效流水线数传系统，其特征在于所述每个交叉站和采集站的FPGA中设置有实现流水线式数据传输方法的电路； 所述采集站的FPGA内的实现流水线式数据传输方法的电路包括如下模块1)本地帧构建模块，连接到本级采集站，该模块完成每次采集数据的帧创建工作；2)本地FIFO缓存器和下级FIFO缓存器，这些FIFO缓存器完成数据的缓存，本地FIFO缓存器输入端连接到本地帧构建模块，下级FIFO缓存器的输入端连接到输入驱动模块，本地FIFO缓存器和下级FIFO缓存器的输出端均连接到输出驱动模块，输出驱动模块读取本地FIFO缓存器和下级FIFO缓存器中的数据进行发送，同样的，输入驱动模块从下级接收的数据存入到下级FIFO缓存器中；3)输入驱动模块和输出驱动模块，完成外部硬件电路的驱动，即分别连接到所述串并转换器和并串转换器，分别用来驱动串并转换器和并串转换器；4)控制逻辑，控制逻辑分别连接到输入驱动模块和输出驱动模块，给出输入驱动模块和输出驱动模块读取本地FIFO缓存器和下级FIFO缓存器的时序； 所述交叉站的FPGA内的实现流水线式数据传输方法的电路包括如下模块1)下级FIFO缓存器，这些FIFO缓存器完成数据的缓存，下级FIFO缓存器的输入端连接到输入驱动模块，输出端均连接到输出驱动模块，输出驱动模块读取下级FIFO缓存器中的数据进行发送，同样的，输入驱动模块从下级接收的数据存入到下级FIFO缓存器中；2)输入驱动模块和输出驱动模块，完成外部硬件电路的驱动，即分别连接到所述串并转换器和并串转换器，分别用来驱动串并转换器和并串转换器；3)控制逻辑，控制逻辑分别连接到输入驱动模块和输出驱动模块，给出输入驱动模块和输出驱动模块读取下级FIFO缓存器的时序。
4.如权利要求3所述的用于地震勘探的级联采集站高效流水线数传系统，其特征在于所述采集站及交叉站内的FPGA中设置有数据传输的校准电路，所述校准电路包括计数模块以及连接到到计数模块的延迟寄存器，所述计数模块分别连接到下行命令传输通道的FPGA内输入驱动模块和上行数据传输通道的FPGA内输出驱动模块。
5.如权利要求I至4任一项所述的用于地震勘探的级联采集站高效流水线数传系统，其特征在于所述大线和支线均采用非屏蔽双绞线。
专利摘要本实用新型提供了一种用于地震勘探的级联采集站高效流水线数传系统，其中，主控站使用两个LVDS接口，分别连接到交叉站，每个交叉站使用四个LVDS接口，其中上行接口为至主控站的方向，下行接口连接到下一级的交叉站，左侧接口和右侧接口分别连接采集站，每个采集站分别使用两个LVDS接口，采集站之间、采集站与交叉站之间，以及交叉站与主控站之间采用基于LVDS的高速数据传输技术。本实用新型的优点在于基于LVDS传输技术，由FPGA控制逻辑直接驱动硬件，可满足地震勘探系统中高数据率的要求，并且结构较简单、传输误码率低。
文档编号G01V1/22GK202794553SQ201220435258
公开日2013年3月13日 申请日期2012年8月30日 优先权日2012年8月30日
发明者曹桂平, 宋克柱, 杨俊峰, 商林峰, 吴增海, 陈静, 王映初 申请人:合肥国为电子有限公司