专利名称：一种三维预烧板的制作方法
技术领域：
本实用新型涉及一种半导体测试设备，特别是涉及一种三维预烧板。
背景技术：
随着电子技术的进步，人们对电子元件可靠性的要求越来越高，一般情况下半导体厂在完成电子元件的制造后都会进行可靠性的测试。目前，通常使用的测试方法为预烧(Burn-1n)测试法，用以淘汰生命周期短在早期就会出现故障的电子元件，预烧测试是整个IC制程的最后一步，所谓的预烧测试是指将电子元件(芯片)插入特殊耐高温的预烧板(Burn-1n Board)上，并将整个预烧板放入一预烧炉中以超乎一般芯片正常使用环境的高温及高压进行测试，加速芯片的老化，如此，某些因设计或工艺缺陷等造成的先天不良的芯片则会被筛选出来，从而提高芯片的可靠性。如图1为现有的预烧板示意图，整个预烧板IA拥有完整的测试线路，待测元件插座直接设计在预烧板IA上，将待测元件5A插入待测元件插座4A即可进行预烧测试(预烧板其他测试模块未予以图示)。目前，预烧板的制造周期一般需要61周，制造周期如此之长的主要原因和预烧板本身的设计有关，现有预烧板上的测试线路是整体设计的，制造时必须是一个工序接着一个工序来进行，除制造周期长之外，预烧板上插置的测试芯片(Device Under Test, DUT)较少也是一个问题，预烧板的面积是固定的，则预烧板上能够插置DUT的个数也就确定了，因此，DUT密度受限于预烧板本身的面积而无法扩充。因此，如何缩短预烧板的制造周期，扩充测试芯片的配置密度是本领域技术人员需要解决的课题。
实用新型内容鉴于以上所述现有技术的缺点，本实用新型的目的在于提供一种三维预烧板，用于解决现有技术中预烧板制造周期长、测试芯片配置密度小等问题。为实现上述目的及其他相关目的，本实用新型提供一种三维预烧板。所述三维预烧板至少包括:预烧板本体；至少一个模组板插槽，设置在所述预烧板本体表面；至少一个模组板，其一侧边缘具有与所述模组板插槽相匹配的导电体；所述每一个模组板表面设置有至少一个待测区块；所述每一个模组板通过一个模组板插槽插设在所述预烧板本体上；待测元件插座，设置于所述待测区块中，用于容置待测元件。优选地，所述模组板插槽包括金手指插槽。优选地，所述模组板双面均设置有待测区块。优选地，每个所述模组板插槽设置有至少一个模组板。[0016]优选地，所述模组板一面设置有待测区块，另一面设置有跳线结构。优选地，所述每一个模组板具有独立的测试线路。优选地，所述待测元件通过表面贴装或直插的方式连接到待测元件插座。如上所述，本实用新型的三维预烧板，具有以下有益效果:通过在预烧板上插置模组板形成三维的设计结构，能够提升预烧板上待测元件的配置密度，并且使得预烧板的制造工序可以分开同时进行，从而缩短预烧板制造周期；另外，预烧板的设计复杂度降低，制造成本也相应降低。
图1显示为现有技术的预烧板示意图。图2显示为本实用新型的三维预烧板未插置模组板的示意图。图3显示为本实用新型的三维预烧板的模组板单面上插置一个待测元件的示意图。图4显示为本实用新型的三维预烧板的模组板单面上插置两个待测元件的示意图。图5显示为本实用新型的三维预烧板的整体示意图。元件标号说明
1预烧板本体 IA 预烧板
2模组板插槽
3模组板 31 导电体
4,4A待测元件插座
5，5A待测元件
具体实施方式
以下由特定的具体实施例说明本实用新型的实施方式，熟悉此技术的人士可由本说明书所揭露的内容轻易地了解本实用新型的其他优点及功效。请参阅图2至图5。须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本实用新型可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本实用新型所能产生的功效及所能达成的目的下，均应仍落在本实用新型所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“下”、“左”、“右”、“中间”及“一”等的用语，亦仅为便于叙述的明了，而非用以限定本实用新型可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本实用新型可实施的范畴。如图2至5所示，本实用新型提供一种三维预烧板，所述三维预烧板至少包括:预烧板本体1、模组板插槽2、模组板3、待测元件插座4。所述预烧板本体I是由多种不同功能的各层压合而成，与传统的印刷电路板类似。所述模组板插槽2设置在所述预烧板本体I表面，用于插置模组板3，模组板插槽2的数量至少为一个，本实施例中设置在预烧板本体I表面的模组板插槽2数量为九个，如图2所示。优选地，所述模组板插槽2包括金手指插槽。所述模组板3通过所述模组板插槽2插设在所述预烧板本体I上，该模组板3的形状及尺寸基于所述模组板插槽2的形状及尺寸来选择。所述模组板3 —侧的边缘具有导电体31，该导电体31与所述模组板插槽2连接，通过导电体31能够保证模组板3与预烧板本体I电性连接。此外，所述每一个模组板3表面设置有至少一个待测区块。所述待测元件插座4设置于所述待测区块中，用于容置待测元件5。根据待测元件5封装类型的不同，所述待测元件插座4相应可以替换。所述待测元件5通过表面贴装或直插的方式连接到模组板3上的待测元件插座4。本实施例优选为直插的方式将待测元件5插入到待测元件插座4。所述每一个模组板3具有独立的测试线路，不同模组板3上可以插置相同类型的待测元件5，也可以插置不同类型的待测元件5，测试过程中模组板3间互不影响。作为一种优选的结构，所述模组板3双面均设置有待测区块，即所述模组板3双面都装设用于容置待测元件5的插座。如图3所示，模组板3单面上插置一个待测元件5(模组板另外一面(背面)上也有待测元件5但未予以图示)，则每一块预烧板上待测元件5的密度变为原来的两倍；如图4所示，模组板3单面上插置两个待测元件，则每一块预烧板上待测元件5的密度变为原来的四倍，以此类推，则预烧板上待测元件5的可以扩充至更多。需要说明的是，扩充待测元件5密度的方式不限于上述模组板3双面设置待测区块的方式，例如，还可以将模组板3—面设置有待测区块，另一面设置为跳线结构，跳线结构可以保证待测元件引脚的定义与所述模组板金手指插槽的定义是符合的，这样模组板插槽2可以同时插入两块模组板3来实现预烧板上待测元件5密度双倍化的目的。本实用新型提供的三维预烧板在实际当中的测试步骤至少包括如下:首先，把所需要的待测元件插座4安装在模组板3的待测区块中；其次，将待测元件5插入待测元件插座4，完成单一元件的组装，然后重复此动作完成其他元件的组装；再次，取一块基板(即前述预烧板本体I )，将上述组装好的模组板3插入到基板上的模组板插槽2中，如图5所示为预烧板整体组装示意图；最后，将预烧板放入预烧炉中，接上电源及其他测试模块，进行预烧测试。综上所述，本实用新型所述的三维预烧板通过在预烧板上插置模组板形成三维的设计结构，提升了预烧板上待测元件的配置密度，并且使得预烧板的制造工序可以分开同时进行，从而缩短预烧板制造周期。另外，预烧板的设计复杂度降低，制造成本也相应降低。所以，本实用新型有效克服了现有技术中的种种缺点而具高度产业利用价值。[0046]上述实施例仅例示性说明本实用新型的原理及其功效，而非用于限制本实用新型。任何熟悉此技术的人士皆可在不违背本实用新型的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本实用新型所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本实用新型的权利要求所涵盖。
权利要求1.一种三维预烧板，其特征在于，所述三维预烧板至少包括: 预烧板本体； 至少一个模组板插槽，设置在所述预烧板本体表面； 至少一个模组板，其一侧边缘具有与所述模组板插槽相匹配的导电体；所述每一个模组板表面设置有至少一个待测区块；所述每一个模组板通过一个模组板插槽插设在所述预烧板本体上； 待测元件插座，设置于所述待测区块中，用于容置待测元件。
2.根据权利要求1所述的三维预烧板，其特征在于:所述模组板插槽包括金手指插槽。
3.根据权利要求1所述的三维预烧板，其特征在于:所述模组板双面均设置有待测区块。
4.根据权利要求1所述的三维预烧板，其特征在于:每个所述模组板插槽设置有至少一个模组板。
5.根据权利要求1所述的三维预烧板，其特征在于:所述模组板一面设置有待测区块，另一面设置为跳线结构。
6.根据权利要求1或3所述的三维预烧板，其特征在于:所述每一个模组板具有独立的测试线路。
7.根据权利要求1所述的三维预烧板，其特征在于:所述待测元件通过表面贴装或直插的方式连接到待测元件插座。
专利摘要本实用新型提供一种三维预烧板，所述三维预烧板至少包括预烧板本体；至少一个模组板插槽，设置在所述预烧板本体表面；至少一个模组板，其一侧边缘具有与所述模组板插槽相匹配的导电体；所述每一个模组板表面设置有至少一个待测区块；所述每一个模组板通过一个模组板插槽插设在所述预烧板本体上；待测元件插座，设置于所述待测区块中，用于容置待测元件。本实用新型提供的预烧板具有三维的结构设计，能够提升预烧板上待测元件的配置密度，并且使得预烧板的制造工序可以分开同时进行，从而缩短预烧板制造周期，还能使预烧板的设计复杂度降低，制造成本相应降低。
文档编号G01R1/02GK202956474SQ20122068075
公开日2013年5月29日 申请日期2012年12月11日 优先权日2012年12月11日
发明者简维廷, 张荣哲 申请人:中芯国际集成电路制造(北京)有限公司